CN101493848A - 用于多媒体信息处理及其集成电路验证的fpga板 - Google Patents

Abstract

本发明公开了一种用于多媒体信息处理及其集成电路验证的FPGA板，将验证需要用到的主要器件，即大规模FPGA、SDRAM、DDR、同步SRAM、Flash等芯片，以及USB、HDMI输入输出、DVI输出、VGA输出、PCI、Mini PCI、Mictor插座等接口和相应的器件都集合到一块PCB板上，并设计了DC供电和PCI插槽供电两种模式，以利于减小噪声和提高系统运行的稳定性和频率，方便调试和连逻辑分析仪。

Description

用于多媒体信息处理及其集成电路验证的FPGA板

技术领域

本发明涉及多媒体集成电路领域，特别是涉及一种用于多媒体信息处理及其集成电路验证的FPGA(现场可编程门阵列)平台。

背景技术

设计多媒体集成电路(IC)，例如H.264编解码需要有合适的FPGA验证平台(FPGA板)，并且在多媒体应用中还经常会用到一些接口，如HDMI(高清多媒体接口)输入输出、DVI(数字视频接口)、VGA(视频图象接口)、USB(通用串行总线)、PCI(外设器件接口)、mini PCI(微型外设器件接口)、Audio DAC(音频数模转换器)，同时也要求FPGA板上具有各种存储芯片，如SDRAM(同步动态存储器)、DDR(双倍率动态存储器)、高容量的同步SRAM(静态存储器)、Flash(闪存)等等。

如图1所示，目前现有的FPGA板上只有一到数片FPGA芯片，一些扩展插槽，最多再加上SDRAM或DDR芯片或插槽。

比较典型的产品有：

思尔芯(S2C)公司的Virtex-4系列FPGA板，该产品大致有两类：一类是双FPGA芯片加上扩展插槽，基本上没有外围器件；另外一类具有DDR插槽，但FPGA板上只有一片FPGA芯片。

北京亚科鸿禹科技有限公司的StarFire系列FPGA板。该产品大致有两类：一类有较大规模的双FPGA芯片，但基本没有外围器件；另外一类具有一些外围器件，但视频方面只有VGA和RGB(模拟分量)两种模拟输入，只支持1280X1024，没有HDMI、DVI、SRAM、USB，不支持1080P，而这些要素对于图像方面的设计验证是非常重要的，而且FPGA芯片容量小，或者是单片FPGA芯片。

如果采用这类FPGA板用于多媒体IC验证或直接做多媒体类的产品，往往要进行二次开发，增加子板，大大降低了FPGA板的可靠性，不仅影响了系统的运行频率，也不方便调试验证。另外，设计子板要花费相当大的人力物力，尤其是HMDI、DVI等子板的设计需要具有相当丰富的工作经验和专业知识，费时费力。通常FPGA芯片工作频率可以高达165MHz左右，如果通过接插件传输信号，很可能在高频端难以稳定工作，这对子板的设计是个很大的挑战。在使用这些FPGA板的时候，很可能客户自行采购外围元器件，如高容量的同步SRAM、HDMI、DVI芯片、各种接插件等，这种采购是非常麻烦的，例如，高容量的同步SRAM必须到国外订购，一次最少要购买72片，每片要将近100美元。由此可以看出，采用现有的FPGA板用于验证当今的多媒体IC设计存在很多问题，这类FPGA板只能算是半成品，用户必须进行二次开发后才能真正使用。

图像的编码和解码芯片经常是一起开发的，现有的FPGA板通常只能验证其中一种芯片的设计，如果要将编码和解码联合起来开发，通常需要两块FPGA板，通过FPGA板的扩展口传输信号，不仅麻烦，还会使所传输信号的质量在较高频率时没有保障，增加FPGA板的噪声。

用于多媒体的FPGA板基本上都要连接显示器，以便把处理好的图像显示出来。FPGA芯片中程序运行的速度通常比实际做成ASIC代码后的速度慢很多，大部分情况下FPGA芯片中的程序以正常程序运行速度的一半或者几分之一运行。图像输出的速度也以同样的比例放慢。由于显示器只能接受正常速度的图像，否则显示器就不亮，所以现有的FPGA板内，对于要处理的图像一般要经过一个预处理，将其提高频率以达到显示器能接受的范围。现有的FPGA板中负责图像处理的主FPGA芯片还要负责倍频，这就需要在主FPGA上外挂两个存储芯片。由此产生的问题是，主FPGA需要腾出一部分资源和比较多的I/O管脚，使主FPGA内部资源更紧张，降低了系统频率，综合和布局布线设计要花费更多的时间。

大规模的FPGA板通常使用的FPGA芯片中没有PLL(锁相环)。在多媒体IC设计验证或者多媒体产品中，PLL的功能是经常需要被用到的，这一功能的缺失使现有大规模的FPGA板在使用上很不方便。

在FPGA板上，FPGA芯片的解耦电容用于减小电源噪声，解耦电容放置的合理，电源噪声和地的噪声就会小，系统运行更稳定，可以运行在更高的频率上，FPGA芯片耗电也会减小。现有的FPGA板均没有按照FPGA芯片数据手册的要求来放置解耦电容，放置的数量比要求的少很多，主要原因是布线的技术达不到要求。

现有的FPGA板和逻辑分析仪的连接主要是通过飞线，或传统的排针来实现，使用不方便，需要占用较大的PCB面积，高频特性差。

现有的FPGA板通常是固定用外接电源或PCI电源，如果采用外接电源就不能使用PCI电源，反之如果采用PCI电源就不能使用外接电源。

发明内容

本发明要解决的技术问题是提供一种用于多媒体信息处理及其集成电路验证的FPGA板，能够减小FPGA板的噪声，提高系统运行的稳定性和频率，方便调试及与逻辑分析仪的连接，视频输入输出支持HDMI和1080P/60Hz格式。

为解决上述技术问题，本发明的用于多媒体信息处理及其集成电路验证的FPGA板，包括一FPGA芯片模组，与所述FPGA芯片模组连接的SDRAM、DDR、同步SRAM、Flash、Audio DAC芯片，以及USB、视频输入输出、DVI输出、VGA输出、PCI、mini PCI、Mictor接口，上述所有元件均设置在一块PCB板上。

由于采用本发明的FPGA板，将多媒体信息处理及其集成电路验证用的FPGA板所需要用到的主要器件，即大规模FPGA、SDRAM、DDR、同步SRAM、Flash、Audio DAC等芯片，以及USB、HDMI输入输出、DVI输出、VGA输出、PCI、mini PCI、Mictor等接口都集合在一块PCB板上。有利于减小FPGA板的噪声，提高系统运行的稳定性和频率，方便调试和连接逻辑分析仪，尤其是视频的输入输出均能支持HDMI和1080P/60Hz格式，

采用本发明的FPGA板，用户可以直接使用，不再需要二次开发，另外再制作子板，当然也就不再需要另行采购元器件。为用户的使用提供极大的方便，系统的可靠性也得到了极大的提高。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的FPGA板结构示意图；

图2是本发明的FPGA板结构示意图；

图3是本发明中辅助FPGA结构及其与主FPGA的连接示意图；

图4是本发明中辅助FPGA内部具有PLL的结构示意图；

图5是现有的带BGA封装的FPGA板解耦电容摆放位置示意图；

图6是本发明的带BGA封装的FPGA板解耦电容摆放位置示意图；

图7是现有的FPGA板双电源结构示意图；

图8是本发明的FPGA板双电源结构示意图；

图9是本发明的FPGA板一实施例结构示意图。

具体实施方式

参见图2，本发明的FPGA板包括一FPGA芯片模组，该FPGA芯片模组可以是单片FPGA芯片或者多片互连的FPGA芯片，还包括与所述FPGA芯片模组连接的SDRAM、DDR、同步SRAM、Flash、Audio DAC等芯片，以及USB、HDMI输入输出、DVI输出、VGA输出、PCI、mini PCI、Mictor插座等接口和相应的器件。所述FPGA芯片采用大规模FPGA芯片(在本发明中“大规模”是指装入至少25万逻辑门电路)。当然，也可以采用其他高清视频输入输出接口，如DisplayPort(显示接口)输入输出接口替代所述的HDMI输入输出接口，现有的FPGA板均没有这种配置，有的FPGA板只有FPGA芯片，没有上述其他器件或者只有品种很少的其他器件，或者FPGA芯片为单片，容量小；还有的FPGA板虽然有视频接口但不支持1080P格式，没有HDMI或类似接口。

所述的FPGA芯片模组还包括一片辅助FPGA芯片，用于实现显示倍频，这样可以将用于图像倍频的存储芯片移到外部的辅助FPGA芯片上，节省主FPGA芯片的I/O管脚，节省资源，减少了主FPGA芯片综合和布局布线的时间，也使得被仿真的最终将用于ASIC的代码更接近实际的外部环境。所述的辅助FPGA芯片可以采用任何在主FPGA芯片的外部起同等作用的电路和器件替换。

参见图3，PCI接口连接在外部的辅助FPGA芯片，这样可以防止在调试PCI接口的时候主FPGA芯片受损，也解决了PC机启动时由于主FPGA芯片尚未配置而引起的PCI接口的识别问题。当然，也可以采用PCI-E或同类接口。

如图4所示，所述辅助FPGA芯片具有内部PLL，利用该PLL产生任意时钟，主FPGA芯片可以利用由外部的辅助FPGA芯片产生的时钟。

在本发明的FPGA板中解耦电容的放置位置，能够高效地发挥解耦电容的作用。参见图6，本发明通过适当选取合适大小的解耦电容，以及采用合适的摆放方式，也就是将解耦电容直接摆放在最靠近BGA(球栅阵列封装)封装的FPGA芯片的背面相应电源管脚和地管脚的对应位置，这是理论上的最佳位置，数量上也可以很接近芯片的电源管脚数量，起到最佳的解耦，降低噪声的作用。

现有的带BGA封装(也包括BGA封装的各种变形)的FPGA芯片的解耦电容均未采用本发明的摆放方式。参见图5所示，它们基本上都是将解耦电容摆放在BGA封装的FPGA芯片的外围，解耦电容接电源和地的管脚，但是与FPGA芯片相应的管脚并不一一对应，解耦电容的数量也远达不到FPGA芯片的电源管脚数量。这方面的例子除背景技术中已说明的产品外，Xilinx公司开发的FPGA板，如ML402 Virtex4开发板也是如此。

本发明在FPGA板上设置了Mictor插座，可以与逻辑分析仪直接连接，更加方便可靠，高频特性好。

本发明的FPGA板采用双电源供电电路，既可以用外接DC供电，也可以通过PCI接口供电。本发明的双电源供电电路如图8所示，在高低电压都调整好之后，才向FPGA板供电，可以更好的保障FPGA板的安全。这种双电源供电电路不仅适用于FPGA板，也适用于其它类型的电路板。这种双电源供电电路虽然进行是的降压调整，但是也适用于升压或任何形式的电压调整。

在图8所示的一个双电源供电电路的实施例中，电源来源于下列两者之一：(1)、外部电源如12V直流电压；(2)PCI接口上的3.3V和5V。模块I导入外部电源并且产生较高的电压组：如5V，3.3V等；模块II从PCI接口导入3.3V，5V等较高电压组或产生较高电压组；模块III的功能是从较高的5V，3.3V再生成1.2V，1.25V，2.5V等较低电压。

切换开关I有三种工作状态：

(1)将模块I生成的较高电压组接通到板上的元器件；

(2)将模块II生成的较高电压组接通到板上的元器件；

(3)不将电压输送到板上的元器件(即断开状态)。

切换开关II有三种工作状态：

(1)将模块I生成的较高电压组接通到模块III；

(2)将模块II生成的较高电压组接通到模块III；

(3)不将电压输送到模块III(即断开状态)。

通断开关III，连接在模块III和所述FPGA板上的元器件之间，将模块III产生的较低电压组接通到FPGA板上的元器件，或者处于断开状态。

所述双电源供电电路的调试过程是：

步骤一、先让切换开关I和切换开关II都处于断开状态，调试较高电压组，如果是外部电源供电就调试模块I，如果是PCI插槽供电就调试模块II；

步骤二、切换开关I不动，改变切换开关II，使得相应的较高电压进入模块III，这时调试较低电压，而此时因为所有高低电压都没有接通到板上元器件，所以是安全的；

步骤三、高、低电压都调试好后，先断电，再将切换开关I改变到相应的接通位置，通断开关III也接通，然后上电。

采用上述电路的好处是：两种供电方式合用一个模块III，减少了元器件，在调试高低电压时，电源并没有接通板上元器件，比较安全。

与本发明的双电源供电电路结构不同，现有的双电源供电电路通常采用图7所示的结构。其存在的问题是：在调试较低电压的时候，较高电压已经到达了整块FPGA板，极易引起FPGA芯片损坏。虽然它也可以在产生了所有高低电压之后再切换供电，但这样做明显需要增加电源部分的器件。

图9所示的FPGA板是本发明的一个较佳实施例，它在一块PCB板上设置了三片FPGA芯片，将三片分工合作的FPGA芯片有机结合起来。其中两片主FPGA芯片在功能上可分可合，既可采用两片主FPGA芯片实现所需完成的功能，也可由一片主FPGA芯片实现所需完成的功能。带PLL的辅助FPGA芯片完成显示倍频和提供PLL资源，这种配置有利于大型代码尤其是图像设计方面代码的调试。辅助FPGA也用于连接PCI接口。

图9中FPGA(A)和FPGA(B)是主FPGA芯片，采用Xilinx公司的Virtex4-LX200，FPGA(C)是带有PLL的辅助FPGA芯片，采用Altera公司的CycloneII FPGA。图中的Xilinx FPGA下载电路和配载电路可以通过JTAG(边界扫描)下载线下载配置文件到Xilinx FPGA，也可以将配置文件固化在板上的配置芯片中，以便配置芯片在上电时自动配置Xilinx FPGA。图中Altera FPGA下载电路和配载电路具有类似功能，用于配置Altera FPGA。图中USB单片机用于连接FPGA和PC机的USB口(或其他USB host口，即USB主机口)，同时也通过I2C总线(两线式串行总线)配置HDMI接收和发送芯片。图中HDMI输入输出接口、DVI输出接口均支持720P、1080P、逐行60Hz的高清图像，像素时钟最高达165MHz。本实施例的各项指标都满足要求，可以流畅地运行H.264高清编码和解码设计。

Claims (11)

1、一种用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，包括一FPGA芯片模组，与所述FPGA芯片模组连接的SDRAM、DDR、同步SRAM、Flash、Audio DAC芯片，以及USB、视频输入输出、DVI输出、VGA输出、PCI、mini PCI、Mictor接口，上述所有元件均设置在一块PCB板上。

2、如权利要求1所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述FPGA芯片模组包括一片或多片互连的主FPGA芯片，所述FPGA芯片采用大规模FPGA芯片。

3、如权利要求2所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述的FPGA芯片模组还包括与所述主FPGA芯片连接的一片辅助FPGA芯片，用于实现显示倍频。

4、如权利要求3所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述的辅助FPGA芯片具有PCI接口，该PCI接口采用PCI-E或同类接口。

5、如权利要求3或4所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述辅助FPGA芯片具有内部PLL，利用该PLL产生任意时钟，主FPGA芯片利用由外部的辅助FPGA芯片产生的时钟。

6、如权利要求2-4任一所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，还包括多个解耦电容，该解耦电容直接摆放在经BGA封装的FPGA芯片的背面相应电源管脚和地管脚的对应位置。

7、如权利要求1所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述视频输入输出接口为DisplayPort输入输出接口，或HDMI输入输出接口。

8、如权利要求1-4任一所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述的FPGA板采用双电源供电电路，既可以用外接DC供电，也可以通过PCI接口供电，且在高低电压都调整好之后，才向FPGA板供电。

9、如权利要求8所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述双电源供电电路包括：

模块I，用于导入外部电源并且产生较高的电压组；

模块II，用于从PCI接口导入较高电压组或产生较高电压组；

模块III，将较高电压降低为较低电压；

切换开关I，连接在模块I、模块II和所述FPGA板上的元器件之间，用于将模块I或模块II生成的较高电压组接通到FPGA板上的元器件，或者处于断开状态；

切换开关II，连接在模块I、模块II和模块III之间，用于将模块I或模块II生成的较高电压组接通到模块III，或者处于断开状态；

通断开关III，连接在模块III和所述FPGA板上的元器件之间，将模块III产生的较低电压组接通到FPGA板上的元器件，或者处于断开状态。

10、如权利要求9所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述双电源供电电路的供电过程是：

先将切换开关I和切换开关II都处于断开状态，调试较高电压组，如果是外部电源供电则调试模块I，如果是PCI插槽供电则调试模块II；

切换开关I仍处于断开状态，接通切换开关II，使得相应的较高电压进入模块III，调试较低电压；

高、低电压都调试好后，先断电，再接通切换开关I，通断开关III也接通，然后通电。

11、如权利要求1所述的用于多媒体信息处理及其集成电路验证的FPGA板，其特征在于，所述的FPGA芯片模组包括三片FPGA芯片，其中包括两片主FPGA芯片，和一片带PLL的辅助FPGA芯片，该辅助FPGA芯片完成显示倍频和提供PLL资源，同时也完成PCI接口功能。

Images