CN101487974A - 一种纳米级印模结构及其在发光元件上的应用 - Google Patents

Abstract

本发明公开一种具有纳米结构的印模，其包含：一基板，此一基板可为氧化铝或硅；位于基板上方的一缓冲层，此缓冲层可为氮化镓、金属或介电材料；位于缓冲层上方且具有纳米结构的印模层，此印模层为未掺杂氮化镓或n型氮化镓材料。本发明公开一种具有纳米结构的印模的制造方法，其包含形成一基板；形成一缓冲层，位于该基板之上；以及形成一印模层，位于该缓冲层之上，且其上表面利用有机金属化学气相沉积法或氢氧化钾溶液湿式蚀刻的方法以形成纳米级结构。

Description

一种纳米级印模结构及其在发光元件上的应用

技术领域

本发明涉及一种纳米级印模结构及其在发光元件上的应用。

背景技术

固态发光元件，例如发光二极管的发光效率必须通过增加内部效率(internal efficiency)和光取出效率(light extraction)两方面来提升，包括p-n结(p-n junction)发光层效率的改善，或用不同基板和各种晶体生长技术等方式来提高发光效率。进一步的改善可利用表面粗糙化处理。因为在原本平坦的表面，入射角17度以内的光线可以取出，但超过17度就会因全反射而反射回来。若经过粗化处理，可减少全反射发生几率并增加光取出率。目前最有效的方法是在芯片表面或基板上制作微结构，以构成界面粗化或降低介面折射率差距，降低光线在发光二极管芯片全反射的几率。做法上通常是以离子蚀刻(Reactive Ion Etching，RIE)或感应耦合等离子体离子蚀刻系统(Inductively Coupled Plasma Reactive Ion Etching，ICP-RIE)的工艺设备技术来形成表面纳米级粗糙度，但此法有均匀性与重复性不佳等问题。随着半导体产业的蓬勃发展，工艺技术不断地创新，具有高均匀性的纳米工艺不再是遥不可及的技术，如何利用纳米技术提升发光二极管的发光效率，则为下世代的研发重点。

目前有许多不同的纳米技术在发展。如在传统半导体工艺中，黄光光刻技术从深紫外线(DUV)的KrF248nm曝光源往前缩短至ArF193nm及F2157nm等，此类均属于光学光刻技术领域；另外非光学光刻技术也有电子束直写技术(E-beam direct write)、限角度散射投影式电子束光刻术(SCALPEL)、X-ray光刻技术、聚焦离子束光刻技术(FIB)等，其工艺技术都具有将线宽缩小至100nm以下的能力，然而其设备成本也呈现倍数式成长。一般而言，较具量产能力的DUV和SCALPEL的设备成本极高，而电子束直写技术虽具有极短的波长(电子波长极短)、极佳的解析度(可至10nm以下)且不须要光掩模，然而电子束光刻术无法像光学步进机大量生产芯片，而限制其发展。1996年美国普林斯顿大学S.Y.Chou教授提出纳米转印技术(Nano-imprint，NI)，此技术是利用表面具有纳米结构的一精密印模(stamp)，在涂布有热塑性高分子材料(如PR)的一基板上，将温度提高至玻璃转换温度(Tg)以上进行此精密印模压印(imprint)工艺，使得此热塑性高分子材料随着印模表面结构而成形。待温度冷却之后高分子材料固化，移开印模，并以干蚀刻清除残余光致抗蚀剂，进而将印模上的图案转印至基板上，其制作流程类似传统热压成型法，工艺流程图如图1所示。纳米转印技术其转印过程中只需先制作好纳米线宽的印模，即可大量复制，具量产的优势，可弥补电子束直写光刻技术产率低的缺点，且其设备成本也远较光学步进机来得低。

就纳米转印技术的意义而言，可定义为“将具有纳米结构的印模，通过各种方式(如热压、UV光曝照等)将此结构图案转印至特定材料上，使其达到大量转印/量产化的目的”。基于此一技术发展的理由，很明显可看出此一技术的优势便在于(1)可达到纳米级小线宽，(2)转印速度快：相对于目前现有纳米级成型技术，具有量产优势。因此，整个技术重点在于“印模结构的精密制作”。常见的印模制作方法是利用电子束光刻直写或离子光光刻技术等方式制作，但因制作费时，价格高居不下。此外，此类型的印模大多为步进式(step-profile)的高低起伏样式，虽可应用于发光二极管输出光的控制(例如光子晶体)，但对于发光二极管的取出效率帮助有限，主要是因为发光二极管的光大多由纳米结构的侧壁出光。

发明内容

本发明公开一种具有纳米结构的印模，其具有一基板，此一基板可为氧化铝或硅；一缓冲层位于该基板上方，此缓冲层可为氮化镓、金属或介电材料；具有纳米结构的一印模层位于该缓冲层上方，此印模层为未掺杂氮化镓或n型氮化镓材料。

本发明提供一种新型式的精密印模制作方法，利用蚀刻液体受材料晶格方向影响的特性，蚀刻出纳米级的特定结构或图样，以此印模搭配纳米转印技术，将纳米图样转印至各波段LED芯片的正面或背面，再藉由蚀刻技术将图样转移至半导体上，达到藉由粗化提升LED的光取出效率。

附图说明

图1显示纳米转印技术工艺流程图；

图2显示本发明实施例一的制作具有纳米级印模结构的流程图；

图3显示本发明实施例二的制作具有纳米级印模结构的流程图；

图4显示本发明实施例三的制作具有纳米级印模结构的流程图；

图5显示本发明实施例中纳米级印模结构应用于发光元件的制作例一的剖面示意图；

图6显示本发明实施例中纳米级印模结构应用于发光元件的制作例二的剖面示意图；

图7显示本发明实施例中纳米级印模结构应用于发光元件的制作例三的剖面示意图；

图8显示本发明实施例中纳米级印模结构应用于发光元件的制作例四的剖面示意图。

附图标记说明

1、6～基板           2、11～缓冲层

3、8、12～印模层     4～印模

5～热塑性高分子材料  7、9、16～具有纳米级的印模结构

13～连接层           14～临时基板

15～永久基板

100、200、300、400～发光元件

102、202、302、402～外延基板

104、204、304、404～n型半导体层

106、206、306、406～发光层

108、208、308、408～p型半导体层

110、210、310、410～透明导电层

112、212、312、412～外延结构

114、214、224、314、414～纳米图案

116、216、316、416～p型电极

118、218、318、418～n型电极

具体实施方式

本发明揭露一种制作具有纳米结构的印模及其制造方法。为使本发明的叙述更加详尽与完备，可参照下列描述并配合图2至图8的图示。

实施例一

如图2所示，利用有机金属化学气相沉积法(MOCVD)在氧化铝(Sapphire)基板1上成长例如由未掺杂氮化镓(u-GaN)所形成的一缓冲层2；一印模层3，其中例如为未掺杂氮化镓(u-GaN)或n型掺杂氮化镓(n-GaN)，且该印模层厚度至少为5000埃(

)。藉由有机金属化学气相沉积法制作参数的调整，使得印模层上表面可形成具有锯齿状(三角形)的图案，其尺寸为10nm至1000nm，周期为20nm至2000nm图案的纳米级印模结构7。

实施例二

如图3所示，利用有机金属化学气相沉积法(MOCVD)在氧化铝(Sapphire)基板1上成长例如由未掺杂氮化镓(u-GaN)所形成的一缓冲层2；一印模层8，例如为未掺杂氮化镓(u-GaN)或n型掺杂氮化镓(n-GaN)，且该印模层厚度至少为5000埃(

)。接着，以80℃氢氧化钾(KOH)蚀刻液蚀刻印模层3分钟后，使其具有锯齿状(三角形)的图案，且其尺寸为10nm至1000nm，周期为20nm至2000nm图案的纳米级印模结构9。

实施例三

另一实施例如图4所示，利用有机金属化学气相沉积法(MOCVD)在氧化铝(Sapphire)临时基板14上成长例如由未掺杂氮化镓所形成的一连接层13；一印模层12，例如为未掺杂氮化镓或n型掺杂氮化镓，且该印模层厚度至少为5000埃(

)。再利用电子枪(E-gun)或集结式等离子体辅助化学气相沉积系统(Plasma-Enhanced Chemical Vapor Deposition，PECVD)成长一缓冲层(bufferlayer)11，例如为金属或介电材料；然后于缓冲层上表面黏结一硅基板。接着，使用激光剥离(Laser lift off)技术去除氧化铝临时基板14，再以感应耦合等离子体离子蚀刻系统(Inductively Coupled Plasma Reactive IonEtching，ICP-RIE)蚀刻去除由未掺杂氮化镓所形成的连接层。最后以80℃氢氧化钾蚀刻液，蚀刻n型掺杂氮化镓的印模层3分钟，使其上表面形成具有锯齿状(三角形)的图案，且其尺寸为10nm至1000nm，周期为20nm至2000nm图案的纳米级印模结构16。

本发明的纳米级印模结构的制造方法可应用于发光元件的制作，以在发光元件的至少一材料层的表面形成粗糙化结构。如图5所示，其是本发明纳米级印模结构应用于发光元件的制作例一的剖面示意图。发光元件100可为一发光二极管元件，包含外延基板102、外延结构112、透明导电层110、p型电极116及n型电极118所构成。外延结构112至少包含堆叠在外延基板102上的n型半导体层104、发光层106以及p型半导体层108。其中n型半导体层104与p型半导体层108的材料可例如为氮化镓，发光层106可例如为多重量子阱结构，透明导电层110的材料可例如为氧化铟锡。再从透明导电层110、外延结构112由上而下利用蚀刻方式蚀刻至曝露n型半导体层104的一部分，n型电极118形成于n型半导体层104曝露部分之上；而p型电极116形成于透明导电层110的一部分上。在本例中，仅透明导电层110的表面设有纳米图案114，其中此纳米图案114可利用如本发明的上述实施例一至三所述的纳米级的印模结构以图1的方式转印而成。藉由透明导电层110的表面所设的纳米图案114，可大幅降低发光层106发出的光产生全反射的几率，进一步可有效提升发光元件100的发光效率。

如图6所示，其是本发明纳米级印模结构应用于发光元件的制作例二的剖面示意图。发光元件200可为一发光二极管元件，包含外延基板202、外延结构212、透明导电层210、p型电极216及n型电极218所构成。外延结构212至少包含堆叠在外延基板202上的n型半导体层204、发光层206以及p型半导体层208。其中n型半导体层204与p型半导体层208的材料可例如为氮化镓，发光层206可例如为多重量子阱结构，透明导电层210的材料可例如为氧化铟锡。再从透明导电层210、外延结构212由上而下利用蚀刻方式蚀刻至曝露n型半导体层204的一部分，n型电极218形成于n型半导体层204曝露部分之上；而p型电极216形成于透明导电层210的一部分上。在本例中，p型半导体层208的表面设有纳米图案214，且透明导电层210的表面亦设有纳米图案224，其中此纳米图案214及224可利用如本发明的上述实施例一至三所述的纳米级的印模结构以图1方式转印而成。藉由p型半导体层208与透明导电层210的表面所设的纳米图案214与224，可大幅降低发光层206发出的光产生全反射的几率，进一步可有效提升发光元件200的发光效率。

如图7所示，其是本发明纳米级印模结构应用于发光元件的制作例三的剖面示意图。发光元件300可为一发光二极管元件，包含外延基板302、外延结构312、透明导电层310、p型电极316及n型电极318所构成。外延结构312至少包含堆叠在外延基板302上的n型半导体层304、发光层306以及p型半导体层308。其中n型半导体层304与p型半导体层308的材料可例如为氮化镓，发光层306可例如为多重量子阱结构，透明导电层310的材料可例如为氧化铟锡。再从透明导电层310、外延结构312由上而下利用蚀刻方式蚀刻至曝露n型半导体层304的一部分，n型电极318形成于n型半导体层304曝露部分之上；而p型电极316形成于透明导电层310的一部分上。在本例中，n型半导体层304的结构层中设有纳米图案314，其中此纳米图案314可利用如本发明的上述实施例一至三所述的纳米级印模结构以图1方式转印而成。藉由n型半导体层304之中所设的纳米图案314，可大幅降低发光层306发出的光产生全反射的几率，进一步可有效提升发光元件300的发光效率。

如图8所示，其是本发明纳米级印模结构应用于发光元件的制作例四的剖面示意图。发光元件400可为一发光二极管元件，主要包含外延基板402、外延结构412、透明导电层410、p型电极416及n型电极418所构成。外延结构412至少包含依序堆叠在外延基板402上的n型半导体层404、发光层406以及p型半导体层408。其中n型半导体层404与p型半导体层408的材料可例如为氮化镓，发光层406可例如为多重量子阱结构，透明导电层410的材料可例如为氧化铟锡。再从透明导电层410、外延结构412由上而下利用蚀刻方式蚀刻至曝露n型半导体层404的一部分，n型电极418形成于n型半导体层404曝露部分之上；而p型电极416形成于透明导电层410的一部分上。在本例中，外延基板402的表面设有纳米图案414，其中此纳米图案414可利用如本发明的上述实施例一至三所述的纳米级的印模结构以图1方式转印而成。藉由外延基板402的表面所设的纳米图案414，可大幅降低发光层406发出的光产生全反射的几率，进一步可有效提升发光元件400的发光效率。

虽然本发明已以优选实施例公开如上，但是其并非用以限定本发明，本领域技术人员所作的各种的变更与润饰皆不脱离本发明的精神和范围。

Claims (8)

1.一种纳米级印模结构，包含：

一基板；

一印模层，位于该基板之上，其中该印模层的一表面具有一纳米级的结构；以及

一缓冲层，位于该基板与该印模层之间。

2.如权利要求1所述的纳米级印模结构，其中该基板为氧化铝或硅。

3.如权利要求1所述的纳米级印模结构，其中该印模层为未掺杂氮化镓或n型氮化镓材料。

4.如权利要求1所述的纳米级印模结构，其中该缓冲层可为氮化镓、金属或介电材料。

5.一种形成纳米级印模结构的方法，包含：

形成一基板；

形成一缓冲层，位于该基板之上；以及

形成一印模层，位于该缓冲层之上，且该印模层的一表面具有一纳米级结构。

6.一种形成纳米级印模结构的方法，包含：

形成一临时基板；

形成一连接层，位于该临时基板之上；

形成一印模层，位于该连接层之上；

形成一缓冲层，位于该印模层之上；

形成一永久基板，位于该缓冲层之上；

移除一临时基板；

移除一连接层；及

蚀刻该印模层的一表面，其中该表面未与该缓冲层邻接。

7.一种发光元件的制造方法，包含下列步骤：

提供一外延基板；

形成一外延结构于该外延基板之上，该外延结构至少包括一n型半导体层、一发光层、与一p型半导体层；

形成一透明导电层于该外延结构之上；以及

形成一纳米图案于以上各层中至少一个的一表面上，其中该纳米图案利用权利要求1所述的纳米级印模结构转印而成。

8.一种发光元件的制造方法，包含下列步骤：

提供一外延基板；

形成一外延结构于该外延基板之上，该外延结构至少包括一n型半导体层、一发光层、与一p型半导体层；

形成一透明导电层于该外延结构之上；以及

形成一纳米图案于以上各层中至少一个的一表面上，该纳米图案可由一种纳米级的印模结构转印而成，其中该纳米级的印模结构由权利要求5或6所述的形成纳米级印模结构的方法所形成。

Images