CN101471290A - 制造半导体器件中的垂直沟道晶体管的方法 - Google Patents

制造半导体器件中的垂直沟道晶体管的方法 Download PDF

Info

Publication number
CN101471290A
CN101471290A CNA2008101312541A CN200810131254A CN101471290A CN 101471290 A CN101471290 A CN 101471290A CN A2008101312541 A CNA2008101312541 A CN A2008101312541A CN 200810131254 A CN200810131254 A CN 200810131254A CN 101471290 A CN101471290 A CN 101471290A
Authority
CN
China
Prior art keywords
insulating barrier
column
substrate
side wall
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101312541A
Other languages
English (en)
Other versions
CN101471290B (zh
Inventor
李洪求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101471290A publication Critical patent/CN101471290A/zh
Application granted granted Critical
Publication of CN101471290B publication Critical patent/CN101471290B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种制造半导体器件中的垂直沟道晶体管的方法，包括：在衬底上形成沿第一方向和与第一方向交叉的第二方向布置的多个柱状物，其中在每个柱状物上包括硬掩模图案；在柱状物之间的衬底中形成位线区域；在每个柱状物的侧壁上形成第一侧壁绝缘层；形成用于填充柱状物之间间隙的绝缘层；在包括绝缘层的所得结构上形成用于暴露出沿第一方向布置的柱状物的线之间的衬底的掩模图案；利用掩模图案作为蚀刻阻挡来蚀刻绝缘层和衬底以形成用于限定衬底中的位线的沟槽；和在包括沟槽的所得结构上形成第二侧壁绝缘层。

Description

制造半导体器件中的垂直沟道晶体管的方法
相关申请的交叉引用
本发明要求2007年12月24日提交的韩国专利申请第10-2007-0136513号的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，并且更具体地涉及一种制造半导体器件中的垂直沟道晶体管的方法。
背景技术
随着半导体器件集成程度增加，需要具有更小特征尺寸的晶体管。例如，要求动态随机存取存储器(DRAM)器件的晶体管具有约8F2(F：最小特征尺寸)或更小、优选约4F2的器件面积。然而，由于目前的平面晶体管结构中栅电极形成在衬底上而结区形成在栅电极两侧，所以难以满足所要求的器件面积。因此，已经提出了垂直沟道晶体管结构。
图1示出典型的垂直沟道晶体管结构的透视图。
参考图1，在衬底10上形成多个柱状物P。柱状物P由衬底材料形成并且布置在第一方向(X-X’)和与第一方向(X-X’)交叉的第二方向(Y-Y’)上。
在沿第一方向布置的相应柱状物P之间的衬底10中形成掩埋位线11。掩埋位线11包围柱状物P并且沿第一方向延伸。掩埋位线11通过器件隔离沟槽T彼此隔离。
在每个柱状物P的外周上形成包围每个柱状物P的包围型栅电极(未显示)。在柱状物P的外周上形成电连接至包围型栅电极并且沿第二方向延伸的字线12。
然而，在用于形成掩埋位线11的典型工艺中存在限制，结果形成劣质器件。以下，将参考图2A和2B详细描述在衬底中制造垂直沟道晶体管的典型方法及其限制。
图2A和2B示出制造半导体器件中的典型垂直沟道晶体管的方法及其限制。具体而言，图2A和2B示出沿图1的线Y-Y’即第二方向截取的截面图。
参考图2A，示出了包括衬底20、硬掩模图案21和包围型栅电极22的衬底结构。衬底20包括布置在第一方向和与第一方向交叉的第二方向上的多个柱状物P。硬掩模图案21用于形成柱状物P并且形成在每个柱状物P上。包围型栅电极22包围每个柱状物P的下部。虽然未显示，但在柱状物P的侧壁上形成氮化物层。在用于形成后续字线的自对准接触(SAC)蚀刻工艺期间，氮化物层用作蚀刻阻挡以保护柱状物P免受后续工艺中的蚀刻侵蚀。
在柱状物P之间的衬底20中掺杂杂质离子以形成位线杂质区域23。在所得结构上沉积绝缘层24，并且平坦化所沉积的绝缘层24直至暴露出硬掩模图案21。
在平坦化的所得结构上形成用于形成器件隔离沟槽T的掩模图案25。通过器件隔离沟槽T将位线杂质区域23分隔以形成位线。掩模图案25具有线-和-间隙图案形状，使得暴露出沿第一方向布置的柱状物P的线之间的衬底20。掩模图案25之间的间隙宽度Ws比沿第一方向布置的柱状物P的线之间的间隙宽度WP窄预定的量。
参考图2B，利用掩模图案25作为蚀刻阻挡，蚀刻暴露的绝缘层24和在绝缘层24下方形成的衬底20至预定深度，从而在沿第一方向布置的柱状物P的线之间的衬底20中形成在平行于第一方向的方向上延伸的器件隔离沟槽T。器件隔离沟槽T形成有穿透位线杂质区域23的深度以形成包围柱状物P并且在第一方向上延伸的掩埋位线23A。附图标记20A和附图标记24A分别表示蚀刻工艺之后的被蚀刻的衬底和被蚀刻的绝缘层。
由于半导体器件是高度集成的并且图案是微米级的，所以经常发生用于形成掩埋位线23A的掩模图案25的未对准，结果导致在用于形成器件隔离沟槽T的蚀刻工艺中在柱状物P的侧壁上形成的氮化物层的不必要的损失(见图3)。因此，由于形成在柱状物P的侧壁上的氮化物层的这些损失导致柱状物P在后续工艺(例如，字线形成工艺)中受到侵蚀。因此，需要开发出即使在发生掩模图案25的未对准时也能保护柱状物P在后续工艺中免受蚀刻侵蚀的技术。
发明内容
本发明的实施方案设想用于制造半导体器件的垂直沟道晶体管的方法，其中在器件隔离沟槽形成之后，实施用于补偿在柱状物的侧壁上形成的氮化物层的损失的另外的工艺，从而即使在发生掩模图案的未对准时，也能保护柱状物在后续工艺中免受蚀刻侵蚀。
根据本发明的一个实施方案，提供一种用于制造半导体器件中的垂直沟道晶体管的方法。所述方法包括：在衬底上形成沿第一方向和与第一方向交叉的第二方向布置的多个柱状物，其中每个柱状物包括在该柱状物上的硬掩模图案；在柱状物之间的衬底中形成位线区域；在每个柱状物的侧壁上形成第一侧壁绝缘层；形成用于填充柱状物之间间隙的绝缘层；在包括绝缘层的所得结构上形成用于暴露出沿第一方向布置的柱状物的线之间的衬底的掩模图案；利用该掩模图案作为蚀刻阻挡来蚀刻绝缘层和衬底以形成用于限定衬底中的位线的沟槽；和在包括沟槽的所得结构上形成第二侧壁绝缘层。
附图说明
图1示出典型的垂直沟道晶体管结构的透视图。
图2A和2B示出制造半导体器件中典型的垂直沟道晶体管的方法及其限制。
图3示出显示制造半导体器件中的典型垂直沟道晶体管的方法的限制的显微视图。
图4A至4E示出根据本发明的实施方案的制造半导体器件中的垂直沟道晶体管的方法。
具体实施方式
在以下详细描述中，出于解释的目的，阐述了很多具体细节以提供对于本发明的透彻理解。然而，显然可以在没有这些具体细节的情况下实施本发明。以下，将参考附图详细描述根据本发明的实施方案的制造半导体器件中的垂直沟道晶体管的方法。
应理解当在本文中将诸如层、膜、图案和区域的元件称为在另一个元件“上/下”时，其可直接在另一个元件上/下，并且也可存在一个或更多个中间插入的元件。
图4A至4E示出根据本发明的一个实施方案的制造半导体器件中的垂直沟道晶体管的方法。具体而言，图4A至4E示出沿图1的线Y-Y’即第二方向截取的截面图。
参考图4A，在衬底40上形成用于形成柱状物P的硬掩模图案41。利用硬掩模图案41作为蚀刻阻挡来蚀刻衬底40至预定深度以形成柱状物P。柱状物P由与衬底40相同的材料形成。硬掩模图案41包括氮化物层也在本发明的范围内。在硬掩模图案41下方可形成垫氧化物层(未显示)。使每个柱状物P的下部都凹陷预定宽度。此外，形成包围柱状物P的凹陷下部的包围型栅电极42。
垂直栅极结构400包括柱状物P、形成在柱状物P上的硬掩模图案41和包围柱状物P的凹陷下部的包围型栅电极42。
在垂直栅极结构400的顶部和侧壁上形成第一氮化物层44，以保护柱状物P在后续工艺中免受蚀刻侵蚀。可在垂直栅极结构400的侧壁和第一氮化物层44之间另外插入侧壁氧化物层43。将杂质离子掺入柱状物P之间的衬底40中，以形成位线杂质区域45。
参考图4B，在所得结构上形成氧化物层46，然后平坦化氧化物层46直至暴露出第一氮化物层44。例如，这样的平坦化工艺可以通过化学机械平坦化(CMP)工艺实施。
在平坦化的所得结构上形成用于形成器件隔离沟槽T和位线的掩模图案47。掩模图案47具有线-和-间隙图案形状，使得暴露出沿第一方向布置的柱状物P的线之间的衬底40。如图4B中的虚线所示，掩模图案47可以是未对准的，从而暴露出第一氮化物层44的一部分。
参考图4C，利用掩模图案47作为蚀刻阻挡，干蚀刻暴露的氧化物层46和在氧化物层46下方的衬底40至预定深度，从而在沿第一方向布置的柱状物P的线之间的衬底40中形成在平行于第一方向的方向上延伸的器件隔离沟槽T。器件隔离沟槽T形成有穿透位线杂质区域45的深度以形成包围柱状物P并且沿第一方向延伸的掩埋位线45A。在这样的工艺中，由于掩模图案47的未对准而暴露的第一氮化物层44的部分可受损(见图4C中的附图标记“A”)。因此，需要可补偿第一氮化物层44的损失的后续工艺。
虽然第一氮化物层44的损失可通过后续工艺补偿，但是在用于形成器件隔离沟槽T的蚀刻工艺期间，应该使第一氮化物层44的损失最小化。使用利用氧化物层和氮化物层之间蚀刻选择性差异的自对准接触(SAC)蚀刻工艺实施的干蚀刻工艺也在本发明的范围内。此外，使用可增加聚合物形成的基于氟化碳(CF)的气体(例如，C4F6、C5F8、C4F8、C3F8等)作为蚀刻气体。附图标记40A和附图标记46A分别表示在沟槽T的形成期间被蚀刻的衬底和被蚀刻的氧化物层。
参考图4D，在实施后续工艺以补偿第一氮化物层44的损失之前，移除残留的氧化层，即被蚀刻的氧化物层46A和暴露的侧壁氧化物层43。实施这样的工艺的原因是为了容易地移除在后续工艺中必须除去的侧壁层。如果不实施图4D中所示的氧化物层移除工艺，则通常在可以补偿第一氮化物层44的损失的后续工艺中实施蚀刻工艺。这导致在不发生第一氮化物层44的损失的垂直栅极结构400的部分侧壁上形成氧化物/氮化物/氧化物/氮化物层的四层结构(见图4C中的附图标记“B”)。因此，在后续工艺中不容易移除所要移除的残留氧化物层。为了容易地移除残留氧化物层，实施残留氧化物层的移除工艺，以在垂直栅极结构400的侧壁上形成氧化物/氮化物层的双层结构或氮化物层的单层结构。因此，在后续工艺中容易移除所要移除的残留氧化物层。另外，通过使用氢氟酸(HF)溶液或缓冲氧化物蚀刻剂(BOE)溶液的湿蚀刻工艺或各向同性的干蚀刻工艺，实施氧化物层移除工艺，以保护柱状物P和氮化物层在后续工艺中免受蚀刻侵蚀。
参考图4E，在所得结构的整个表面上形成第二氮化物层48，以保护第一氮化物层44不因掩模图案47的未对准而受损。因此，柱状物P可在后续工艺(例如，用于形成字线的SAC蚀刻工艺)中得到保护。另外，第一氮化物层44包括其厚度容易控制并且台阶覆盖特性得到改善的热氮化物层。
虽然未显示，但形成连接至包围型栅电极42并沿第二方向延伸的字线(未显示)，并且在后续工艺中移除在实施湿清洗工艺之后残留的侧壁层(侧壁层43、第一氮化物层44和第二氮化物层48)。
虽然本发明已经对于公开的实施方案进行了描述，但本发明的上述实施方案是示例性的而非限制性的。对于本领域技术人员显而易见的是，可以在不脱离由以下权利要求限定的本发明的精神和范围内做出各种变化和改变。

Claims (16)

1.一种制造半导体器件中的垂直沟道晶体管的方法，所述方法包括：
在衬底上形成沿第一方向和与所述第一方向交叉的第二方向布置的多个柱状物，其中每个所述柱状物包括在该柱状物上的硬掩模图案；
在所述柱状物之间的所述衬底中形成位线区域；
在每个所述柱状物的侧壁上形成第一侧壁绝缘层；
形成用于填充所述柱状物之间间隙的绝缘层；
在包括所述绝缘层的所得结构上形成掩模图案，所述掩模图案用于暴露出沿所述第一方向布置的所述柱状物的线之间的所述衬底；
利用所述掩模图案作为蚀刻阻挡来蚀刻所述绝缘层和所述衬底，以形成用于限定所述衬底中的位线的沟槽；和
在包括所述沟槽的所得结构上形成第二侧壁绝缘层。
2.根据权利要求1所述的方法，还包括在形成所述沟槽之后，移除所述绝缘层。
3.根据权利要求1所述的方法，其中所述第一侧壁绝缘层和所述第二侧壁绝缘层包括氮化物层，并且所述绝缘层包括氧化物层。
4.根据权利要求3所述的方法，其中在每个所述柱状物的侧壁和所述第一侧壁绝缘层之间插入侧壁氧化物层。
5.根据权利要求2所述的方法，其中所述第一侧壁绝缘层和所述第二侧壁绝缘层包括氮化物层，并且所述绝缘层包括氧化物层。
6.根据权利要求5所述的方法，其中在每个所述柱状物的侧壁和所述第一侧壁绝缘层之间插入侧壁氧化物层。
7.根据权利要求1所述的方法，其中使用自对准接触(SAC)蚀刻工艺实施所述沟槽的形成。
8.根据权利要求1所述的方法，其中使用基于氟化碳(CF)的气体实施所述沟槽的形成。
9.根据权利要求2所述的方法，其中使用湿蚀刻工艺或各向同性的干蚀刻工艺实施所述绝缘层的移除。
10.根据权利要求9所述的方法，其中使用氢氟酸(HF)溶液或缓冲氧化物蚀刻剂(BOE)溶液实施所述湿蚀刻工艺。
11.根据权利要求6所述的方法，其中所述绝缘层的移除包括移除在所述沟槽的形成中暴露出的所述侧壁氧化物层。
12.根据权利要求1所述的方法，其中所述第二侧壁绝缘层包括热氮化物层。
13.根据权利要求1所述的方法，其中所述绝缘层的形成包括：
在包括所述柱状物的所得结构上形成所述绝缘层；和
平坦化所述绝缘层直至暴露出所述硬掩模图案。
14.根据权利要求1所述的方法，还包括：在形成所述柱状物之后，
使每个所述柱状物的下部凹陷至预定宽度；和
在所述凹陷部分中形成包围型栅电极以包围每个所述柱状物的所述下部。
15.根据权利要求1所述的方法，其中通过在所述衬底中掺杂杂质离子来形成所述位线区域。
16.根据权利要求1所述的方法，其中通过所述沟槽分隔所述位线区域。
CN2008101312541A 2007-12-24 2008-08-05 制造半导体器件中的垂直沟道晶体管的方法 Expired - Fee Related CN101471290B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0136513 2007-12-24
KR1020070136513 2007-12-24
KR1020070136513A KR100924007B1 (ko) 2007-12-24 2007-12-24 반도체 소자의 수직 채널 트랜지스터 형성 방법

Publications (2)

Publication Number Publication Date
CN101471290A true CN101471290A (zh) 2009-07-01
CN101471290B CN101471290B (zh) 2010-12-08

Family

ID=40789170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101312541A Expired - Fee Related CN101471290B (zh) 2007-12-24 2008-08-05 制造半导体器件中的垂直沟道晶体管的方法

Country Status (3)

Country Link
US (1) US7741178B2 (zh)
KR (1) KR100924007B1 (zh)
CN (1) CN101471290B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849192B1 (ko) * 2007-08-13 2008-07-30 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100900148B1 (ko) * 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101073073B1 (ko) * 2008-10-17 2011-10-12 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 및 그 제조 방법
KR101096187B1 (ko) 2009-11-30 2011-12-22 주식회사 하이닉스반도체 반도체 장치 제조 방법
KR101140051B1 (ko) 2010-07-01 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR20120004842A (ko) * 2010-07-07 2012-01-13 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
EP3404721A1 (en) * 2017-05-15 2018-11-21 IMEC vzw A method for forming pillars in a vertical transistor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541122A (en) * 1995-04-03 1996-07-30 Motorola Inc. Method of fabricating an insulated-gate bipolar transistor
JPH11238882A (ja) * 1998-02-23 1999-08-31 Sony Corp 半導体装置の製造方法
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
KR100378190B1 (ko) * 2000-12-28 2003-03-29 삼성전자주식회사 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
KR20050002424A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100618875B1 (ko) * 2004-11-08 2006-09-04 삼성전자주식회사 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법
US7371627B1 (en) * 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
KR20070003019A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 리세스게이트 공정을 이용한 반도체소자의 제조 방법
KR100744658B1 (ko) * 2005-11-29 2007-08-01 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法
CN103165610B (zh) * 2011-12-16 2016-09-14 爱思开海力士有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101471290B (zh) 2010-12-08
KR20090068761A (ko) 2009-06-29
KR100924007B1 (ko) 2009-10-28
US20090163027A1 (en) 2009-06-25
US7741178B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
CN101471290B (zh) 制造半导体器件中的垂直沟道晶体管的方法
USRE44473E1 (en) Method for fabricating semiconductor device with vertical channel transistor
KR100956601B1 (ko) 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
CN101335243B (zh) 制造具有垂直沟道的半导体器件的方法
US9613967B1 (en) Memory device and method of fabricating the same
CN101996950A (zh) 半导体器件及其制造方法
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
US11800702B2 (en) Method of forming a memory device
JP2006344963A (ja) 半導体素子の製造方法
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
JP2006237589A (ja) 局部エッチストッパーを有する半導体メモリ素子及びその製造方法
CN103489831A (zh) 具有多层式存储节点的半导体器件及其制造方法
JP2003338563A (ja) 半導体メモリ素子及びその製造方法
US20120001333A1 (en) Semiconductor device and method of fabricating the same
KR101194916B1 (ko) 반도체 소자 및 그 제조방법
KR20090009391A (ko) 반도체 소자의 제조 방법
US6753252B2 (en) Contact plug formation for devices with stacked capacitors
KR101733771B1 (ko) 반도체 장치 및 그 제조방법
JP2016076608A (ja) 半導体装置
KR101175257B1 (ko) 반도체 장치 및 그 제조 방법
KR20090009392A (ko) 반도체 소자의 제조 방법
KR20080028591A (ko) 반도체 소자의 콘택홀 형성방법
KR20050003297A (ko) 랜딩 플러그 제조 방법
KR20080017834A (ko) 반도체 소자 제조방법
KR20080012454A (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20130805