CN101467136A - 高速非易失性存储器设备 - Google Patents

高速非易失性存储器设备 Download PDF

Info

Publication number
CN101467136A
CN101467136A CN 200780021182 CN200780021182A CN101467136A CN 101467136 A CN101467136 A CN 101467136A CN 200780021182 CN200780021182 CN 200780021182 CN 200780021182 A CN200780021182 A CN 200780021182A CN 101467136 A CN101467136 A CN 101467136A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
memory
device
nonvolatile
speed
high
Prior art date
Application number
CN 200780021182
Other languages
English (en)
Inventor
R·帕纳巴克
Original Assignee
微软公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1615Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using a concurrent pipeline structrure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/14Interconnection, or transfer of information or other signals between, memories, peripherals or central processing units

Abstract

所描述的是高速非易失性存储器设备和技术,其包括经由接口耦合到诸如单独的闪存芯片或单个芯片的单独区域等各组非易失性存储的控制器。该控制器包括通过在接口之间交错写入,包括通过在接口之间并行写入,来处理任意大小的请求的逻辑。例如,数据可经由直接存取访问(DMA)传输来接收。该控制器维护信息以允许交错的数据在诸如通过DMA读回时被重新组装到其正确的相对位置。高速非易失性存储器设备由此提供允许个人计算机快速引导或从诸如休眠等降低功率状态中恢复的硬件设备和软件解决方案。高速非易失性存储器设备还可出于诸如高速缓存和文件存储等其他数据存储目的来使用。

Description

髙速非易失性存储器设备

些旦

NT尿

当引导时,当代个人计算机在用户能够对一任务进行操作之前经常花费大 约二十秒来加载操作系统。该长延迟使用户感到烦恼,并且有时使得用户在可 以使用完成该任务的其他手段时却不能打断计算机的启动,由此限制了个人计 算机的有用性。

为了避免必须引导计算机以便使用其功能,已经引入了各种解决方案,诸

如使得计算机在其先前使用之后进入待机状态(例如,ACPIS3睡眠状态)。 在待机状态中,向系统存储器提供某些电量以保留存储器内容。虽然待机允许 个人计算机相对快速地恢复到其有用的状态,但待机具有当在睡眠模式时耗尽

电池的缺点,并因此并非始终是合乎需要的。待机模式还会在掉电的情况下丢 失数据,这意味着即使台式机或插电式笔记本也可能在电源故障期间丢失数 据。

提供快速启动的另一解决方案被称为休眠(例如,ACPIS4状态),其中 存储器的内容在休眠时被传送到硬盘休眠文件,并且当恢复到正常操作状态时 从休眠文件中读回。该解决方案也有缺点,包括它花费相对较长的时间来恢复, 这是因为休眠文件需要从相对较慢的硬盘驱动器传送回到系统存储器并解包。

概述

提供本概述以便以简化形式介绍将在以下的详细描述中进一步描述的一 些代表性概念。本概述并不旨在标识出所要求保护的主题的关键特征或必要特 征,也不旨在用于以任何方式帮助确定所要求保护的主题的范围。

简言之,此处所描述的主题的各方面涉及一种高速非易失性存储器设备, 其包括经由接口耦合到诸如单独的闪存芯片或一个闪存芯片的单独区域等各 组非易失性存储的控制器。该控制器包括通过在接口之间交错写入,包括通 过在适当时在接口之间并行写入来处理基本上任意大小的请求的逻辑。例如, 数据可经由直接存储器存取(DMA)传输来接收,并且作为块写来写入闪存。控制器维护与写请求相关联的信息以允许交错的数据在稍后被读回时被重新 组装到其正确的相对位置。

当控制器接收到读请求时,该控制器通过使用所维护的信息来确定对应于 该请求的数据是如何交错和存储的来处理该读请求。该数据然后通过从用于写 入该数据的适当的接口读回每个块(或其他子集)来返回。例如,数据可经由

DMA传输来返回。

特别地,该高速非易失性存储器设备由此提供一种允许个人计算机快速引 导或从休眠或其他降低功率状态中恢复,由此使得个人计算机就例如启动时间 而言更像消费电子设备的硬件设备和软件解决方案。该高速非易失性存储器设 备还可出于其他数据存储目的来使用,诸如在正常操作期间的高速缓存和文件 存储,诸如用于提供比硬盘交换更快的额外的存储器。因为控制器处理非易失 性存储器和计算机系统的剩余部分之间的转换,所以可经由单个请求来保存任 意量的数据,而无需由数据源来特殊格式化,由此便于快速操作。

结合附图阅读以下详细描述,本发明的其他优点会变得显而易见。

附图简述

作为示例而非限制,在附图中示出了本发明,附图中相同的附图标记指示

相同或相似的元素,附图中:

图1示出了可以将本发明的各方面并入其中的通用计算环境的说明性示例。

图2是其中存在高速非易失性存储器设备的示例个人计算机系统体系结 构的表示。

图3是示例高速非易失性存储器设备的表示。

图4是示例高速非易失性存储器设备的表示,包括由其中的控制器逻辑执 行以便将数据写入非易失性存储的各示例步骤。

图5是示例高速非易失性存储器设备的表示,包括由其中的控制器逻辑执 行以便从非易失性存储读取数据的各示例步骤。

详细描述示例性操作环境

图1示出了可在其上实现本发明的合适的计算系统环境100的示例。计算 系统环境100只是合适计算环境的一个示例,而非意在暗示对本发明使用范围

或功能有任何限制。也不应该把计算环境100解释为对示例性操作环境100中

示出的任一组件或其组合有任何依赖性或要求。

本发明可用各种其它通用或专用计算系统环境或配置来操作。适用于本发

明的公知的计算系统、环境和/或配置的示例包括,但不限于:个人计算机、服 务器计算机、手持式或膝上型设备、图形输入板设备、多处理器系统、基于微 处理器的系统、机顶盒、可编程消费者电子产品、网络PC、小型机、大型计 算机、包括上述系统或设备中的任一个的分布式计算机环境等。

本发明可在诸如程序模块等由计算机执行的计算机可执行指令的通用上 下文中描述。 一般而言,程序模块包括执行特定任务或实现特定抽象数据类型 的例程、程序、对象、组件、数据结构等等。本发明也可以在其中任务由通过

通信网络链接的远程处理设备执行的分布式计算环境中实施。在分布式计算环 境中,程序模块可以位于包括存储器存储设备在内的本地和/或远程计算机存储

介质中。

参考图1,用于实现本发明的示例性系统包括计算机110形式的通用计算 设备。计算机110的组件可以包括但不限于:处理单元120、系统存储器130 和将包括系统存储器在内的各种系统组件耦合至处理单元120的系统总线 121。系统总线121可以是几种类型的总线结构中的任何一种,包括存储器总 线或存储控制器、外围总线、以及使用各种总线体系结构中的任一种的局部总 线。作为示例,而非限制,这样的体系结构包括工业标准体系结构(ISA)总 线、微通道体系结构(MCA)总线、增强型ISA (EISA)总线、和外围部件 互连(PCI)总线(也称为夹层(Mezzanine)总线)。

计算机110通常包括各种计算机可读介质。计算机可读介质可以是能由计 算机IIO访问的任何可用介质,而且包含易失性和非易失性介质以及可移动、 不可移动介质。作为示例而非限制,计算机可读介质可以包括计算机存储介质 和通信介质。计算机存储介质包括以用于存储诸如计算机可读指令、数据结构、 程序模块或其它数据这样的信息的任何方法或技术来实现的易失性和非易失

8性、可移动和不可移动介质。计算机存储介质包括,但不限于,RAM、 ROM、 EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它 光盘存储、磁带盒、磁带、磁盘存储或其它磁性存储设备、或能用于存储所需 信息且可以由计算机100访问的任何其它介质。通信介质通常以诸如载波或其 它传输机制等已调制数据信号来体现计算机可读指令、数据结构、程序模块或 其它数据,并包括任一信息传送介质。术语"已调制数据信号"指的是其一个或 多个特征以在信号中编码信息的方式被设定或更改的信号。作为示例而非限 制,通信介质包括有线介质,诸如有线网络或直接线连接,以及无线介质,诸 如声学、RF、红外线和其它无线介质。上述中的任意组合也应包括在计算机可 读介质的范围之内。

系统存储器130包括易失性和/或非易失性存储器形式的计算机存储介质, 如只读存储器(ROM) 131和随机存取存储器(RAM) 132。基本输入/输出系 统133 (BIOS)包含有助于诸如启动时在计算机110中的元件之间传递信息的 基本例程,它通常被存储在ROM131中。RAM 132通常包含处理单元120可 以立即访问和/或目前正在其上操作的数据和/或程序模块。作为示例而非局限, 图1示出了操作系统134、应用程序135、其它程序模块136和程序数据137。

计算机110还可以包括其它可移动/不可移动、易失性/非易失性计算机存 储介质。仅作为示例,图l示出了从不可移动、非易失性磁介质中读取或向其 写入的硬盘驱动器141,从可移动、非易失性磁盘152中读取或向其写入的磁 盘驱动器151,以及从诸如CDROM或其它光学介质等可移动、非易失性光盘 156中读取或向其写入的光盘驱动器155。可以在示例性操作环境中使用的其 它可移动/不可移动、易失性/非易失性计算机存储介质包括但不限于,磁带盒、 闪存卡、数字多功能盘、数字录像带、固态RAM、固态ROM等等。硬盘驱 动器141通常由不可移动存储器接口,诸如接口 140连接至系统总线121,磁 盘驱动器151和光盘驱动器155通常由可移动存储器接口,诸如接口 150连接 至系统总线121。

以上描述并在图1中示出的驱动器及其相关联的计算机存储介质为计算 机110提供了对计算机可读指令、数据结构、程序模块和其它数据的存储。例 如,在图1中,硬盘驱动器141被示为存储操作系统144、应用程序145、其

9它程序模块146和程序数据147。注意,这些组件可以与操作系统134、应用 程序135、其它程序模块136和程序数据137相同,也可以与它们不同。操作 系统144、应用程序145、其它程序模块146和程序数据147在这里被标注了 不同的标号是为了说明至少它们是不同的副本。用户可通过诸如图形输入板或 者电子数字化仪164、话筒163、键盘162和定点设备161 (通常指的是鼠标、 跟踪球或触摸垫)等输入设备向计算机110输入命令和信息。图1中未示出的 其它输入设备可以包括操纵杆、游戏手柄、圆盘式卫星天线、扫描仪等。这些 和其它输入设备通常由耦合至系统总线的用户输入接口 160连接至处理单元 120,但也可以由其它接口或总线结构,诸如并行端口、游戏端口或通用串行 总线(USB)连接。监视器191或其它类型的显示设备也经由接口,诸如视频 接口 190连接至系统总线121。监视器191也可以与触摸屏面板等集成。注意 到监视器和/或触摸屏面板可以在物理上耦合至其中包括计算设备110的外壳, 诸如在图形输入板型个人计算机中。此外,诸如计算设备110等计算机还可以 包括其它外围输出设备,诸如扬声器195和打印机196,它们可以通过输出外 围接口 194等连接。

计算机110可使用至一个或多个远程计算机,如远程计算机180的逻辑连 接在网络化环境中操作。远程计算机180可以是个人计算机、服务器、路由器、 网络PC、对等设备或其它常见的网络节点,并且通常包括许多或所有以上相 对于计算机IIO所描述的元件,尽管在图1中仅示出了存储器存储设备181。 图1中所示的逻辑连接包括局域网(LAN) 171和广域网(WAN) 173,但也 可以包括其它网络。这样的联网环境在办公室、企业范围计算机网络、内联网 和因特网中是常见的。

当在LAN联网环境中使用时,计算机110通过网络接口或适配器170连 接至LAN171。当在WAN联网环境中使用时,计算机110通常包括调制解调 器172或用于通过诸如因特网等WAN 173建立通信的其它装置。调制解调器 172可以是内置或外置的,它可以通过用户输入接口 160或其它合适的机制连 接至系统总线121。在网络化环境中,相对于计算机110所描述的程序模块或 其部分可被储存在远程存储器存储设备中。作为示例而非局限,图l示出远程 应用程序185驻留在存储器设备181上。可以理解,所示的网络连接是示例性的,也可以使用在计算机之间建立通信链路的其他手段。

辅助显示子系统199可经由用户接口 160连接以允许诸如程序内容、系统

状态和事件通知等数据被提供给用户,即使计算机系统的主要部分处于低功率

状态中。辅助显示子系统199可连接至调制解调器172和/或网络接口 170以允 许在主处理单元120处于低功率状态中时在这些系统之间进行通信。

高速非易失性存储器设备

此处所描述的技术的各方面涉及一种提供快速引导或从休眠中恢复以及 其他用途的非易失性存储器设备。然而,如可以理解的,此处所描述的技术并 不限于任何特定用途或类型的睡眠状态,例如,完全通电和完全断电之间的其 他状态可从这一设备中获益,并且在操作状态中时的一般使用以便有助于性能 也是可能的。由此,本发明不限于此处所描述的示例、使用模型、结构或功能。 相反,此处所描述的任何使用模型、示例、结构或功能都是非限制性的,并且 本发明一般能够以在计算和数据存储方面提供好处和优点的各种方式来使用。

在图2所一般表示的一个示例实现中,此处所描述的技术的一部分被结合 到耦合到典型的北桥/南桥芯片组的南桥组件202的高速非易失性存储器设备 200中。如在这一体系结构中已知的,(可对应于图1的计算机系统110) CPU 204通过总线和北桥组件206耦合到动态ram 208。北桥组件206进而通过另 一总线耦合到南桥组件202,南桥组件202耦合到I/O设备。硬盘驱动器210 连同高速非易失性存储器设备200 —起被例示为连接的I/O设备,尽管可连接 众多其他类型的设备。例如,出于可扩展性的目的,在某些示例体系结构中, 南桥202具有用于将PCI Express® (PCIe)组件耦合到计算机系统的接口 ,并且 这是可以耦合诸如设备200等高速非易失性存储器设备的一种方式。用于耦合 高速非易失性存储器设备的桌上型(例如,PCIe卡)的替换方案包括诸如迷你 pci、 PCMCIA、和Express卡等组件、被制成插入专用连接器,或甚至更直接 地将设备耦合(例如,焊接)到主板的组件封装。本质上,对于所需高速是足 够的将非易失性存储器设备耦合到计算机系统的任何方式和/或手段是等效的。 图3示出了高速非易失性存储器设备200的一个示例,其包括闪存设备 320-325。如可以理解的,该设备通过允许发生基本上并行的读和写操作的交错技术比常规闪存设备更快。尽管示出了闪存(例如,基于NAND或基于NOR 的),但可以理解,可以使用任何非易失性存储装置来替换闪存或作为其补充, 包括备有电池的RAM。尽管在图3中例示了六个这样的闪存设备320-325,但 可以理解,存储器设备200可包含任何实用数量的闪存芯片等等。

此外,可以理解,设备制造商可以在单个集成电路封装中实现该设备,和 /或还可提供到更多组合的闪存组的并行接口,例如,具有到单独区域的六个并 行接口的一组闪存本质上等价于各自具有其自己的接口的六个独立的闪存芯 片。换言之,代替具有多个单独的闪存设备320-325等具有单个存储器设备, 其具有可各自经由单独接口等被同时访问的内部并行区域本质上是等效的。例 如,具有相对快得多的接口的NOR类型的设备可提供该芯片上可被同时读写 的多个区域。如此处所使用的,关于闪存的术语"接口"包括用于与一组闪存进 行通信的任何机制,该组闪存包括包含独立闪存设备的一组闪存或包含闪存设 备的可单独访问区域的 一组闪存。

为了实现所需的高速操作,存储器设备200包括控制器330。控制器330 包括逻辑332,其特别地懂得如何以对应于在其上接收发往该闪存的数据并且 在其上发送从该闪存中读取的数据的闪存接口/协议和外部接口/协议的方式从 该闪存中读取并向其写入。换言之,控制器逻辑部分地担当传输机制和非易失 性存储器之间的转换器。在图3的示例中,外部接口/协议基于PCIe标准,然 而,可容易地理解,实际上可以使用任何适合的数据通信机制和相应的协议, 例如,基于SATA (串行高级技术附件)的总线接口和协议。此外,注意,需 要至少一条数据线,但是如由去往和发自控制器330的虚线所指示的,在给定 配置中可存在更多数据线,例如,多条PCIe线可传输数据。

诸如控制器330等控制器可以按各种方式来实现。例如,控制器可使其逻 辑硬连线,诸如在具有对大块传输有效的简单交错策略的相对直接的高速非易 失性存储器设备中。可优化这一控制器以增进对于类似休眠文件存储和还原的 任务的性能。能灵活地存储引导数据、休眠文件、常规文件和/或可担当高速缓 存(并且可能可执行诸如耗损平衡等存储器管理技术)的更复杂的控制器可在 闪存中编码以使得可以在必要时或需要时对该控制器逻辑做出更新。控制器能 够同时满足许多读或写操作。此外,控制器可以是动态的,这表现在它可检测或被通知正在使用多少I/0数据线(例如,PCIe线),并相应地修改其操作。类似地,可编码控制器以使其适应有多少闪存接口和/或多大的闪存是可用的,使得制造商能够使用具有不同闪存配置的相同的控制器,包括用户可通过添加(或通过移除来修改)闪存设备来扩展的配置。控制器还可检测或以其他方式被通知至少一个其他高速非易失性存储器设备,并且能够与该其他设备的控制器传达并协调数据读和写,诸如用于允许通过简单地添加第二块卡等来扩展高速非易失性存储器的数量。例如,在两个设备的系统中, 一个控制器能够让另一个控制器处理预定的(例如,协商的)一半发往和来自其闪存的DMA传输,由此使总体速度翻倍(假设DMA通道未满)。

本质上控制器330并行地向闪存设备320-325写入并从中读取,同时维护索引334以便跟踪哪些数据被写到哪些闪存位置。注意,索引334 (以及可能地,逻辑330)可以在闪存中维护,诸如在闪存设备320-325中的一个的某一位置中。控制器330还可具有用作正常操作时的临时索引的高速缓冲工作存储器336,且内容在需要时被持久存储到闪存索引334以防止数据丢失。例如,高速读可通过首先将索引信息从闪存复制到高速缓冲区/工作存储器336,并且然后访问该高速缓冲区/工作存储器336以便建立数据传输而不是对于每次数据传输从较慢的闪存中读取来实现。同样,如将在以下描述的,该索引数据可被保留在工作存储器336中,直到在将要写入整个数据集的成功写入时,而不是在每次部分写入或某一组更小的部分写入时被持久存储到闪存为止。

如图3所表示的,每个存储器设备320-325可以基本上同时由设备的控制器330来访问,这允许累积数据率变得非常高,包括当设备200使用DMA技术来将大数据块传输到主系统存储器208 (图2)中时。注意,写入设备200比起读取可能要慢得多,因为非易失性存储器技术当前在写入方面较慢。例如,这对于NAND闪存以及读取比标准NAND快得多的OneNAND类型混合存储器而言都是如此。

在一个实现中,存储器设备200被配置成快访问设备,且控制器逻辑332被配置成尽可能快地传输尽可能多的数据,例如,通过DMA。为此,控制器在索引334中跟踪哪些块的每个存储器设备中。此外,控制器330可管理哪个设备得到数据的哪个部分,由此数据提供者无需关注格式化块大小,将数据匹配到分配单元边界等等。相反,控制器逻辑332在需要时中断大的写请求,诸

如最大化并行写和读回,以及执行诸如耗损平衡等其他存储器管理技术。作为示例逻辑,考虑相对较大的(例如,两兆字节)数据写请求由控制器

330从某一数据源402 (图4)接收,且某一数量的闪存接口 (例如,对于设备320-325中的每一个有一个闪存接口)可用,每个闪存接口都被配置成一次写入两千字节的块。尽管图4未明确示出,但控制器逻辑332可执行检査等,诸如用于确保写请求在给定可用存储器的量的情况下不至于太大,和/或还可将任何高速缓存的数据转储清除到硬盘驱动器以便腾出空间,例如,程序的临时高速缓存数据可被转储清除到硬盘驱动器以便为休眠文件腾出空间。

如图4所例示的,控制器逻辑332交错数据以使得块被并行写入到可用的单独闪存接口,例如,选择(步骤440)第一闪存接口以便将前两千字节写入到其中,将后两千字节写入到闪存芯片321,以此类推。为此,控制器可以在接收数据时缓冲数据(步骤442和444),这可对于剩余步骤独立(且并行)地发生直到缓冲区满。如可容易地理解的,通过具有足够大以处理对应于每个块的数据的缓冲区,例如,对于一次写入两个块的六个闪存芯片的至少一万两千字节,加上也许额外的数量以便当正在发生全组写入时开始收集下一个块,并行写的数量基本上被最大化。控制器在其缓冲区满时输出忙碌等。

在步骤448处,当缓冲了至少块大小数量的数据时,该逻辑将适当大小的

块从缓冲区写入到当前所选闪存接口中的位置,并且然后在当前选择下一个闪存接口时将下一个块写入到该接口中的位置,以此类推。每次成功写入块时,

在步骤450处更新索引334以使得该数据在稍后接收到读请求时可被重新组装。例如,接收到的数据偏移量或相应的排序信息,接口标识符(例如,哪个闪存芯片)和对闪存的位置偏移量将足够作为对于所写入的每一块的基本索引记录;还与该索引相关联的是将该数据返回到其适当的位置所需的任何信息,例如,在保存文件情况下的文件属性。注意,如果不需要对该数据的随机访问,例如,该数据只允许被循序读回,则数据偏移量/排序信息可以是固有的,例如,如果对索引334进行排序以使得按序对数据块进行重新排序,则无需维护所接收到的数据偏移量或排序信息。然而,这将意味着控制器在例如由于坏写而时序改变的情况下可能必须调整排序。

14此外,可以使用预定约定以替换索引模式或与之相结合。例如,可以将前 2千字节的块按照一个启始偏移量写入到一个闪存设备,将接下来的2千字节 的块按照其启始偏移量写入到下一个闪存设备,以此类推。有了这一约定,只 需记录启始闪存设备和每个闪存设备的启始偏移量,这可例如记录在数据开始 处的首部等中(例如,作为六个指针,对每个设备有一个指针)。这将为整个 索引模式节省空间。可以在需要修改预定约定的情况下记录异常,例如,为了 耗损平衡、纠错等。例如,可以使用压縮类型的索引模式,其中只要偏移量满 足约定,S卩,除非它是除了来自前一偏移量的两千字节之外的某个偏移量,该 偏移量可被留空,而不是索引每个偏移量。

注意,图4中的示例逻辑包括步骤446,通过该步骤可以改变到当前所选 闪存接口中的偏移位置(以及如果有必要的话该闪存接口本身)。不让位置线 性前进的原因可包括执行耗损平衡技术,执行任何纠错(例如,为了绕过已知 的坏块),以及还为了确保诸如为持久存储索引而保留的以及可能地用于存储 逻辑(或对以其他方式持久存储的逻辑的更新/扩展)的任何保留的闪存区域不 被盖写。

如上所述,步骤448表示写入,且步骤450表示索引。这两个步骤本质上 基本是事务性的,使得例如对应于写入的数据直到该写入成功才被提交给索 引,例如,在该写入由于检测到坏块而需要被重新尝试到不同的块的情况下。 注意,当正发生该写入时,控制器在更多数据可用时下不等待(步骤452), 而是选择下一个闪存接口 (步骤454)以供写入下一个数据块。本质上,控制 器收集数据直到其接收缓冲区满,并且执行对闪存的写入直到所有(或某一期 望数量的)闪存接口被占用,且当其期望数量的闪存接口正在使用时只延迟写 入。

当没有剩下要写入的数据时,步骤452分支到步骤456,其中索引334与 现在写入的数据相关联地持久存储。由此可通过在持久存储之前丢弃索引来防 止不完整的写入。这还提供了更快的速度,因为索引334可被暂时保留在超高 速SRAM或DRAM存储器中,直到当完成完整写入时被持久存储。如果被成 功地持久存储,则返回成功等,否则返回错误代码。注意,可通过在写入所有 数据之前持久存储任何成功写入的索引信息来允许不完整的写入,尽管比每整个数据写入一次(例如,每个块写入一次)更频繁地将索引持久存储到闪存将减缓设备。

图5表示用于处理来自某一数据请求者的读取请求的示例逻辑。该请求本质上可以是任何种类,例如,读取文件、从高速缓存中读取、读取"打开"文件的一部分等等,但出于此示例的目的,此示例将被一般描述为顺序块数据传输,诸如用于读出从开始到结束的休眠文件。

步骤550表示定位该请求的相应的(例如,持久存储的)索引,并且如果该索引尚未在工作存储器中,则可将该索引334读入工作存储器336。注意,取决于存储了什么数据可能存在不同的索引,例如,每个文件一个索引。

步骤552表示为该请求选择第一个索引条目。注意,所索引的可能已经以反映接收数据的次序的方式保存了,在这种情况下,没有理由排序或以其他方式确定哪个索引条目是第一个。在从某一偏移量的随机访问读取的情况下,要读取的第一组数据可由启始偏移值来确定,由此控制器逻辑332可扫描该索引的数据以便精确定位哪两千字节的块包含第一组所请求的数据,并执行计算以确定该块中的确切字节以便开始返回。

步骤554和556涉及在正确位置从正确闪存接口 (或设备)读取,这通过索引数据来确定。该数据从闪存中被读入输出缓冲区中(例如,工作存储器336中),且缓冲区输出的内容(例如,经由设备200或每个接口的DMA引擎)在步骤558处作为数据经由闪存读取变得可用。因为闪存读取相对于经由DMA/PCIe输出数据花费较长的时间,所以控制器在没有数据可用时就不输出数据(并且如果有必要可发出忙碌信号以便于异步操作)。注意,从其他闪存接口读取经由步骤560和562并行执行,这通过循环返回到步骤或以其他方式移动通过索引(步骤552和554)以将正确的数据读回到输出缓冲区以便传输回到正确的位置来实现。注意,多个DMA引擎570 (例如,每个闪存设备一个)可被设置成控制总线以实现传输,并且可驻留在设备200中、南桥202中、和/或作为独立组件,并且这些引擎可由设备控制器330、 BIOS和/或CPU 204来控制。例如,有了图3的高速存储器设备200,可以在任何给定时刻建立并发生六个单独的、并行的DMA传输,直到所请求的数据被完全传输回到主存储器(例如,图2的RAM208)中。当所有数据都已例如经由DMA被传输回去时,控制器可在步骤564处发 出"完成"状态的信号,诸如经由"成功"错误代码等。对于多个请求,可返回对 应于每个请求的标识符(虚拟块),例如,读请求X (对应于如在写入时所标 识的写请求X)被成功地传输回到存储器中。以此方式,请求者知道正确的数 据现在在RAM中,而不管闪存是如何访问的,例如,按照从闪存读回的次序、 设备之间不同的读取速度等等。此时,数据请求者502知道所有请求的数据都 在正确的RAM存储器位置中。超时或不成功错误代码可以在失败的情况下被 请求者检测到。

转向使用所例示的高速存储器设备200的硬件实现和软件解决方案来在 从完全断电(例如,ACPIS5状态)冷引导的情况下更快地引导计算机系统的 示例,设备200可保存引导所需的所有(或大多数)文件及其他信息。这些文 件可通过DMA (直接存储器存取)被传输到被配置在系统存储器中的RAM盘 中,且计算机系统从该RAM盘中引导。如可容易理解的,这允许比从常规硬 盘驱动器访问快得多地访问所需文件。

一种替换即时引导解决方案也可用于诸如吉比特以太网等相对高速网络。 在该替换方案中,网络设备被要求访问特定网络资源,并经由DMA将其传输 到存储器中,如在以上解决方案中所一般描述的。

对于进入休眠状态,包含在休眠时刻的RAM内容的休眠文件被写入到闪 存中。例如,BIOS可将RAM的内容配置到诸如RAM中的压縮休眠文件中, 并且然后经由对控制器330的单个请求,可通过DMA传输该休眠文件以便持 久存储在高速非易失性存储设备200中。注意,大规模传输就开销而言节省大 量时间;例如,有了单条2.6吉比特PCIe线,从写入者的观点来看,以单个请 求可将200兆字节传输到两千字节、六接口的闪存设备。如上所述,控制器并 行写入六个闪存接口,这基本上以写入单个设备六倍的速度写入。

对于从休眠状态中恢复,例如,当计算机系统从ACPIS4睡眠状态中恢复 时,包含休眠时刻的RAM内容的休眠文件被传输回到主存储器中。这通过使 得设备控制器对于例如每个存储器设备320-325启动DMA引擎来非常快速地 (相对于硬盘读取)实现。

注意,一替换非易失性设备可具有一般保存主系统存储器并然后还原它的接口,而不是被配置成用于休眠的块模式设备。例如,可实现协议以使得系统 BIOS调用该接口,导致主存储器的快照被传输到该非易失性设备和从该非易

失性设备传输,从而本质上使得该BIOS执行"准S3"恢复。在一个示例准S3 场景中,用户或系统可进入待机,并具有由BIOS自动保存到高速非易失性存 储器设备的(可能采用休眠文件的形式的)存储器内容的快照。BIOS然后可 执行操作,诸如在某一时间到期后关闭系统电源,并且在电源被关闭或以其他

方式丢失的情况下从高速非易失性存储器设备恢复,或者在电源未被关闭的情 况下从待机中恢复而不从高速非易失性存储器设备读回。通过BIOS,用户或 系统还可执行标准S4休眠,例如,通过直接进入休眠并从休眠中恢复。

尽管在设备中可能存在任何实用数量的非易失性存储器,但为了优化引导 和休眠,期望具有足够的存储器容量以便保存整个休眠文件和/或所有或大多数 引导文件。例如,在设备上可能存在大约128或256兆可用字节,但对于休眠, 非易失性数量可对应于易失性存储器内容在被压縮时的大小。较大容量的非易 失性设备可持久存储引导和恢复文件。

通过提供并行地管理接口的控制器,同时使得控制器划分一请求,由此允 许仅单个请求来处理任何任意大小的写或读并由此消除主处理器方的开销,实

现了显著的速度增益。然而,主处理器可以在需要时将请求分成各虚拟块以便 诸如在从休眠中恢复时写入及稍后读取,以便在其他虚拟块还正在被传输的同 时开始执行首先恢复的某些代码。可以维护任何实用数量的虚拟块;然而,注 意,与文件系统不同,虚拟块大小是可对应于请求而变化的。由此,写和读请 求者无需关注格式化数据以供闪存写和读。

高速非易失性存储器设备的另一用途模型包括补充主系统易失性(例如, DRAM)存储器。例如,相对较大的高速缓存可由设备来提供以便将数据交换 进出主存储器。在该示例中,高速、非易失性存储器设备本质上可用作诸如减 少(并且有时可消除)访问硬盘以便进行虚拟存储器交换的需求的中间高速缓 存。文件系统也可将文件写入高速、非易失性存储器设备。如可容易理解的, 这一示例提高了应用程序和其他程序的性能。

高速非易失性存储器设备的又一用途模型是当主系统CPU未通电,或以 其他方式被占用时为系统组件提供存储。例如,网卡、传真卡、辅助设备等各

18自都可被配置成对高速非易失性存储器设备读写数据而无需CPU协助。

尽管本发明易于作出各种修改和替换构造,其某些说明性实施例在附图中 示出并在上面被详细地描述。然而应当了解,这不旨在将本发明限于所公开的 具体形式,而是相反地,旨在覆盖落入本发明的精神和范围之内的所有修改、 替换构造和等效方案。

Claims (19)

1. 一种在计算环境中的方法,包括:接收涉及将数据写入非易失性存储设备的数据传输请求,其中要传输的数据无需匹配所述非易失性存储设备的数据格式要求;通过数据传输机制接收对应于所述请求的数据;转换所述数据以便写入多个非易失性存储设备接口,包括经由一个接口写入所述数据的一个部分,并且在经由所述一个接口写入所述数据的所述一个部分的同时,经由至少一个其它接口写入所述数据的另一个部分;以及维护与所述数据相关联的、跟踪所述数据的每一部分被写入哪个非易失性存储设备接口的信息。
2. 如权利要求1所述的方法,其特征在于,接收所述数据包括通过直接存 储器存取传输机制来接收所述数据。
3. 如权利要求1所述的方法,其特征在于,转换所述数据包括缓冲所述数 据并基于非易失性存储块大小写入一定量的所述数据。
4. 如权利要求1所述的方法,其特征在于,还包括使用所维护的信息来读 取所述数据,包括经由通过其写入所述数据的至少一个部分的接口读取所述数 据的所述部分。
5. 如权利要求4所述的方法,其特征在于,接收所述数据包括结合进入计 算机系统的降低功率状态接收对应于存储器内容的数据,并且其中,使用所维 护的信息来读取所述数据包括在稍后时间还原所述存储器内容。
6. 如权利要求4所述的方法,其特征在于,接收所述数据包括接收计算机 系统的引导相关信息,并且还包括使用所读取的数据的至少一部分来以引导计 算机系统。
7. 如权利要求1所述的方法,其特征在于,维护所述信息包括维护与所写入的数据的相应的至少一部分相关联的至少一个偏移值。
8. 如权利要求5所述的方法,其特征在于,还包括确定对应于所述数据的 所述部分的块的偏移值,并且在对应于所述偏移值的位置写入所述块。
9. 一种在计算环境中的系统,包括:多个非易失性存储设备接口 ,每一接口都对应于可经由其相应的接口来访问的一组非易失性存储;以及经由所述接口耦合到所述非易失性存储的控制器,所述控制器包括用于执 行以下功能的逻辑:a) 通过在所述接口的至少两个之间交错写入,以及维护与所述数据相关联 的、可用于随后确定数据的每一部分经由哪个接口写入的信息,来处理对应于 一组数据的写请求,其中所述一组数据被允许比非易失性存储块写大小大,所 述交错写入包括在经由一个接口写入所述数据的一个部分的同时经由至少一个其它接口写入所述数据的另一个部分,以及b) 通过使用所维护的信息来确定数据的每一部分经由哪个接口写入,以 及,并且对于每个部分,经由该接口读取所述数据的该部分,来处理对应于所 述一组数据的读请求。
10. 如权利要求9所述的系统,其特征在于,所述控制器耦合到主存储 器,并且通过直接存储器存取传输从所述主存储器接收所述数据以供写入,并 且通过直接存储器存取传输将所读取的数据传输到所述主存储器。
11. 如权利要求9所述的系统,其特征在于,所述非易失性存储包括闪存。
12. 如权利要求9所述的系统,其特征在于,所述控制器通过PCI Expres^机制耦合到计算机系统。
13. 如权利要求9所述的系统,其特征在于,所述控制器耦合到计算机 系统的主存储器,并且其中,所述控制器结合进入计算机系统的降低功率状态 处理持久存储对应于主存储器内容的数据的写请求,并且其中,所述控制器处 理在稍后时间还原所述主存储器内容的读请求。
14. 如权利要求9所述的系统,其特征在于,所述控制器处理输出用于 引导计算机系统的信息的读请求。
15. —种具有计算机可执行指令的计算机可读介质,所述指令在被执行 时执行以下步骤:接收将一组数据存储在非易失性存储器中的写请求,其中数据量对于用于 写入所述非易失性存储器的块大小是任意的;处理所述写请求,包括将所述一组数据的块大小的子集交错到对各组非易 失性存储器的多个接口,包括通过经由至少两个接口同时写入;维护关于所述块大小的子集如何在所述各组非易失性存储器之间定位的 "(曰息;通过发出所述写请求完成的信号完成所述写入请求; 接收在完成所述写入请求后输出所述一组数据的至少一部分的读请求; 响应于所述读请求使用所维护的信息来输出所请求的数据,以使得所输出 的所请求的数据不会因在处理所述写请求时发生的交错而改变;以及 通过发出所述读请求完成的信号完成所述读请求。
16. 如权利要求15所述的计算机可读介质,其特征在于,处理所述写 请求包括通过直接存储器存取传输机制接收数据,并且其中,使用所维护的信 息来输出所请求的数据包括通过直接存储器存取传输机制输出数据。
17. 如权利要求15所述的计算机可读介质,其特征在于,处理所述写 请求对应于结合进入计算机系统的降低功率状态存储对应于存储器内容的数据,并且其中,使用所维护的信息来输出所请求的数据对应于在恢复时还原所 述存储器内容。
18. 如权利要求15所述的计算机可读介质,其特征在于,使用所维护的信息来输出所请求的数据对应于提供用于引导计算机系统的数据。
19. 如权利要求15所述的计算机可读介质,其特征在于,处理所述写 请求对应于存储高速缓存的数据和/或存储文件。
CN 200780021182 2006-06-09 2007-06-01 高速非易失性存储器设备 CN101467136A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/450,015 2006-06-09
US11450015 US7620784B2 (en) 2006-06-09 2006-06-09 High speed nonvolatile memory device using parallel writing among a plurality of interfaces

Publications (1)

Publication Number Publication Date
CN101467136A true true CN101467136A (zh) 2009-06-24

Family

ID=38823271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200780021182 CN101467136A (zh) 2006-06-09 2007-06-01 高速非易失性存储器设备

Country Status (4)

Country Link
US (1) US7620784B2 (zh)
KR (1) KR20090028518A (zh)
CN (1) CN101467136A (zh)
WO (1) WO2007145869A3 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013034994A1 (en) * 2011-09-05 2013-03-14 Mohammad Ahsan Chishti A method to hibernate computer into external storage and making its operating system (os) portable
CN104216836A (zh) * 2014-08-28 2014-12-17 华为技术有限公司 一种存储系统的并行读写方法和装置

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
KR101303518B1 (ko) 2005-09-02 2013-09-03 구글 인코포레이티드 Dram 적층 방법 및 장치
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8117414B2 (en) * 2006-09-04 2012-02-14 Sandisk Il Ltd. Method for prioritized erasure of flash memory
US7975119B2 (en) * 2006-09-04 2011-07-05 Sandisk Il Ltd Device for prioritized erasure of flash memory
JP4247262B2 (ja) * 2006-09-29 2009-04-02 株式会社東芝 集積回路装置
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20080247543A1 (en) * 2007-02-22 2008-10-09 Colin Kennedy Mick Method and apparatus for protecting digital rights of copyright holders of publicly distributed multimedia files
US8443187B1 (en) 2007-04-12 2013-05-14 Marvell International Ltd. Authentication of computing devices in server based on mapping between port identifier and MAC address that allows actions-per-group instead of just actions-per-single device
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
CN101187830B (zh) * 2007-12-27 2012-05-23 成都市华为赛门铁克科技有限公司 掉电保护方法、装置、逻辑器件及存储系统
US7971081B2 (en) * 2007-12-28 2011-06-28 Intel Corporation System and method for fast platform hibernate and resume
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
JP5253901B2 (ja) 2008-06-20 2013-07-31 株式会社東芝 メモリシステム
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8510560B1 (en) 2008-08-20 2013-08-13 Marvell International Ltd. Efficient key establishment for wireless networks
US8914653B2 (en) 2008-09-05 2014-12-16 Hewlett-Packard Development Company, L.P. Method and system for providing hybrid-shutdown and fast startup processes
CN102160035A (zh) 2008-09-18 2011-08-17 马维尔国际贸易有限公司 至少部分地在引导期间向存储器预加载应用
US8321878B2 (en) * 2008-10-09 2012-11-27 Microsoft Corporation Virtualized storage assignment method
US8219741B2 (en) * 2008-10-24 2012-07-10 Microsoft Corporation Hardware and operating system support for persistent memory on a memory bus
US20100153635A1 (en) * 2008-12-17 2010-06-17 Seagate Technology Llc Storage device with expandable solid-state memory capacity
JP5218147B2 (ja) * 2009-02-26 2013-06-26 富士通株式会社 ストレージ制御装置,ストレージ制御方法およびストレージ制御プログラム
US8285917B2 (en) * 2009-03-26 2012-10-09 Scaleo Chip Apparatus for enhancing flash memory access
WO2010134483A1 (ja) * 2009-05-22 2010-11-25 株式会社Access 端末装置、端末装置の起動方法およびプログラム
JP4986247B2 (ja) * 2009-06-02 2012-07-25 株式会社ユビキタス プログラム、制御方法、並びに制御装置
WO2010144624A1 (en) 2009-06-09 2010-12-16 Google Inc. Programming of dimm termination resistance values
US8144515B2 (en) 2009-07-23 2012-03-27 Stec, Inc. Interleaved flash storage system and method
US8275981B2 (en) * 2009-07-23 2012-09-25 Stec, Inc. Flash storage system and method for accessing a boot program
US8930732B2 (en) * 2009-10-14 2015-01-06 National Chung Cheng University Fast speed computer system power-on and power-off method
WO2011061948A1 (ja) * 2009-11-17 2011-05-26 株式会社ユビキタス プログラム、制御方法、並びに制御装置
US8266369B2 (en) * 2009-12-18 2012-09-11 Nxp B.V. Flash memory interface
EP2418584A1 (en) 2010-08-13 2012-02-15 Thomson Licensing Method and apparatus for storing at least two data streams into an array of memories, or for reading at least two data streams from an array of memories
US8588228B1 (en) 2010-08-16 2013-11-19 Pmc-Sierra Us, Inc. Nonvolatile memory controller with host controller interface for retrieving and dispatching nonvolatile memory commands in a distributed manner
KR101235854B1 (ko) * 2010-08-27 2013-02-20 삼성전자주식회사 화상형성장치, SoC 유닛 및 그 구동 방법
US9069475B1 (en) 2010-10-26 2015-06-30 Western Digital Technologies, Inc. Hybrid drive selectively spinning up disk when powered on
US8370667B2 (en) * 2010-12-22 2013-02-05 Intel Corporation System context saving based on compression/decompression time
US8839275B1 (en) 2011-06-06 2014-09-16 Proximal Data, Inc. Method for intercepting input/output requests and responses
US9141394B2 (en) 2011-07-29 2015-09-22 Marvell World Trade Ltd. Switching between processor cache and random-access memory
US8630056B1 (en) 2011-09-12 2014-01-14 Western Digital Technologies, Inc. Hybrid drive adjusting spin-up profile based on cache status of non-volatile semiconductor memory
CN103959234B (zh) 2011-10-01 2017-11-07 英特尔公司 计算系统的快速平台休眠与恢复
US8909889B1 (en) 2011-10-10 2014-12-09 Western Digital Technologies, Inc. Method and apparatus for servicing host commands by a disk drive
US20160210235A1 (en) * 2011-10-20 2016-07-21 SK Hynix Inc. Data processing system having combined memory block and stack package
US9436629B2 (en) 2011-11-15 2016-09-06 Marvell World Trade Ltd. Dynamic boot image streaming
US8914594B2 (en) 2011-12-22 2014-12-16 Sandisk Technologies Inc. Systems and methods of loading data from a non-volatile memory to a volatile memory
US9092150B2 (en) * 2011-12-22 2015-07-28 Sandisk Technologies Inc. Systems and methods of performing a data save operation
US9069551B2 (en) 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US9389673B2 (en) 2011-12-22 2016-07-12 Sandisk Technologies Inc. Systems and methods of performing a data save operation
US8984316B2 (en) 2011-12-29 2015-03-17 Intel Corporation Fast platform hibernation and resumption of computing systems providing secure storage of context data
US9442859B1 (en) 2012-06-17 2016-09-13 Samsung Electronics Co., Ltd. Method for asynchronous population of data caches used with mass storage devices
US9104552B1 (en) 2012-06-23 2015-08-11 Samsung Electronics Co., Ltd. Method for the use of shadow ghost lists to prevent excessive wear on FLASH based cache devices
US9417820B2 (en) 2012-12-06 2016-08-16 Kabushiki Kaisha Toshiba Low-overhead storage of a hibernation file in a hybrid disk drive
US9098428B2 (en) 2012-12-11 2015-08-04 Sandisk Technologies Inc. Data recovery on cluster failures and ECC enhancements with code word interleaving
US9032139B2 (en) 2012-12-28 2015-05-12 Intel Corporation Memory allocation for fast platform hibernation and resumption of computing systems
US9575768B1 (en) 2013-01-08 2017-02-21 Marvell International Ltd. Loading boot code from multiple memories
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US9817728B2 (en) 2013-02-01 2017-11-14 Symbolic Io Corporation Fast system state cloning
US9628108B2 (en) 2013-02-01 2017-04-18 Symbolic Io Corporation Method and apparatus for dense hyper IO digital retention
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9736801B1 (en) 2013-05-20 2017-08-15 Marvell International Ltd. Methods and apparatus for synchronizing devices in a wireless data communication system
US9521635B1 (en) 2013-05-21 2016-12-13 Marvell International Ltd. Methods and apparatus for selecting a device to perform shared functionality in a deterministic and fair manner in a wireless data communication system
US9836306B2 (en) 2013-07-31 2017-12-05 Marvell World Trade Ltd. Parallelizing boot operations
GB201314439D0 (en) 2013-08-13 2013-09-25 Sony Comp Entertainment Europe Data processing
CN103678040A (zh) * 2013-12-06 2014-03-26 北京明朝万达科技有限公司 一种基于计算机系统的快照和回退方法及系统
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US9304703B1 (en) 2015-04-15 2016-04-05 Symbolic Io Corporation Method and apparatus for dense hyper IO digital retention
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US20180081696A1 (en) * 2016-09-22 2018-03-22 Altera Corporation Integrated circuits having expandable processor memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
WO1993018461A1 (en) * 1992-03-09 1993-09-16 Auspex Systems, Inc. High-performance non-volatile ram protected write cache accelerator system
US5758174A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Computer system having a plurality of stored system capability states from which to resume
US6694451B2 (en) * 2000-12-07 2004-02-17 Hewlett-Packard Development Company, L.P. Method for redundant suspend to RAM
US6957293B2 (en) * 2002-04-15 2005-10-18 International Business Machines Corporation Split completion performance of PCI-X bridges based on data transfer amount
US7017037B2 (en) * 2002-06-27 2006-03-21 Microsoft Corporation Apparatus and method to decrease boot time and hibernate awaken time of a computer system utilizing disk spin-up-time
US6910106B2 (en) * 2002-10-04 2005-06-21 Microsoft Corporation Methods and mechanisms for proactive memory management
US6965527B2 (en) * 2002-11-27 2005-11-15 Matrix Semiconductor, Inc Multibank memory on a die
US7181609B2 (en) * 2003-08-15 2007-02-20 Intel Corporation System and method for accelerated device initialization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013034994A1 (en) * 2011-09-05 2013-03-14 Mohammad Ahsan Chishti A method to hibernate computer into external storage and making its operating system (os) portable
CN104216836A (zh) * 2014-08-28 2014-12-17 华为技术有限公司 一种存储系统的并行读写方法和装置
CN104216836B (zh) * 2014-08-28 2018-01-23 华为技术有限公司 一种存储系统的并行读写方法和装置

Also Published As

Publication number Publication date Type
KR20090028518A (ko) 2009-03-18 application
US7620784B2 (en) 2009-11-17 grant
WO2007145869A3 (en) 2008-03-20 application
US20070288687A1 (en) 2007-12-13 application
WO2007145869A2 (en) 2007-12-21 application

Similar Documents

Publication Publication Date Title
US7249150B1 (en) System and method for parallelized replay of an NVRAM log in a storage appliance
US8341115B1 (en) Dynamically switching between synchronous and asynchronous replication
US6442659B1 (en) Raid-type storage system and technique
US8296534B1 (en) Techniques for using flash-based memory in recovery processing
US20040123068A1 (en) Computer systems, disk systems, and method for controlling disk cache
US20070006021A1 (en) Reliability of diskless network-bootable computers using non-volatile memory cache
US20060190552A1 (en) Data retention system with a plurality of access protocols
US20100185719A1 (en) Apparatus For Enhancing Performance Of A Parallel Processing Environment, And Associated Methods
EP1100001A2 (en) Storage system supporting file-level and block-level accesses
US7568075B2 (en) Apparatus, system and method for making endurance of storage media
US20080263259A1 (en) Hints model for optimization of storage devices connected to host and write optimization schema for storage devices
US20030212865A1 (en) Method and apparatus for flushing write cache data
US20050216552A1 (en) Communication-link-attached persistent memory system
US20120011340A1 (en) Apparatus, System, and Method for a Virtual Storage Layer
US20040111557A1 (en) Updated data write method using journal log
US20060143412A1 (en) Snapshot copy facility maintaining read performance and write performance
US20030158998A1 (en) Network data storage-related operations
US20050021657A1 (en) Network system, server, data processing method and program
US6526477B1 (en) Host-memory based raid system, device, and method
US6629211B2 (en) Method and system for improving raid controller performance through adaptive write back/write through caching
US20050132250A1 (en) Persistent memory device for backup process checkpoint states
US20040148360A1 (en) Communication-link-attached persistent memory device
US20060136779A1 (en) Object-based storage device with low process load and control method thereof
US20120317353A1 (en) Replication techniques with content addressable storage
US6766414B2 (en) Methods, apparatus and system for caching data

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)