CN101461040A - 适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构 - Google Patents

适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构 Download PDF

Info

Publication number
CN101461040A
CN101461040A CNA200780020525XA CN200780020525A CN101461040A CN 101461040 A CN101461040 A CN 101461040A CN A200780020525X A CNA200780020525X A CN A200780020525XA CN 200780020525 A CN200780020525 A CN 200780020525A CN 101461040 A CN101461040 A CN 101461040A
Authority
CN
China
Prior art keywords
silicon
monocrystalline silicon
fluoride
acid
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780020525XA
Other languages
English (en)
Inventor
李宏奇
亚诺什·富克斯科
戴维·H·韦尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101461040A publication Critical patent/CN101461040A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/0338—Channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种单晶硅蚀刻方法，其包括提供其中具有至少一个沟槽的单晶硅衬底。将所述衬底暴露至缓冲氟化物蚀刻溶液，所述溶液底切硅以在沿<100>方向图案化时提供横向承架。当沿<100>方向图案化时，所获得的结构包括底切特征。

Description

适用于在硅(SI)中产生方形切口的湿式蚀刻及所获得的结构
技术领域
本发明大体来说涉及使用湿式蚀刻剂来底切单晶硅的方法。更具体地说，本发明涉及用于在单晶硅中产生方形底切的方法及所获得的结构。
背景技术
当前技术发展水平：半导体组件的更高效能、更低成本、更加小型化及集成电路的更大封装密度正成为计算机行业的当前目标。一种降低半导体组件总成本的方法是降低此组件的制造成本。降低制造成本可通过加快生产速度以及减少制作半导体组件的材料用量来实现。近年来，半导体行业已将其重点大力扩展到开发及生产光电组件，例如电荷耦合装置(CCD)及最近的CMOS成像仪。如同其它半导体组件一样，存在一种旨在以不断降低的成本获得更高效能参数及更大良率的持续努力。
微机电系统(＂MEMS＂)是另一种在诸多行业(包括电子行业)中受到广泛关注的技术。MEMS使用微制作技术将超小型电组件及机械组件整合于同一衬底(例如，硅衬底)上以形成极小的设备。电组件可使用集成电路制作(＂IC＂)工艺来制作，而机械组件可使用与集成电路制作工艺相容的微机加工工艺来制作。在很多情况下，多种方法的此种组合使得使用常规制造工艺在芯片上制作完整超小型系统成为可能。然而，现有制作技术中仍存在诸多缺点，从而限制了可制作的MEMS组件及总成的类型及尺寸。
当前对(100)硅实施用于DRAM、微处理器等的常规IC处理。氢氧化钾及TMAH可用于通过下述方式在(110)硅中产生垂直蚀刻：使用(110)衬底晶片或使衬底晶片的表面再结晶以具有(110)晶体定向。然而，所获得的结构并非始终是合意的且可能将增加成本的额外处理步骤及程序引入至制作过程及产生低效能装置。
各种常规化学品已用来蚀刻硅。例如，单晶硅及多晶硅二者通常在硝酸(HNO3)与氢氟酸(HF)的混合物中进行湿式蚀刻。在使用此等蚀刻剂的情况下，蚀刻通常为各向同性。所述反应由HNO3引发，从而在硅上形成二氧化硅层，而HF用于将氧化硅溶解掉。在某些情形中，使用水来稀释蚀刻剂，其中乙酸(CH3COOH)是一种优选缓冲剂。
在某些应用中，沿一个或多个晶面的硅蚀刻相对于其它晶面而言更快是有用的。例如，在硅的菱形晶格中，(111)平面通常比(100)平面更密实，且因此(111)定向表面的蚀刻速率预期低于具有(100)定向的那些表面。不同平面的键合定向还会造成蚀刻剂对暴露平面的选择性。一种展示此等定向相依性蚀刻特性的蚀刻剂由KOH与异丙醇的混合物组成。例如，此种混合物沿(100)平面比沿(111)平面的蚀刻可快约一百(100)倍。
可使用氢氧化物蚀刻剂及TMAH在(100)硅中产生垂直底切。图1及2显示借助不同的蚀刻剂溶液以标准硅定向(图1A及图2A)及45°旋转方向(图1B及图2B)二者实施的硅蚀刻。在标准定向中，掩模沿<110>方向对准。{111}平面界定自(100)表面平面倾斜的侧壁。对于45°旋转，掩模沿<100>方向对准。在图1中，蚀刻剂是在26℃下施用的稀释NH4OH，而在图2中，蚀刻剂是在26℃下施用的稀释TMAH。尽管两种蚀刻剂显示不同的选择性，但二者皆可底切硅10并产生斜切边缘或切角12。斜切边缘对于某些应用来说并非是合意的且可能会限制组件在集成电路上的间隔。
因此，合意的情形是在(100)硅中产生无斜切边缘或切角的方形底切及/或可操纵底切的形状。此外，合意的情形是使用湿蚀刻化学品在(100)硅中产生横向承架。
发明内容
附图说明
下图绘示了当前被视为实施本发明的最佳模式，图式中：
图1A是沿<110>方向遮掩并借助在26℃施用的NH4OH底切的单晶硅的剖视图。图1B显示沿<100>方向遮掩并借助在26℃施用的NH4OH底切的单晶硅。
图2A是沿<110>方向遮掩并借助在26℃施用的稀释TMAH底切的单晶硅的剖视图。图2B显示沿<100>方向遮掩并借助在26℃施用的稀释TMAH底切的单晶硅。
图3A是沿<110>方向遮掩并借助在23℃施用的本发明缓冲氟化物蚀刻溶液底切的单晶硅的剖视图。图3B显示沿<100>方向遮掩并借助在23℃施用的本发明缓冲氟化物蚀刻溶液底切的单晶硅。
图4-11显示根据本发明一实施例处于制作过程各阶段的单晶硅晶片。图4A是根据本发明一实施例的单晶硅晶片的平面图。图4B是沿图4A中的线-4B-截取的同一单晶硅晶片的剖视图。
图5A是根据本发明一实施例的单晶硅晶片的平面图。图5B是沿图5A中的线-5B-截取的同一单晶硅晶片的剖视图。
图6A是根据本发明一实施例的单晶硅晶片的平面图。图6B是沿图6A中的线-6B-截取的同一单晶硅晶片的剖视图。
图7A是根据本发明一实施例的单晶硅晶片的平面图。图7B是沿图7A中的线-7B-截取的同一单晶硅晶片的剖视图。
图8A是根据本发明一实施例的单晶硅晶片的平面图。图8B是沿图8A中的线-8B-截取的同一单晶硅晶片的剖视图。
图9A是根据本发明一实施例的单晶硅晶片的平面图。图9B是沿图9A中的线-9B-截取的同一单晶硅晶片的剖视图。
图10A是根据本发明一实施例的单晶硅晶片的平面图。图10B是沿图10A中的线-10B-截取的同一单晶硅晶片的剖视图。图10C是沿图10A中的线-10C-截取的图10A单晶硅晶片的剖视图。
图11A是根据本发明一实施例的单晶硅晶片的平面图。图11B是沿图11A中的线-11B-截取的同一单晶硅晶片的剖视图。图11C是沿图11A中的线-11C-截取的图11A单晶硅晶片的剖视图。图11D是沿图11A中的线-11D-截取的图11A单晶硅晶片的剖视图。
图12A-E显示使用本发明的缓冲氟化物蚀刻溶液对单晶硅的逐步底切蚀刻。(100)硅上的沟槽沿<100>方向。
图13A-D显示在暴露至NH4OH后使用本发明的缓冲氟化物蚀刻溶液对单晶硅的逐步底切蚀刻。(100)硅上的沟槽沿<100>方向。
图14A-B显示集成PSOI DRAM存取结构的穿透式电子显微照片(TEM)。
具体实施方式
下文将参照附图对本发明加以详细说明，所述附图形成本发明的一部分且其中以图解方式示出了可实施本发明的具体实施例。在附图中，类似的编号代表各视图中大致相似的组件。所述实施例的说明极其详细，以使熟悉此项技术者能够实施本发明。熟悉此项技术者也可利用其它实施例并可在不背离本发明范畴的前提下对本发明作出结构、逻辑及电方面的改动。
下文说明中所使用的术语＂晶片＂及＂衬底＂包括任何具有用以形成本发明集成电路(IC)结构的暴露表面的结构。术语衬底应理解为包括半导体晶片。术语衬底还用于指代处理期间的半导体结构，并可包括已制作于其上的其它层。晶片及衬底二者包括经掺杂及未掺杂的半导体、由基底半导体或绝缘体支撑的磊晶半导体层、以及为熟悉此项技术的人员已知的其它半导体结构。术语＂导体＂应理解为包括半导体，且术语＂绝缘体＂定义为包括导电性低于称作导体的材料的任何材料。因此，下文的详细说明不应视为具有限定性意义，且本发明的范畴仅由随附权利要求书及归属于所述权利要求书的等效内容的全部范畴界定。
本申请案中所使用的措词＂水平＂定义为一平面平行于晶片或衬底的常规平面或表面，而无论所述晶片或衬底的定向如何。措词＂垂直＂指垂直于以上所定义的水平方向的方向。诸如“在...上(on)”、“侧(side)”(如在“侧壁(sidewall)”中)、“更高(higher)”、“更低(lower)”、“在...上面(over)”及“在...下面(under)”等介词皆相对于位于晶片或基板顶表面上的常规平面或表面而定义，而无论该晶片或基板的定向如何。
如本文中发明者所认识到，业内需要使用湿式蚀刻化学品来底切(100)硅。当初始图案沿<100>方向定向时，可使用缓冲氟化物蚀刻溶液在(100)硅中产生方形拐角及横向承架，而不会产生用氢氧化物蚀刻时产生的典型斜切。可使用本发明的湿式蚀刻化学品来制作先前认为过于昂贵、复杂及/或良率不佳的装置。
本发明的一实施例进一步包括采用蚀刻剂溶液以操纵在单晶硅下面的沟槽的空腔形状的方法。蚀刻化学品对晶体定向具有高选择性，当使用(100)晶面定向及沿<100>方向图案化时，可达成不含斜切拐角且包括横向承架的空腔形状。
本发明的一实施例包括一种蚀刻(100)晶体硅平面比(110)及(111)硅平面慢2-3倍的方法。在低温下的稀释蚀刻剂中，(100)硅的蚀刻速率可约为5-10,000/min且优选为10-500/min。所述方法可包括将硅暴露至本发明的缓冲氟化物蚀刻溶液。所述方法可进一步包括比(100)硅蚀刻慢的同步氧化物及/或氮化物蚀刻。
在本发明的一实施例中，可通过下述步骤在单晶硅中产生方形底切：提供其中包括至少一个沟槽的单晶硅；沿<100>方向图案化单晶硅及将单晶硅暴露至包括氟化物组份、氧化剂及无机酸的溶液。
在本发明的一实施例中，可通过将单晶硅暴露至各向异性蚀刻剂且随后至缓冲氟化物蚀刻溶液而产生横向承架。或者，可通过将单晶硅暴露至第一各向同性蚀刻剂以产生沟槽来产生横向承架。可施用各向异性蚀刻剂来底切硅并可施用缓冲氟化物蚀刻溶液以使底切空腔的拐角成方形。应了解，在不具有第一各向异性蚀刻剂的情形下，可在沟槽中使用缓冲氟化物蚀刻溶液，其可在不同的暴露平面中以不同的速率蚀刻硅。
本发明的一实施例所包括的半导体装置包括具有方形底切特征的单晶硅。所述底切特征包括平滑表面。本发明的一实施例所包括的半导体装置包括具有横向承架的单晶硅。
下文将大体阐述用于使硅氧化并蚀刻二氧化硅以形成所期望本发明结构的蚀刻组合物。根据下文所提供的说明，熟悉此项技术的人员将易于明了本文中所述的缓冲氟化物蚀刻组合物可用于各种应用中。换言之，可在实施硅蚀刻且其中需要方形底切或横向承架时使用所述缓冲氟化物蚀刻组合物。例如，可使用本发明来形成用于制作集成电路的隔离结构。此外，例如，本发明可有益于制作晶体管结构，例如假绝缘体上硅装置(包括DRAM、SRAM、闪存、成像仪、PCRAM、MRAM、CAM等)、FinFet(鳍式场效应晶体管)、环绕栅极晶体管、以及微机电系统(＂MEMS＂)及光电组件。
在一实施例中，用于底切单晶硅以形成横向承架的缓冲氟化物蚀刻组合物通常包括氟化物组份、无机酸及氧化剂。氟化物组份可为(但不限于)HF、HF2-、NH4F、或四甲基氟化铵(TMAF)。氟化铵可由氢氧化铵与HF的混合物形成。氟化物组份或溶液应能使得当蚀刻组合物与硅反应形成二氧化硅时，氟化物组份或溶液溶解掉由此形成的二氧化硅。氟化物组份可以0.5-50重量％的量存在。
缓冲氟化物蚀刻组合物的氧化剂可为任何氧化剂，例如(诸如)过氧化氢或臭氧。一种当前优选的氧化剂是过氧化氢。
无机酸组份可包括至少一种选自氢氟酸(HF)、磷酸(H3PO4)、硫酸(H2SO4)、硝酸(HNO3)、盐酸(HCl)、碳酸(H2CO3)的酸，或任何其它合适的无机酸。当前优选的无机酸为H3PO4或H2CO3。市售无机酸通常呈浓溶液(X)形式，随后可将其稀释至期望的浓度(H2O：X)。例如，市售浓酸可呈以下形式：HCl以37重量％存于去离子水中；HNO3以70重量％存于去离子水中；H2SO4以96重量％存于去离子水中；且H3PO4以85重量％存于去离子水中。本文所述蚀刻组合物的浓度根据市售溶液而给出。例如，如果蚀刻组合物具有30％HCl浓度，则所述溶液包括30重量％的市售HCl溶液。过氧化氢(H2O2)也作为存于去离子水中的约29重量％浓溶液形式市售。此外，氟化铵也作为存于去离子水中的约40重量％浓溶液形式市售。此外，应认识到，所述溶液的多种组份可由市售溶液提供。例如，可从Olin微电子材料公司(Olin MicroelectronicsMaterials(Newalk，Conn.))购得的QEII提供NH4F(～39.4w％)及无机酸(即H3PO4～0.6w％)二者，所述无机酸可用于调节溶液的pH。
其它适合的实例性蚀刻剂揭示于美国专利第7,166,539号及美国专利第6,391,793号中。缓冲氟化物蚀刻剂溶液优选具有介于约5.0至约9.0范围内的pH。更佳地，缓冲氟化物蚀刻组合物具有约7.8的pH。优选地，缓冲氟化物蚀刻组合物包括：氟化物组份，其占缓冲氟化物蚀刻组合物的约0.5重量％至约50重量％；氧化剂，其占缓冲氟化物蚀刻组合物的约0.5重量％至约30重量％；及无机酸，其占约0.1-2重量％。例如，缓冲氟化物蚀刻组合物优选可包括体积比约为4:2:3的NH4F:QEII:H2O2。
此外，优选地，缓冲氟化物蚀刻组合物的离子强度大于1；更优选地，所述离子强度介于约5至约20的范围内。如本文中所使用，离子强度指组合物中离子间平均静电相互作用的量度，其等于通过将每一离子的重量摩尔浓度乘以其化合价所获得各项的和的一半。再进一步，优选地，蚀刻组合物的氧化还原电位介于约-0.5至约+0.7或更高的范围内(与标准氢电极(SHE)相比)。如本文中所使用，氧化还原电位是蚀刻组合物作为氧化剂的有效性的量度，即，蚀刻组合物使硅氧化以供蚀刻组合物的HF组份移除的能力。
缓冲氟化物蚀刻溶液的上述范围特别适用于使用氟化铵及过氧化氢，但似乎同样适用于具有上述组份的其它组合的缓冲氟化物蚀刻组合物，例如当氟化铵由氢氧化铵及氢氟酸提供时。换言之，可混合适合量的氢氧化铵与氢氟酸以提供充足量的氟化铵。当将臭氧用作氧化剂时，臭氧优选以约百万分之一(ppm)至约50ppm的范围存在。
缓冲氟化物蚀刻溶液可呈现较暴露至同一蚀刻组合物的氧化物的蚀刻速率大3倍的硅蚀刻速率，即，硅与氧化物之间的选择性大于3。更优选地，与<100>硅蚀刻速率相比，使用所述蚀刻组合物时，硅与氧化物之间的选择性大于6。
此外，为了达成所期望的晶片通量，使用蚀刻组合物的硅蚀刻速率优选大于约5
Figure A200780020525D00081
更优选地，硅蚀刻速率大于
Figure A200780020525D00082
甚至更优选地，硅蚀刻速率大于每分钟
Figure A200780020525D00083
优选地，所述蚀刻组合物应能使得在使用所述蚀刻组合物移除硅之后，硅表面具有适于供随后处理的合意表面粗糙度。优选地，硅表面在蚀刻后的粗糙度介于约1.25
Figure A200780020525D00091
至约
Figure A200780020525D00092
RMS的范围内。在移除多于的硅后，硅表面可合意地位于此一粗糙度范围内。通常，粗糙度可由例如原子力显微镜检查法(AFM)来确定，通过原子力显微镜检查法扫描约1μm2的表面积并给出跨越此1μm2表面积的平均峰谷测量值rms。
优选地，上述对氧化物的高选择性是对热氧化物的高选择性。例如，此热氧化物可通过热氧化(例如使用湿或干炉氧化)来形成。然而，此选择性也可适用于通过化学气相沉积(CVD)形成的氧化物，例如通常用于隔离过程(例如，浅沟槽隔离)中的高密度等离子体氧化物。
一般而言，可使用任何已知方法将硅暴露至缓冲氟化物蚀刻溶液。例如，可将硅浸入缓冲氟化物蚀刻溶液罐中。亦可将溶液喷洒于欲蚀刻的晶片上或可以任何其它方式(例如滴注、喷洒、气化等)引入溶液以与晶片接触。蚀刻过程可在介于约10℃至约90℃范围内的温度下实施。优选地，蚀刻过程发生在介于21℃至约30℃之间且更佳地介于约22℃与25℃之间的温度下。
如本文先前所述，图1及2显示当使用NH4OH或TMAH来底切硅时，实质上未形成横向承架。当以45°旋转(即，沿<100>方向图案化)实施时，底切结构的拐角具有切角12(图1B及图2B)。所获得的这些结构对于许多制造过程而言是不期望的。参见图3，根据本发明，使用26℃下的缓冲氟化物蚀刻溶液(10升NH4F+5升QEII+7.5升H2O2)在(100)硅中以标准硅定向(即，沿<110>方向图案化)及45°旋转来实施硅10底切。图3中所用缓冲氟化物蚀刻溶液表明(100)硅平面是慢蚀刻平面，当图案沿<100>方向对准时，此可允许产生方形底切。在典型的基于氢氧化物的蚀刻中，(111)平面是慢蚀刻平面；因此，令人惊奇地发现湿式蚀刻包括(100)硅中的慢平面蚀刻。
缓冲氟化物蚀刻溶液可对(100)硅提供极有用的选择性、平滑表面及可控制蚀刻。参见图3B，横向承架14及不含斜切拐角使得在其上容易形成电装置，例如，制造于(100)硅上的标准CMOS晶片中的FinFET、假SOI或RAD钵。使用缓冲氟化物蚀刻溶液还可产生不包括横向间隔物的方形凹角，此对于薄片硅指状件(其具有与未受到材料蚀刻的毗邻材料迥然不同的特性)中的电子特性是合意的。图3B中所绘示的方形凹角也可用于在制作MEMS时分别改变装置机械及光学特性。(100)硅中的凹角还允许CMOS装置中的简单整合并使MEMS机械及光学结构更容易地与CMOS处理整合在一起。
缓冲氟化物蚀刻溶液的蚀刻速率及选择性取决于两种竞争机制-硅的氧化及氧化物的蚀刻速率。此可绘示于以下简化反应中：
Si+2H2O2＝H2SiO3+H2O＝SiO2+2H2O            (1)
半电池还原/氧化反应：
Figure A200780020525D00094
E0′＝+1.77V           (2)
Figure A200780020525D00095
                      (3)
Figure A200780020525D00101
(100)硅晶体定向与热氧化物之间的典型选择性约为6。(110)方向蚀刻比(100)硅蚀刻约高2.5倍。
虽然缓冲氟化物蚀刻溶液可用于各种应用中，但图4-11绘示根据本发明一方法用于产生假SOI结构的部分过程。在图4-11的每一者中，A部分显示所述结构的平面图而B部分显示沿-B-截取的对应结构的剖视图。图4A及B绘示单晶硅衬底100。氮化硅衬层112形成于所述衬底上。在氮化硅衬层112上形成此项技术中已知的掩模层128(例如，光致抗蚀剂)。掩模层128可经图案化以形成至少一个沟槽掩模开口132。本发明也涵盖常规光刻法或其它光刻或非光刻方法，无论是否存在掩模层128。
参见图5A及5B，氮化硅衬层112及单晶硅衬底100经蚀刻穿过掩模开口132以在单晶硅衬底100中形成至少一个沟槽116。该蚀刻可利用包括例如氨及至少一种碳氟化合物的干式各向异性化学品(其可包括或不包括等离子体)来实施。在蚀刻至单晶硅衬底100中时，掩模层128可保留或被移除。虽然已揭示了一种形成沟槽116的具体方法，但熟悉此项技术的人员应了解，可利用任何方法形成沟槽116。
参见图6A及6B，氮化物层可沉积于氮化硅衬层112及沟槽116上，随后进行蚀刻以从沟槽116的底部126移除氮化物，但在沟槽116的侧壁130上产生氮化物间隔物118。Si3N4衬层可通过常规技术形成。
然后，可施加本发明的缓冲氟化物蚀刻溶液来底切单晶硅衬底10。优选地，所述缓冲氟化物蚀刻溶液可在约23℃下施加约5分钟，此取决于横向承架114的期望尺寸。如图7A及7B中所示，所述缓冲氟化物蚀刻溶液沿平行于单晶硅衬底100的方向的蚀刻快于穿过沟槽116的底部126的垂直蚀刻。如图7B中所示，可形成具有约
Figure A200780020525D00102
至
Figure A200780020525D00103
厚度的横向承架114。
若需要，如图8A及B中所示，可在沟槽116的底部126及侧壁130上沉积氮化物衬层120并随后以氧化物材料122(例如，旋涂电介质(SOD))来填充沟槽116。
在氮化硅衬层112及氧化物材料122上沉积掩模124并实施图案化。可如图9A、B及10A、B、C中所示来实施对氧化物具有一定选择性的常规硅蚀刻。
如图11A、B、C及D中所示，可沉积可选氮化物衬层136及实施SOD充填。在图11中所绘示的SOD充填后，结构150可经受进一步处理以在其上形成(例如)晶体管、电容器及数字线来完成假SOI结构。结构150包括具有约500(+/-10％)的厚度的横向承架114。
包括任何晶体管(例如，阵列晶体管或存取晶体管)、叠加结构150的所获得结构因硅下面存在氧化物材料122而具有明显降低的泄漏(参见例如图11B)。应了解，结构150并不局限于作为中间假SOI结构。可结合本发明实施任何数量的额外制作步骤以形成任何合意的装置。
图12A-E绘示使用NH4F、QEII及H2O2的溶液(以4:2:3的比率提供)的硅氧化及蚀刻。将衬底浸入23℃下的NH4F、QEII及H2O2的滞流浴中。图12A绘示在添加本发明的缓冲氟化物蚀刻溶液前单晶硅300中具有氮化物衬层320的沟槽310。所述单晶硅的顶表面312代表(100)平面。沟槽310是(100)平面上的<110>。在暴露至约23℃下的缓冲氟化物蚀刻溶液达16分钟后，可见到具有横向承架314的底切轮廓。(图12B)。如图12C、D及E中所示，在分别暴露22分钟、25分钟及28分钟后，所述蚀刻沿垂直于(100)方向(即，垂直于STI侧壁)的进程快于沿(100)方向(即，垂直于晶片表面)。如图12A-E中所看到，下面的硅支腿或支柱350的宽度随着至缓冲氟化物蚀刻溶液的暴露的增加而减小。
缓冲氟化物蚀刻溶液可结合图案角度与其它组份相结合以便以各种方式来制造垂直壁。图13A-D绘示在23℃下的5分钟各向异性NH4OH蚀刻后，单晶硅400在暴露至NH4F、QEII及H2O2溶液(缓冲氟化物蚀刻溶液)0分钟(图13A)、3分钟(图13B)、6分钟(图13C)及9分钟(图13D)时的蚀刻进程。暴露是使用滞流浴达成的。所述单晶硅的顶表面412代表(100)平面。沟槽410是(100)平面上的<110>。增加缓冲氟化物蚀刻溶液的蚀刻时间可形成硅有效面积的承架底切而不会明显增加沟槽深度。此外，可看到，单晶硅400下面的硅支腿或支柱450随着蚀刻进程而变得越来越窄。因此，应了解，结合本发明的蚀刻剂溶液使用适宜的图案角度可制造具有各种特征的装置。通过操纵蚀刻时间及蚀刻剂组合，可达成不同的底切轮廓。例如，所述缓冲氟化物蚀刻溶液可结合氢氧化物、NH4OH、NH4F、TMAH或其组合。
通过以下非限制性实例可进一步理解本发明。
实例1
图14A及B绘示集成PSOI DRAM存取结构的两个TEM。所述轮廓通过在25℃下进行4分36秒的TMAH(100：1)蚀刻而产生。使用缓冲氟化物蚀刻溶液(以4:2:3的比率提供的NH4F、QEII及H2O2)在25℃下进行6分钟的第二蚀刻。常规氧化物间隔物用于该两次湿式蚀刻并在空腔产生后被移除。在将存取晶体管及位线连同多晶硅引脚整合于晶体管栅极之间后，沿<100>方向显示影像。
本文引用的所有文献均完整地并入本文中，仿佛每一文献单独地并入本文中一样。文中已参照示例性实施例阐述了本发明，但并非意欲理解为具有限定意义。如先前所述，熟悉此项技术的人员将认识到，各种其它示例性应用可利用本文中所述的蚀刻组合物。参考本说明，熟悉此项技术的人员将了解对本文示例性实施例的各种修改以及本发明的其它实施例。虽然本文中阐述了本发明的优选实施例，但本发明由本文中的权利要求书所界定且不受上文说明中所阐述的具体细节的限制，因为本发明可具有诸多显而易见的变化形式，且此并不背离本发明的精神或范畴。
权利要求书(按照条约第19条的修改)
1、一种在单晶硅中产生方形底切的方法，所述方法包括：
沿<100>方向图案化单晶硅以在其中形成具有侧壁的至少一个沟槽；
在所述单晶硅上形成完全覆盖所述侧壁的氮化物层和暴露所述沟槽底面上的单晶硅；及
将所述沟槽底面上的所述经暴露单晶硅引入至包括氟化物组份、氧化剂及无机酸的溶液中。
2、如权利要求1所述的方法，其进一步包括将所述氟化物组份选择为氟化铵，其由氨及氢氟酸形成。
3、如权利要求1所述的方法，其进一步包括将所述单晶硅引入至所述处在约10℃至约90℃温度下的溶液中。
4、如权利要求1所述的方法，其进一步包括将所述单晶硅引入至包括氟化物组份、氧化剂及无机酸的溶液中，其中所述溶液展示约5.8至约9.8的pH。
5、如权利要求1所述的方法，其中图案化所述单晶硅包括将所述单晶硅暴露至各向异性蚀刻剂以在其中形成至少一个沟槽。
6、如权利要求5所述的方法，其进一步包括从由四甲基氟化铵、氟化铵及氢氧化铵组成的群组中选择所述各向异性蚀刻剂。
7、如权利要求1所述的方法，其进一步包括从由氟化氢、氟化铵及四甲基氟化铵组成的群组中选择所述氟化物组份。
8、如权利要求1所述的方法，其进一步包括从由氢氟酸、磷酸、硫酸、硝酸、盐酸及碳酸组成的群组中选择所述无机酸。
9、如权利要求1所述的方法，其进一步包括从由过氧化氢、臭氧及全氟化铵组成的群组中选择所述氧化剂。
10、如权利要求1所述的方法，其中所述引入包括将所述单晶硅浸入以约4:2:3的体积比包括NH4F、H2O2及QEII的浴中。
11、如权利要求1所述的方法，其中所述引入包括将所述单晶硅浸入至包括约10w％-35w％NH4F、约3w％-20w％H2O2、约0.1w％-2w％H3PO4或其它酸、及约43w％-86.9w％去离子水的浴中。
12、如权利要求1所述的方法，其中将所述经暴露单晶硅引入至溶液中包括比所述单晶硅的(110)或(111)平面更慢地蚀刻所述单晶硅的(100)平面。
13、一种半导体装置结构，其包括：
单晶硅，其包含方形底切特征；及
氮化物间隔物，其位于所述单晶硅衬底顶表面的至少一部分上且至少部分地延伸至所述方形底切特征中。
14、如权利要求13所述的半导体装置结构，其中所述单晶硅包括横向承架。
15、如权利要求13所述的半导体装置结构，其中所述单晶硅具有包括(100)硅的顶表面。
16、如权利要求13所述的半导体装置结构，其中所述方形底切特征包括至少一个底切沟槽，所述沟槽形成于所述单晶硅衬底中且包括与所述单晶硅衬底的一个表面大致垂直的第一沟槽壁及与所述单晶硅衬底的所述表面大致平行的第二沟槽壁。

Claims (17)

1、一种在单晶硅中产生方形底切的方法，所述方法包括：
沿<100>方向图案化其中具有至少一个沟槽的单晶硅；及
将所述单晶硅引入至包括氟化物组份、氧化剂及无机酸的溶液中。
2、如权利要求1所述的方法，其进一步包括将所述氟化物组份选择为氟化铵，其由氨及氢氟酸形成。
3、如权利要求1所述的方法，其进一步包括将所述单晶硅引入至所述处在约10℃至约90℃温度下的溶液中。
4、如权利要求1所述的方法，其进一步包括将所述单晶硅引入至包括氟化物组份、氧化剂及无机酸的溶液中，其中所述溶液具有约5.8至约9.8的pH。
5、如权利要求1所述的方法，其中图案化其中具有至少一个沟槽的单晶硅包括将所述单晶硅暴露至各向异性蚀刻剂以在其中形成至少一个沟槽。
6、如权利要求5所述的方法，其进一步包括从由四甲基氟化铵、氟化铵及氢氧化铵组成的群组中选择所述各向异性蚀刻剂。
7、如权利要求1所述的方法，其进一步包括从由氟化氢、氟化铵及四甲基氟化铵组成的群组中选择所述氟化物组份。
8、如权利要求1所述的方法，其进一步包括从由氢氟酸、磷酸、硫酸、硝酸、盐酸及碳酸组成的群组中选择所述无机酸。
9、如权利要求1所述的方法，其进一步包括从由过氧化氢、臭氧及全氟化铵组成的群组中选择所述氧化剂。
10、如权利要求1所述的方法，其中所述引入包括将所述单晶硅浸入以约4:2:3的体积比包括NH4F、H2O2及QEII的浴中。
11、如权利要求1所述的方法，其中所述引入包括将所述单晶硅浸入至包括约10w％-35w％ NH4F、约3w％-20w％ H2O2、约0.1w％-2w％ H3PO4或其它酸、及约43w％-86.9w％去离子水的浴中。
12、如权利要求1所述的方法，其中将所述单晶硅引入至溶液中包括比所述单晶硅的(110)或(111)平面更慢地蚀刻所述单晶硅的(100)平面。
13、一种包括单晶硅的半导体装置结构，所述单晶硅包括方形底切特征。
14、如权利要求13所述的半导体装置结构，其进一步包括位于所述单晶硅衬底顶表面至少一部分上且至少部分地延伸至所述方形底切特征中的氮化物间隔物。
15、如权利要求13所述的半导体装置结构，其中所述单晶硅包括横向承架。
16、如权利要求13所述的半导体装置结构，其中所述单晶硅具有包括(100)硅的顶表面。
17、如权利要求13所述的半导体装置结构，其中所述方形底切特征包括至少一个底切沟槽，所述沟槽形成于所述单晶硅衬底中且包括与所述单晶硅衬底的一个表面大致垂直的第一沟槽壁及与所述单晶硅衬底的所述表面大致平行的第二沟槽壁。
CNA200780020525XA 2006-06-02 2007-05-31 适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构 Pending CN101461040A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/445,718 2006-06-02
US11/445,718 US7628932B2 (en) 2006-06-02 2006-06-02 Wet etch suitable for creating square cuts in si

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410209104.3A Division CN103956321A (zh) 2006-06-02 2007-05-31 单晶硅蚀刻方法及所获得的半导体结构

Publications (1)

Publication Number Publication Date
CN101461040A true CN101461040A (zh) 2009-06-17

Family

ID=38663107

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA200780020525XA Pending CN101461040A (zh) 2006-06-02 2007-05-31 适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构
CN201410209104.3A Pending CN103956321A (zh) 2006-06-02 2007-05-31 单晶硅蚀刻方法及所获得的半导体结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410209104.3A Pending CN103956321A (zh) 2006-06-02 2007-05-31 单晶硅蚀刻方法及所获得的半导体结构

Country Status (7)

Country Link
US (4) US7628932B2 (zh)
EP (1) EP2030225A2 (zh)
JP (1) JP5278768B2 (zh)
KR (1) KR101072760B1 (zh)
CN (2) CN101461040A (zh)
TW (1) TWI356451B (zh)
WO (1) WO2007143072A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098265A (zh) * 2010-04-09 2013-05-08 奈克松有限公司 制造由硅或硅基材料构成的结构化粒子的方法及其在锂可充电电池中的用途
CN105274626A (zh) * 2015-10-10 2016-01-27 浙江晶科能源有限公司 一种用于优化黑硅表面结构的处理液及处理方法
CN106990461A (zh) * 2016-01-20 2017-07-28 上海新微技术研发中心有限公司 一种直角顶角硅阶梯光栅及其制造方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251095A (ja) * 2006-03-20 2007-09-27 Toshiba Corp 半導体製造方法
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US7816216B2 (en) 2007-07-09 2010-10-19 Micron Technology, Inc. Semiconductor device comprising transistor structures and methods for forming same
US8226840B2 (en) 2008-05-02 2012-07-24 Micron Technology, Inc. Methods of removing silicon dioxide
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
DE102008040597A1 (de) * 2008-07-22 2010-01-28 Robert Bosch Gmbh Mikromechanisches Bauelement mit Rückvolumen
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8329046B2 (en) * 2009-02-05 2012-12-11 Asia Union Electronic Chemical Corporation Methods for damage etch and texturing of silicon single crystal substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
TWI404136B (zh) * 2010-04-13 2013-08-01 Univ Nat Taipei Technology 製作底切蝕刻微結構的製程方法
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8512588B2 (en) * 2010-08-13 2013-08-20 Lawrence Livermore National Security, Llc Method of fabricating a scalable nanoporous membrane filter
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN103035709B (zh) * 2011-09-30 2015-11-25 中国科学院微电子研究所 一种半导体结构及其制造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
GB2497120A (en) * 2011-12-01 2013-06-05 Rec Wafer Norway As Production of mono-crystalline silicon
US9323010B2 (en) * 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8772902B2 (en) 2012-04-19 2014-07-08 International Business Machines Corporation Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration
WO2013166481A1 (en) * 2012-05-04 2013-11-07 Akrion Systems Llc Method for consistently texturizing silicon wafers during solar cell wet chemical processing
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9396984B2 (en) * 2012-09-05 2016-07-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of producing a microelectronic device in a monocrystalline semiconductor substrate with isolation trenches partially formed under an active region
US9437474B2 (en) * 2012-09-05 2016-09-06 Commissariat à l'énergie atomique et aux énergies alternative Method for fabricating microelectronic devices with isolation trenches partially formed under active regions
US9287178B2 (en) 2012-10-01 2016-03-15 Globalfoundries Inc. Multi-gate field effect transistor (FET) including isolated fin body
US9005458B2 (en) * 2013-02-26 2015-04-14 Micron Technology, Inc. Photonic device structure and method of manufacture
US9006066B2 (en) 2013-04-26 2015-04-14 Globalfoundries Inc. FinFET with active region shaped structures and channel separation
FR3009887B1 (fr) * 2013-08-20 2015-09-25 Commissariat Energie Atomique Procede ameliore de separation entre une zone active d'un substrat et sa face arriere ou une portion de sa face arriere
CN103730487B (zh) * 2013-12-16 2017-07-18 启东吉莱电子有限公司 一种提高正向耐压的可控硅台面结构及其制造工艺
TWI694770B (zh) 2014-09-15 2020-06-01 美商陶氏農業科學公司 包含吡啶羧酸除草劑之安全的除草組成物（二）
US10325779B2 (en) * 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
CN106531683B (zh) * 2016-12-29 2019-05-31 中国科学院微电子研究所 一种绝缘体上半导体材料衬底结构及其制备方法
DE102017217713B4 (de) 2017-10-05 2022-12-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung elektrischer Kontakte auf einer Solarzelle und Solarzelle
US11712766B2 (en) * 2020-05-28 2023-08-01 Toyota Motor Engineering And Manufacturing North America, Inc. Method of fabricating a microscale canopy wick structure having enhanced capillary pressure and permeability
EP3916760B1 (en) * 2020-05-28 2024-07-03 Imec VZW A method for producing an undercut in a 300 mm silicon-on-insulator platform
DE102021206956A1 (de) * 2021-07-02 2023-01-05 Q.ant GmbH Verfahren zum Bilden von freistehenden Mikrostrukturen an einem Diamant-Kristall und Diamant-Kristall
WO2023119230A1 (en) 2021-12-22 2023-06-29 L'oreal Coagulation pathway and nicotinamide-adenine dinucleotide pathway modulating compositions and methods of their use

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US4407058A (en) * 1981-05-22 1983-10-04 International Business Machines Corporation Method of making dense vertical FET's
US4891255A (en) * 1988-09-29 1990-01-02 The United States Of America As Represented By The United States Department Of Energy (110) Oriented silicon wafer latch accelerometer and process for forming the same
JPH0414868A (ja) 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
KR970000533B1 (ko) 1990-12-20 1997-01-13 후지쓰 가부시끼가이샤 Eprom 및 그 제조방법
US5427975A (en) * 1993-05-10 1995-06-27 Delco Electronics Corporation Method of micromachining an integrated sensor on the surface of a silicon wafer
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
US6465865B1 (en) * 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6211039B1 (en) * 1996-11-12 2001-04-03 Micron Technology, Inc. Silicon-on-insulator islands and method for their formation
JP3919921B2 (ja) 1997-09-26 2007-05-30 三菱電機株式会社 半導体装置
US6528837B2 (en) 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6066869A (en) 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6297531B2 (en) * 1998-01-05 2001-10-02 International Business Machines Corporation High performance, low power vertical integrated CMOS devices
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
US6104068A (en) * 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing
EP1063688A1 (en) * 1999-01-13 2000-12-27 Mitsubishi Denki Kabushiki Kaisha Method of producing silicon device
US7045468B2 (en) * 1999-04-09 2006-05-16 Intel Corporation Isolated junction structure and method of manufacture
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
US6426254B2 (en) * 1999-06-09 2002-07-30 Infineon Technologies Ag Method for expanding trenches by an anisotropic wet etch
US6290863B1 (en) * 1999-07-31 2001-09-18 Micron Technology, Inc. Method and apparatus for etch of a specific subarea of a semiconductor work object
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
JP2001173734A (ja) * 1999-12-15 2001-06-26 Honda Motor Co Ltd 車両用自動変速装置
US6737356B1 (en) * 2000-02-07 2004-05-18 Micron Technology, Inc. Method of fabricating a semiconductor work object
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6422969B1 (en) * 2000-08-14 2002-07-23 General Motors Corporation Powertrain with a six speed planetary transmission having three planetary gear sets
US6425841B1 (en) * 2000-08-28 2002-07-30 General Motors Corporation Multi-speed power transmission
WO2002023624A2 (en) * 2000-09-14 2002-03-21 Infineon Technologies North America Corp. Field effect transistor and method of fabrication
GB2369928A (en) * 2000-12-08 2002-06-12 Mitel Corp A method of aligning a mask to a specific crystal plane in a wafer
US6767614B1 (en) * 2000-12-19 2004-07-27 Wolfgang M. J. Hofmann Multiple-level actuators and clamping devices
TW499729B (en) * 2001-03-16 2002-08-21 Nanya Technology Corp Method of improving uniformity of oxide layer around trench sidewall and manufacture method of deep trench capacitor
JP4438247B2 (ja) * 2001-03-29 2010-03-24 アイシン・エィ・ダブリュ株式会社 車両用自動変速機
US6566273B2 (en) * 2001-06-27 2003-05-20 Infineon Technologies Ag Etch selectivity inversion for etching along crystallographic directions in silicon
US6825127B2 (en) * 2001-07-24 2004-11-30 Zarlink Semiconductor Inc. Micro-fluidic devices
US20030057438A1 (en) * 2001-09-24 2003-03-27 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing lateral epitaxial overgrowth
TWI291736B (en) * 2002-02-05 2007-12-21 Nanya Technology Corp Method for forming bottle-shaped trench in semiconductor substrate
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
US6623397B1 (en) * 2002-04-17 2003-09-23 General Motors Corporation Family of multi-speed transmission mechanisms with three non-continuously interconnected planetary gear sets
US6881622B2 (en) * 2002-05-30 2005-04-19 Taiwan Semiconductor Manufacturing Co., Ltd Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure
US6841825B2 (en) 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
KR100444068B1 (ko) * 2002-06-27 2004-08-12 현대자동차주식회사 차량용 6속 자동 변속기의 유압 제어 시스템
US6734063B2 (en) 2002-07-22 2004-05-11 Infineon Technologies Ag Non-volatile memory cell and fabrication method
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6774000B2 (en) * 2002-11-20 2004-08-10 International Business Machines Corporation Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures
US7045073B2 (en) * 2002-12-18 2006-05-16 Intel Corporation Pre-etch implantation damage for the removal of thin film layers
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
KR100745275B1 (ko) * 2003-04-21 2007-08-01 시옵티컬 인코포레이티드 전자 디바이스들을 갖는 실리콘-기반 광학 디바이스들의ｃｍｏｓ-호환형 집적
US6909147B2 (en) * 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6808994B1 (en) * 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
US6969648B2 (en) 2003-06-25 2005-11-29 International Business Machines Corporation Method for forming buried plate of trench capacitor
US7166539B2 (en) * 2003-07-22 2007-01-23 Micron Technology, Inc. Wet etching method of removing silicon from a substrate
KR100568858B1 (ko) * 2003-07-24 2006-04-10 삼성전자주식회사 수직 이중 채널을 갖는 ｓｏｉ 트랜지스터의 제조 방법 및그에 따른 구조
US6927104B2 (en) * 2003-09-15 2005-08-09 Chartered Semiconductor Manufacturing Ltd. Method of forming double-gated silicon-on-insulator (SOI) transistors with corner rounding
US6963114B2 (en) * 2003-12-29 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SOI MOSFET with multi-sided source/drain silicide
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
TWI248169B (en) * 2004-03-18 2006-01-21 Nanya Technology Corp A method for forming bottle trench and fabricating capacitor having the same
US7081397B2 (en) 2004-08-30 2006-07-25 International Business Machines Corporation Trench sidewall passivation for lateral RIE in a selective silicon-on-insulator process flow
US7466539B2 (en) * 2005-09-30 2008-12-16 Wisconsin Alumni Research Foundation Electrochemical double-layer capacitor using organosilicon electrolytes
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US7709341B2 (en) 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7625776B2 (en) 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US8299341B2 (en) 2009-05-13 2012-10-30 The California Institute Of Technology Fabrication of vertically aligned metallic nanopillars
JP2021011180A (ja) 2019-07-05 2021-02-04 ヤマハ発動機株式会社 船外機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098265A (zh) * 2010-04-09 2013-05-08 奈克松有限公司 制造由硅或硅基材料构成的结构化粒子的方法及其在锂可充电电池中的用途
CN103098265B (zh) * 2010-04-09 2016-01-20 奈克松有限公司 制造由硅或硅基材料构成的结构化粒子的方法及其在锂可充电电池中的用途
CN105274626A (zh) * 2015-10-10 2016-01-27 浙江晶科能源有限公司 一种用于优化黑硅表面结构的处理液及处理方法
CN106990461A (zh) * 2016-01-20 2017-07-28 上海新微技术研发中心有限公司 一种直角顶角硅阶梯光栅及其制造方法
CN106990461B (zh) * 2016-01-20 2020-05-15 安徽中科米微电子技术有限公司 一种直角顶角硅阶梯光栅及其制造方法

Also Published As

Publication number Publication date
US8294246B2 (en) 2012-10-23
TWI356451B (en) 2012-01-11
WO2007143072A3 (en) 2008-02-14
WO2007143072A2 (en) 2007-12-13
US7973388B2 (en) 2011-07-05
CN103956321A (zh) 2014-07-30
WO2007143072B1 (en) 2008-04-10
JP5278768B2 (ja) 2013-09-04
US20120322263A1 (en) 2012-12-20
KR20090015133A (ko) 2009-02-11
US7628932B2 (en) 2009-12-08
US8450214B2 (en) 2013-05-28
JP2009540539A (ja) 2009-11-19
EP2030225A2 (en) 2009-03-04
US20110260298A1 (en) 2011-10-27
KR101072760B1 (ko) 2011-10-11
US20070278183A1 (en) 2007-12-06
TW200809952A (en) 2008-02-16
US20100013061A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
CN101461040A (zh) 适用于在硅(si)中产生方形切口的湿式蚀刻及所获得的结构
US7709341B2 (en) Methods of shaping vertical single crystal silicon walls and resulting structures
US8592946B2 (en) Lithography for printing constant line width features
US7560359B2 (en) Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
US6391793B2 (en) Compositions for etching silicon with high selectivity to oxides and methods of using same
US6291353B1 (en) Lateral patterning
TWI286798B (en) Method of etching a dielectric material in the presence of polysilicon
US20090156009A1 (en) Method for manufacturing semiconductor device
US20090098702A1 (en) Method to Form CMOS Circuits Using Optimized Sidewalls
JP2008124399A (ja) 半導体装置の製造方法
CN106549029B (zh) 形成图像传感器器件中的多晶硅栅极结构的方法
CN108807278A (zh) 半导体器件与其制作方法
WO2024072563A1 (en) Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate
CN102194736B (zh) 半导体器件的制作方法
TW202429563A (zh) 在設於圖案化基板上的高深寬比特徵部內提供材料之均勻濕蝕刻的方法
JP2007042885A (ja) 半導体製造方法
JP2010109163A (ja) 半導体装置の製造方法および半導体洗浄用組成物
JP2011159911A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090617