CN101447782B - 低偏移量比较器及其偏移消除方法 - Google Patents

低偏移量比较器及其偏移消除方法 Download PDF

Info

Publication number
CN101447782B
CN101447782B CN2008100923247A CN200810092324A CN101447782B CN 101447782 B CN101447782 B CN 101447782B CN 2008100923247 A CN2008100923247 A CN 2008100923247A CN 200810092324 A CN200810092324 A CN 200810092324A CN 101447782 B CN101447782 B CN 101447782B
Authority
CN
China
Prior art keywords
offset storage
output
switch
input
output offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100923247A
Other languages
English (en)
Other versions
CN101447782A (zh
Inventor
黄志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101447782A publication Critical patent/CN101447782A/zh
Application granted granted Critical
Publication of CN101447782B publication Critical patent/CN101447782B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种低偏移量比较器及其偏移消除方法。该低偏移量比较器，包括前级放大器以及锁存器。前级放大器包括第一输出偏移存储级、串联形式的多个输入偏移存储级及第二输出偏移存储级。第一输出偏移存储级接收一输入电压。串联形式的多个输入偏移存储级连接在第一输出偏移存储级后。第二输出偏移存储级连接在多个输入偏移存储级之后。锁存器连接在前级放大器之后。其特征在于，串联形式的多个输入偏移存储级、第二输出偏移存储级及第一输出偏移存储级被设定为依序脱离一偏移消除模式，且当多个输入偏移存储级脱离偏移消除模式，这些输入偏移存储级在本身的输入偏移存储与一地电压分离前，打开(open)本身的单位增益反馈回路。

Description

低偏移量比较器及其偏移消除方法 
技术领域
本发明涉及一种低偏移量比较器及其偏移消除方法，且特别涉及一种更有效消除偏移电压且具有高电路操作速度的低偏移量比较器及其偏移消除方法。 
背景技术
在比较器中，少量的噪声都可能影响到电路运算结果，而因为元件不匹配的原因，比较器进行放大操作的时候会产生偏移电压，故必须要采用偏移消除(offset cancellation)的技术来进行补偿的操作。偏移消除的技术常用的有两种，分别是输入偏移存储(input offset storage，IOS)和输出偏移存储(outputoffset storage，OSS)。 
请参照图1，其绘示乃传统采用输入偏移存储技术的比较器的电路图。比较器100包括前级放大器110、锁存器120、输入偏移存储C1～C2及开关S1～S6。输入偏移存储C1～C2例如为电容。当比较器100在一偏移消除模式时，开关S1～S4被打开(on)，开关S5～S6被关掉(off)。输入偏移存储C1及C2的一端会耦接至一地电压，此时单一增益的反馈回路会建立在前级放大器110上，于是前级放大器110的输入偏移(input offset)会被存储于输入偏移存储C1及C2上。 
当比较器100在一追迹(tracking)模式时，开关S1～S4被关掉(off)，而开关S5～S6被打开(on)。此时前级放大器110将会放大输入电压Vin，而存储于输入偏移存储C1及C2上的输入偏移则会与比较器100所产生的偏移电压相抵消。然后，在一锁存模式，锁存器120被放大后的输入电压触发并据以输出一逻辑电平Vout。由于输入偏移存储C1及C2的值需够大以有效消除偏移，使得比较器100于电路实现上的面积需求变大，且其输入端的等效电容亦很大。 
请参照图2，其绘示乃传统采用输出偏移存储技术的比较器的电路图。比较器200包括前级放大器210、锁存器220、输出偏移存储C1～C2及开关 S1～S6。输出偏移存储C1～C2例如为电容。当比较器200在一偏移消除模式时，开关S1～S4被打开(on)，开关S5～S6则被关掉(off)，输出偏移存储C1及C2的一端将会耦接至地电压，前级放大器210的输入端亦耦接至地电压，此时前级放大器210的输出偏移(output offset)将会被存储于输出偏移存储C1及C2上。 
当比较器200在一追迹模式时，开关S1～S4被关掉(off)，而开关S5～S6被打开(on)，此时前级放大器210将放大输入电压Vin，而存储于输出偏移存储C1及C2上的输出偏移则会与比较器200产生的偏移电压相抵消。然后，在一锁存模式，锁存器220被放大后的输入电压触发并据以输出一逻辑电平Vout。由在比较器200所接收的输入电压Vin系采用直流耦合的形式馈入，故比较器200的输入范围较小。此外，前级放大器210的增益值A亦不能太大，若增益值A过大，将使得偏移电压经过放大后导致前级放大器210挂掉。 
发明内容
有鉴于此，本发明的目的就是在提供一种低偏移量比较器其及偏移消除方法，结合输入偏移存储技术和输出偏移存储技术，使得低偏移量比较器能更有效地消除偏移电压，并具有较高的电路操作速度。 
根据本发明的第一方面，提出一种低偏移量比较器，包括前级放大器以及锁存器。前级放大器包括第一输出偏移存储级、串联形式的多个输入偏移存储级及第二输出偏移存储级。第一输出偏移存储级接收一输入电压。串联形式的多个输入偏移存储级连接在第一输出偏移存储级后。第二输出偏移存储级连接在多个输入偏移存储级之后。锁存器连接在前级放大器之后。其特征在于，串联形式的多个输入偏移存储级、第二输出偏移存储级及第一输出偏移存储级被设定为依序脱离一偏移消除模式，且当多个输入偏移存储级脱离偏移消除模式，这些输入偏移存储级在本身的输入偏移存储与一地电压分离前，打开本身的单位增益反馈回路。其中，该第一输出偏移存储级包括：一第一轨对轨放大器，具有2个输入端及2个输出端；2个第一输出偏移存储，所述第一输出偏移存储的第一端分别耦接至该第一轨对轨放大器的所述输出端；2个第一输出偏移存储开关，所述第一输出偏移存储开关的第一端分别耦接至该地电压，所述第一输出偏移存储开关的第二端分别耦接至该第 一轨对轨放大器的所述输入端；以及2个第一开关，所述第一开关的第一端用以接收该输入电压，所述第一开关的第二端分别耦接至该第一轨对轨放大器的所述输入端。以及其中，该第二输出偏移存储级包括：一第二轨对轨放大器，具有2个输入端及2个输出端；2个第二输出偏移存储，所述第二输出偏移存储的第一端分别耦接至该第二轨对轨放大器的所述输出端，所述第二输出偏移存储的第二端分别耦接至该锁存器；2个第二输出偏移存储开关，所述第二输出偏移存储开关的第一端耦接至该地电压，所述第二输出偏移存储开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；2个第二开关，所述第二开关的第一端耦接至所述输入偏移存储级的最后一级，所述第二开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；以及2个第三开关，所述第三开关的第一端耦接至该地电压，所述第三开关的第二端耦接至该锁存器。 
根据本发明的第二方面，提出一种比较器的偏移消除方法。比较器包括一前级放大器，前级放大器包括一第一输出偏移存储级、一串联形式的多个输入偏移存储级及一第二输出偏移存储级，第一输出偏移存储级用以接收一输入电压。此方法包括，首先，设定串联形式的这些输入偏移存储级、第二输出偏移存储级及第一输出偏移存储级依序脱离一偏移消除模式。之后，当这些输入偏移存储级脱离偏移消除模式，这些输入偏移存储级于本身的输入偏移存储与一地电压分离前，打开本身的单位增益反馈回路。其中，该第一输出偏移存储级包括：一第一轨对轨放大器，具有2个输入端及2个输出端；2个第一输出偏移存储，所述第一输出偏移存储的第一端分别耦接至该第一轨对轨放大器的所述输出端；2个第一输出偏移存储开关，所述第一输出偏移存储开关的第一端分别耦接至该地电压，所述第一输出偏移存储开关的第二端分别耦接至该第一轨对轨放大器的所述输入端；以及2个第一开关，所述第一开关的第一端用以接收该输入电压，所述第一开关的第二端分别耦接至该第一轨对轨放大器的所述输入端。以及其中，该第二输出偏移存储级包括：一第二轨对轨放大器，具有2个输入端及2个输出端；2个第二输出偏移存储，所述第二输出偏移存储的第一端分别耦接至该第二轨对轨放大器的所述输出端，所述第二输出偏移存储的第二端分别耦接至该锁存器；2个第二输出偏移存储开关，所述第二输出偏移存储开关的第一端耦接至该地电压，所述第二输出偏移存储开关的第二端分别耦接至该第二轨对轨放大器的 所述输入端；2个第二开关，所述第二开关的第一端耦接至所述输入偏移存储级的最后一级，所述第二开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；以及2个第三开关，所述第三开关的第一端耦接至该地电压，所述第三开关的第二端耦接至该锁存器。 
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合所附附图，作详细说明如下： 
附图说明
图1绘示传统采用输入偏移存储技术的比较器的电路图。 
图2绘示传统采用输出偏移存储技术的比较器电路的电路图。 
图3绘示依照本发明优选实施例的低偏移量比较器的电路图。 
图4绘示依照本发明优选实施例的低偏移量比较器的时序图。 
【主要元件符号说明】 
100、200：比较器 
110、210、305：前级放大器 
120、220、340：锁存器 
300：偏移量比较器 
310：第一输出偏移存储级 
321～32N：输入偏移存储级 
330：第二输出偏移存储级 
3101：第一轨对轨放大器 
3211～32N1：放大器 
3301：第二轨对轨放大器 
Sf1～SfN、Sios1～SiosN、Soos1～Soos2：开关 
Co1～Co2：输入偏移存储 
具体实施方式
本发明提供一种低偏移量比较器，以一串联(cascade)的架构，结合输入偏移存储技术和输出偏移存储技术，使得低偏移量比较器能更有效地消除偏移电压，并具有较高的电路操作速度，可广泛地应用于各种比较器电路。 
请参照图3，其绘示乃依照本发明优选实施例的低偏移量比较器的电路 图。低偏移量比较器300包括前级放大器305以及锁存器340。前级放大器305包括第一输出偏移存储级310、串联形式的N个输入偏移存储级321～32N及第二输出偏移存储级330，其中，N为正整数。第一输出偏移存储级310用以接收一输入电压Vin。输入偏移存储级321～32N以一串联(cascade)的形式依序耦接并连接在第一输出偏移存储级310之后。其中，输入偏移存储级321耦接至第一输出偏移存储级310。 
第二输出偏移存储级330连接在输入偏移存储级321～32N之后。锁存器340连接在第二输出偏移存储级330之后。其中，在一偏移消除模式，首先，N个输入偏移存储级321～32N依序打开本身的单位增益反馈回路以存储各自的输入偏移于本身的输入偏移存储。然后，第二输出偏移存储级330及第一输出偏移存储级310依序存储各自的输出偏移于本身的输出偏移存储。 
然后，在一追迹模式，串联形式的输入偏移存储级321～32N、第二输出偏移存储级330及第一输出偏移存储级310依序脱离偏移消除模式，然后，前级放大器305放大输入电压Vin。在偏移消除模式所存储的输入偏移及输出偏移分别与低偏移量比较器300所产生的多个偏移电压相抵消。之后，在一锁存模式，锁存器340被前级放大器305所输出的放大后输入信号所触发(strobe)，并据以输出一逻辑电平Vout，此逻辑电平Vout为一可识别电压电平。 
第一输出偏移存储级310包括第一轨对轨(rail-to-rail)放大器3101、2个第一输出偏移存储Co1、2个第一输出偏移存储开关Soos1以及2个第一开关S1。第一轨对轨放大器3101具有2个输入端及2个输出端。第一输出偏移存储Co1，例如为电容，其第一端分别耦接至第一轨对轨放大器3101的输出端，第一输出偏移存储Co1的第二端分别耦接至输入偏移存储级321。第一输出偏移存储开关Soos1的第一端耦接至地电压，第二端分别耦接至第一轨对轨放大器3101的输入端。第一开关S1的第一端用以接收输入电压Vin，第二端分别耦接至第一轨对轨放大器3101的输入端。 
输入偏移存储级321～32N为相同电路架构，于此仅以输入偏移存储级321作说明。输入偏移存储级321包括放大器3211、2个输入偏移存储Ci1，2个反馈开关Sf1以及2个输入偏移存储开关Sios1。放大器3211具有2个输入端及2个输出端。输入偏移存储Ci1，例如为电容，其第二端分别耦接至放大器3211的输入端。反馈开关Sf1的第一端分别耦接至放大器3211的 输入端，第二端分别耦接至放大器3211的输出端。输入偏移存储开关Sios1的第一端耦接至地电压，第二端分别耦接至输入偏移存储Ci1的第一端。在输入偏移存储级321～32N中，输入偏移存储级321的输入偏移存储开关Sios1的第二端分别耦接至第一输出偏移存储级310。 
第二输出偏移存储级330包括第二轨对轨放大器3301、2个第二输出偏移存储Co2、2个第二输出偏移存储开关Soos2、2个第一开关S1以及2个第二开关S2。第二轨对轨放大器3301具有2个输入端及2个输出端。第二输出偏移存储Co2，例如为电容，其第一端分别耦接至第二轨对轨放大器3301的输出端，第二端分别耦接至锁存器340。 
第二输出偏移存储开关Soos2的第一端耦接至地电压，第二端分别耦接至第二轨对轨放大器3301的输入端。第一开关S1的第一端耦接至输入偏移存储级32N的放大器32N1的输出端，第二端分别耦接至第二轨对轨放大器3301的输入端。第二开关S2的第一端耦接至地电压，第二端分别耦接至锁存器340。 
请参照图4，其绘示乃依照本发明优选实施例的低偏移量比较器的时序图。其中，在一偏移消除模式，输入偏移存储级321～32N中的反馈开关Sf1～SfN及输入偏移存储开关Sios1～SiosN依序交互被打开(on)，其顺序如下：反馈开关Sf1->输入偏移存储开关Sios1->反馈开关Sf2->输入偏移存储开关Sios2->…->反馈开关SfN->输入偏移存储开关SiosN。亦即，输入偏移存储级321～32N依序打开本身的单位增益反馈回路以存储各自的输入偏移于本身的输入偏移存储Ci1～CiN。 
然后，第二输出偏移存储级330的第二输出偏移存储开关Soos2被打开。接着，第二输出偏移存储级330的第二开关S2被打开。于是第二输出偏移存储级330的输出偏移被存储于本身的输出偏移存储Co2。之后，第一输出偏移存储级310的第一输出偏移存储开关Soos1被打开。因此第一输出偏移存储级310的输出偏移被存储于本身的输出偏移存储Co1。在此偏移消除模式中，第一输出偏移存储级310及第二输出偏移存储级330的第一开关S1被关掉。 
在偏移消除模式，N个输入偏移存储电路321～32N依序将相对应的输入偏移存储于输入偏移存储Ci1～CiN，第二输出偏移存储级330及第一输出偏移存储级310亦依序将相对应的输出偏移存储于第一输出偏移存储Co1及第二输出偏移存储Co2。其中，两两相对应的偏移存储，例如为2个输入偏移 存储Ci1，其偏移存储值的大小可以相等，亦可以不相等，只要能存储相对应的输入偏移或输出偏移即可。 
然后，在一追迹模式，串联形式的输入偏移存储级321～32N、第二输出偏移存储级330及第一输出偏移存储级310依序脱离偏移消除模式。亦即，如图4所示，输入偏移存储级321～32N中的反馈开关Sf1～SfN及输入偏移存储开关Sios1～SiosN、第二输出偏移存储级330的第二输出偏移存储开关Soos2及第二开关S2以及第一输出偏移存储级310的第一输出偏移存储开关Soos1依序被关掉(off)。 
接着，第一输出偏移存储级310及第二输出偏移存储级330的第一开关S1被打开(on)。于是，前级放大器305放大输入电压Vin。此时，于偏移消除模式所被存储的输入偏移及输出偏移分别与低偏移量比较器300所产生的多个偏移电压相抵消。之后，在锁存模式，锁存器340被前级放大器305所输出的放大后输入信号所触发(strobe)，并根据前级放大器305输出端的电压电平以输出一逻辑电平Vout。 
本发明上述实施例所公开的低偏移量比较器实质上由多级放大器以一串联的架构形成，故具有极低的载子注入(charge injection)效应，且其输入端的等效电容较小，而串联的多级放大器亦使得低偏移量比较器具有较大的增益值，故低偏移量比较器能更有效地消除偏移电压。此外，由于，低偏移量比较器中的第一输出偏移存储级使用一第一轨对轨(rail-to-rail)放大器，故可以有较大的输入范围。而相较于相同增益值的传统比较器，本发明所揭露的低偏移量比较器，由于以一串联的架构，结合输入偏移存储技术和输出偏移存储技术，故具有较高的电路操作速度，可广泛地应用于各种比较器电路。 
本发明亦提供一种比较器的偏移消除方法。比较器包括前级放大器以及锁存器。前级放大器包括第一输出偏移存储级、串联形式的多个输入偏移存储级及第二输出偏移存储级。第一输出偏移存储级接收一输入电压。多个输入偏移存储级连接在第一输出偏移存储级之后，第二输出偏移存储级连接在多个输入偏移存储级之后。锁存器连接在第二输出偏移存储级之后。 
首先，设定串联形式的多个输入偏移存储级、第二输出偏移存储级及第一输出偏移存储级依序脱离一偏移消除模式。接着，当多个输入偏移存储级脱离偏移消除模式，多个输入偏移存储级在本身的输入偏移存储与一地电压分离前，依序打开本身的单位增益反馈回路。然后，在一追迹模式，前级放 大器放大输入电压。之后，在一锁存模式，锁存器被放大后输入信号所触发，并据以输出一逻辑电平。 
本发明所公开的比较器的偏移消除方法，其操作原理已详述于低偏移量比较器300中，故在此不再重述。 
综上所述，虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求书所界定者为准。 

Claims (15)

1.一种低偏移量比较器，包括：
一前级放大器，包括：
一第一输出偏移存储级，用以接收一输入电压；
一串联形式的多个输入偏移存储级，连接在该第一输出偏移存储级后；及
一第二输出偏移存储级，连接在所述输入偏移存储级之后；以及
一锁存器，连接在该前级放大器之后；
其特征在于，该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级被设定为依序脱离一偏移消除模式，且当所述输入偏移存储级脱离该偏移消除模式，所述输入偏移存储级于本身的输入偏移存储与一地电压分离前，打开本身的单位增益反馈回路，
其中，该第一输出偏移存储级包括：一第一轨对轨放大器，具有2个输入端及2个输出端；2个第一输出偏移存储，所述第一输出偏移存储的第一端分别耦接至该第一轨对轨放大器的所述输出端；2个第一输出偏移存储开关，所述第一输出偏移存储开关的第一端分别耦接至该地电压，所述第一输出偏移存储开关的第二端分别耦接至该第一轨对轨放大器的所述输入端；以及2个第一开关，所述第一开关的第一端用以接收该输入电压，所述第一开关的第二端分别耦接至该第一轨对轨放大器的所述输入端；以及
其中，该第二输出偏移存储级包括：一第二轨对轨放大器，具有2个输入端及2个输出端；2个第二输出偏移存储，所述第二输出偏移存储的第一端分别耦接至该第二轨对轨放大器的所述输出端，所述第二输出偏移存储的第二端分别耦接至该锁存器；2个第二输出偏移存储开关，所述第二输出偏移存储开关的第一端耦接至该地电压，所述第二输出偏移存储开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；2个第二开关，所述第二开关的第一端耦接至所述输入偏移存储级的最后一级，所述第二开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；以及2个第三开关，所述第三开关的第一端耦接至该地电压，所述第三开关的第二端耦接至该锁存器。
2.如权利要求1所述的低偏移量比较器，其中，在该偏移消除模式，所述输入偏移存储级存储各自的输入偏移在本身的输入偏移存储，然后第二输出偏移存储级及第一输出偏移存储级依序存储各自的输出偏移在本身的输出偏移存储。
3.如权利要求1所述的低偏移量比较器，其中，当该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离该偏移消除模式后，在一追迹模式，该前级放大器放大该输入电压。
4.如权利要求3所述的低偏移量比较器，其中，在一锁存模式，该锁存器被放大后的该输入电压触发并据以输出一逻辑电平。
5.如权利要求1所述的低偏移量比较器，其中，在该偏移消除模式，所述第一开关被关掉，所述第一输出偏移存储开关被打开。
6.如权利要求5所述的低偏移量比较器，其中，当该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离该偏移消除模式后，在一追迹模式，所述第一开关被打开，所述第一输出偏移存储开关被关掉。
7.如权利要求1所述的低偏移量比较器，其中，所述输入偏移存储级分别包括：
一放大器，具有2个输入端及2个输出端；
2个输入偏移存储，所述输入偏移存储的第二端分别耦接至该放大器的所述输入端；
2个反馈开关，所述反馈开关的第一端分别耦接至该放大器的所述输入端，所述反馈开关的第二端分别耦接至该放大器的所述输出端；以及
2个输入偏移存储开关，所述输入偏移存储开关的第一端耦接至该地电压，所述输入偏移存储开关的第二端分别耦接至所述输入偏移存储的第一端；
其中，在该偏移消除模式，所述输入偏移存储开关及所述反馈开关依序被打开。
8.如权利要求7所述的低偏移量比较器，其中，当该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离该偏移消除模式后，在一追迹模式，所述输入偏移存储开关及所述反馈开关被关掉。
9.如权利要求1所述的低偏移量比较器，其中，在该偏移消除模式，所述第二开关被关掉，所述第二输出偏移存储开关及所述第三开关被打开。
10.如权利要求9所述的低偏移量比较器，其中，当该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离该偏移消除模式后，在一追迹模式，所述第二开关被打开，所述第二输出偏移存储开关及所述第三开关被关掉。
11.一种比较器的偏移消除方法，该比较器包括一前级放大器，该前级放大器包括一第一输出偏移存储级、一串联形式的多个输入偏移存储级及一第二输出偏移存储级，该第一输出偏移存储级用以接收一输入电压，该方法包括：
设定该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离一偏移消除模式；以及
当所述输入偏移存储级脱离该偏移消除模式，所述输入偏移存储级在本身的输入偏移存储与一地电压分离前，打开本身的单位增益反馈回路，
其中，该第一输出偏移存储级包括：一第一轨对轨放大器，具有2个输入端及2个输出端；2个第一输出偏移存储，所述第一输出偏移存储的第一端分别耦接至该第一轨对轨放大器的所述输出端；2个第一输出偏移存储开关，所述第一输出偏移存储开关的第一端分别耦接至该地电压，所述第一输出偏移存储开关的第二端分别耦接至该第一轨对轨放大器的所述输入端；以及2个第一开关，所述第一开关的第一端用以接收该输入电压，所述第一开关的第二端分别耦接至该第一轨对轨放大器的所述输入端；以及
其中，该第二输出偏移存储级包括：一第二轨对轨放大器，具有2个输入端及2个输出端；2个第二输出偏移存储，所述第二输出偏移存储的第一端分别耦接至该第二轨对轨放大器的所述输出端，所述第二输出偏移存储的第二端分别耦接至该锁存器；2个第二输出偏移存储开关，所述第二输出偏移存储开关的第一端耦接至该地电压，所述第二输出偏移存储开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；2个第二开关，所述第二开关的第一端耦接至所述输入偏移存储级的最后一级，所述第二开关的第二端分别耦接至该第二轨对轨放大器的所述输入端；以及2个第三开关，所述第三开关的第一端耦接至该地电压，所述第三开关的第二端耦接至该锁存器。
12.如权利要求11所述的比较器的偏移消除方法，其中该串联形式的所述输入偏移存储级连接在该第一输出偏移存储级后，该第二输出偏移存储级连接在所述输入偏移存储级之后。
13.如权利要求11所述的比较器的偏移消除方法，其中，在该偏移消除模式，所述输入偏移存储级存储各自的输入偏移于本身的输入偏移存储，然后第二输出偏移存储级及第一输出偏移存储级依序存储各自的输出偏移于本身的输出偏移存储。
14.如权利要求11所述的比较器的偏移消除方法，其中，当该串联形式的所述输入偏移存储级、该第二输出偏移存储级及该第一输出偏移存储级依序脱离该偏移消除模式后，在一追迹模式，该前级放大器放大该输入电压。
15.如权利要求14所述的比较器的偏移消除方法，其中该比较器还包括一连接在该前级放大器之后的锁存器，且在一锁存模式，该锁存器被放大后的该输入电压触发并据以输出一逻辑电平。
CN2008100923247A 2007-11-27 2008-04-22 低偏移量比较器及其偏移消除方法 Expired - Fee Related CN101447782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/945,797 US20090134914A1 (en) 2007-11-27 2007-11-27 Low offset comparator and offset cancellation method thereof
US11/945,797 2007-11-27

Publications (2)

Publication Number Publication Date
CN101447782A CN101447782A (zh) 2009-06-03
CN101447782B true CN101447782B (zh) 2011-04-06

Family

ID=40669160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100923247A Expired - Fee Related CN101447782B (zh) 2007-11-27 2008-04-22 低偏移量比较器及其偏移消除方法

Country Status (3)

Country Link
US (1) US20090134914A1 (zh)
CN (1) CN101447782B (zh)
TW (1) TWI338444B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130002350A1 (en) * 2011-06-29 2013-01-03 Globalfoundries Inc. Differential Comparator
US9154119B2 (en) * 2012-02-17 2015-10-06 Power Integrations, Inc. Latching comparator
TWI521887B (zh) 2013-12-06 2016-02-11 碩頡科技股份有限公司 連續近似式類比數位轉換器
CN110995213B (zh) * 2019-11-27 2023-07-07 芯创智创新设计服务中心(宁波)有限公司 一种低失调高精度静态比较器
US11764759B2 (en) * 2020-04-23 2023-09-19 Silicon Laboratories Inc. Apparatus for offset cancellation in comparators and associated methods
US11742843B2 (en) * 2020-04-23 2023-08-29 Silicon Laboratories Inc. Apparatus for offset cancellation in comparators and associated methods
CN111884598B (zh) * 2020-07-22 2022-08-05 湖北大学 一种锁存器类放大器失调消除方法及失调消除电路
CN111899776B (zh) * 2020-08-03 2022-09-16 安徽大学 一种降低静态随机存储器中灵敏放大器失调电压的电路结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429697B1 (en) * 1999-10-05 2002-08-06 Analog Devices, Inc. Multi-stage, low-offset, fast-recovery, comparator system and method
US6445218B1 (en) * 2000-07-20 2002-09-03 Hyundai Electronics Industries Co., Ltd. Comparator with offset voltage
CN1716773A (zh) * 2004-07-02 2006-01-04 富士通株式会社 差分比较器、模数转换装置和成像装置
CN1921310A (zh) * 2005-06-02 2007-02-28 威盛电子股份有限公司 具有多增益级的比较器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2138234A1 (zh) * 1971-05-19 1972-09-22 Commissariat Energie Atomique
US5361042A (en) * 1993-06-18 1994-11-01 Digital Equipment Corporation Compensated offset voltage, low gain, high bandwidth, full swing, wide common mode range, CMOS differential voltage amplifier
JP2002232271A (ja) * 2001-02-01 2002-08-16 Fujitsu Ltd Ｄｃオフセットキャンセル回路、光−電気パルス変換回路、及びパルス整形回路
JP4524061B2 (ja) * 2002-03-26 2010-08-11 パナソニック株式会社 レファレンス電圧発生回路とそれを用いた電圧増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429697B1 (en) * 1999-10-05 2002-08-06 Analog Devices, Inc. Multi-stage, low-offset, fast-recovery, comparator system and method
US6445218B1 (en) * 2000-07-20 2002-09-03 Hyundai Electronics Industries Co., Ltd. Comparator with offset voltage
CN1716773A (zh) * 2004-07-02 2006-01-04 富士通株式会社 差分比较器、模数转换装置和成像装置
CN1921310A (zh) * 2005-06-02 2007-02-28 威盛电子股份有限公司 具有多增益级的比较器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1716773 A,全文.

Also Published As

Publication number Publication date
TWI338444B (en) 2011-03-01
TW200924379A (en) 2009-06-01
CN101447782A (zh) 2009-06-03
US20090134914A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
CN101447782B (zh) 低偏移量比较器及其偏移消除方法
CN100542043C (zh) 逐次逼近ad转换器
US8310313B2 (en) Highly efficient class-G amplifier and control method thereof
CN101584112B (zh) 具有多组固定和可变电压轨的多级放大器
CN101388651B (zh) 高速数字接口的接收器
CN102916656B (zh) 放大器电路与调制信号产生电路
CN101771386A (zh) 具有抗饱和失真电路的d类音频功率放大器
US8525593B2 (en) Circuit and method for amplifying a digital signal
WO2017185563A1 (zh) 一种 d 类音频功率放大器、芯片及其失真检测电路
CN106059513B (zh) 直流电流检测保护电路和应用其的d类放大器
CN101931369A (zh) 一种桥式输出电源电压自适应可变的音频功率放大器
EP2602932A1 (en) Power modulator, and method for controlling same
CN1937402A (zh) 扬声器保护电路
KR101765861B1 (ko) 무필터 아날로그 입력 클래스 ｄ 오디오 증폭기 클리핑을 위한 방법 및 장치
TWM365017U (en) D-class amplifier
CN103178850A (zh) 一种4bit相位量化模数转换器电路结构
CN102737595B (zh) 源极驱动器及其接收器
CN101764579B (zh) 一种增益可调的音频功放电路
CN103825568B (zh) 一种自动增益控制系统及其方法
KR100770747B1 (ko) 디지털 앰프 및 음성 재생 방법
CN101373954B (zh) 电压信号放大的方法及运算放大器
CN112782670A (zh) 一种适用于激光雷达模拟前端的小信号放大电路及芯片
CN101610070A (zh) 前置放大器及其中校准偏移电压的方法
CN201315565Y (zh) 一种功放电路及多媒体播放设备
CN218734313U (zh) 一种用于光通信的信号丢失检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20120422