具体实施方式
以下参照附图详细说明本发明的实施方式。图2是本发明的第一实施方式的电源电路2的电路图。电源电路2具有供电泵10和调节器30,使电源电压VDD为所需的升压电压(目标电压),并作为输出电压Vout提供到负载电路(未图示)。
供电泵10具有开关SW1~SW4、升压电容器C 1及平滑电容器C2。开关SW1~SW4由来自调节器30的控制信号S1~S4分别控制。通过开关SW1、SW2向升压电容器C1施加电源电压VDD而进行充电。通过开关SW3向被充电的升压电容器C1的低电位侧施加电源电压VDD,通过升压电容器C1的充电电压使电源电压VDD升压。通过开关SW4向平滑电容器C2施加升压电压而使升压电压平滑化,并且作为输出电压Vout提供到负载电路。另外,电源电路2是在半导体集成电路(即IC芯片)内与其他功能块一起构成,但升压电容器C1及平滑电容器C2是作为IC芯片的外部组件进行连接。
调节器30具有分频电路31、DUTY(占空比)变换电路32、分压电路33、比较电路34、选择信号生成电路35、选择器36及门电路37,通过对输出电压Vout进行负反馈并控制供电泵,而将输出电压Vout调节为目标电压。
分频电路31将来自未图示的振荡器的升压时钟CLK(占空比50%)分频为2倍周期的时钟(分频时钟)CLK1,并输出到选择信号生成电路35及门电路37。
DUTY变换电路32生成与升压时钟CLK周期相同但占空比不同的时钟CLK2、CLK3,并输出到选择器36。时钟CLK2、CLK3的占空比被设定为CLK2>CLK3。时钟CLK3用于接近无负载的轻负载时的供电泵10的开关控制,时钟CLK3的占空比被设定为能够以可以将输出电压Vout调节为目标电压的最小脉冲宽度(最小占空比)进行开关控制,详细情况在下文说明。此外,时钟CLK2用于中负载时的供电泵10的开关控制,时钟CLK2的占空比被设定为能够以小于占空比50%并大于最小占空比的预定的占空比进行开关控制。
分压电路33,通过电阻R1、R2、R3对来自供电泵10的输出电压Vout进行分压,将其分压电压Vd1、Vd2从分压点P1、P2输出到比较电路34。
比较电路34具备具有迟滞特性的比较器COM1、COM2,将分压电压Vd1、Vd2与基准电压Vref比较,并将比较结果CPS1、CPS2输出到选择信号生成电路35。比较器COM1向反转输入端施加分压电压Vd1,向非反转输入端施加基准电压Vref。比较器COM2向反转输入端施加分压电压Vd2,向非反转输入端施加基准电压Vref。比较器COM1、COM2在分压电压Vd1、Vd2比基准电压Vref低时输出“H”电平的逻辑比较结果CPS1、CPS2,在分压电压Vd1、Vd2比基准电压Vref高时输出“L”电平的逻辑比较结果CPS1、CPS2。分压电压Vd1、Vd2用下式表示。
Vd1=Vout×(R2+R3)/(R1+R2+R3)
Vd2=Vout×R3/(R1+R2+R3)
Vout上升时比较器COM1、COM2的检测电压V(COM1)、V(COM2)用下式表示。
V(COM1)=Vref×{1+R1/(R2+R3)}
V(COM2)=Vref×{1+(R 1+R2)/R3}
在此,检测电压V(COM2)被设定为输出电压Vout的升压目标电压。例如,设目标电压为5.5V时,如果Vref=2.75V,则设定为R1+R2=R3即可。此时如果设定为R1=R2,则检测电压V(COM1)=3.67V。即,V(COM2)=目标电压=5.5V>检测电压V(COM1)=3.67V。
选择信号生成电路35具有D型触发器(以下称为D触发器)FF1、FF2,根据比较结果CPS1、CPS2将选择信号SEL1、SEL2输出到选择器36。D触发器FF1、FF2在数据端子D输入比较结果CPS1、CPS2,在时钟端子CK输入时钟信号CLK1,在复位端子R输入复位信号RESET,从输出端子Q输出选择信号SEL1、SEL2。D触发器FF1、FF2在复位信号RESET的逻辑为“L”电平时被复位,输出端子Q的逻辑成为“L”电平。此外,D触发器FF1、FF2在复位信号RESET的逻辑为“H”电平时,与时钟CLK1的下降沿同步地读入数据端子D的逻辑、即比较结果CPS1、CPS2的逻辑,输出端子Q的逻辑成为其读入电平。
选择器36如图3所示,具有OR电路361、363和AND电路362,根据选择信号SEL1、SEL2选择“H”电平的逻辑及时钟CLK2、CLK3中的一个,并作为PWM信号输出到门电路37。选择信号SEL2和时钟CLK3被二输入到OR电路361,进行逻辑和(“或”)运算。OR电路361的输出与时钟CLK2被二输入到AND电路362,进行逻辑积(“与”)运算。AND电路362的输出与选择信号SEL1被二输入到OR电路363,进行逻辑和运算。OR电路363的输出被输出到门电路37。
(SEL1,SEL2)=(H,H)时,输出“H”电平的逻辑。
(SEL1,SEL2)=(L,H)时,输出CLK2。
(SEL1,SEL2)=(L,L)时,输出CLK3。
门电路37具有AND电路371、372和NOT电路373,对时钟CLK1和PMW信号进行逻辑处理,将控制信号S1~S4输出到供电泵10。AND电路371将时钟信号CLK1与PWM信号进行逻辑积运算,并作为控制信号S1输出。AND电路372将时钟信号CLK1经由NOT电路373与PWM信号进行逻辑积运算,并作为控制信号S4输出。此外,时钟信号CLK1直接作为控制信号S2输出,并且经由NOT电路373作为控制信号S3输出。
参照图4说明上述结构的电源电路2的动作。在电源电路2的动作状态(时刻t1~t4)中,向电源电路2提供电源电压VDD、基准电压Vref及复位信号RESET(未图示),并且如图4(c)所示以周期T1提供升压时钟CLK,如图4(b)所示从电源电路2向负载电路提供输出电压Vout。
输出电压Vout通过分压电路33分压,并作为分压电压Vd1、Vd2从分压电路33输出到比较电路34。在比较电路34中,通过比较器COM1、COM2将分压电压Vd1、Vd2与基准电压Vref比较,并作为后述的与输出电压Vout的值对应的比较结果CPS1、CPS2如图4(g)、(i)所示输出。比较器COM1、COM2的检测电压V(COM1)、V(COM2)因比较器COM1、COM2的迟滞特性,而如图4(b)所示存在点线所示的上限和短划线所示的下限的迟滞宽度。因此,检测电压V(COM1)、V(COM2)在输出电压Vout上升时通过点线所示的上限检测,在输出电压Vout下降时通过短划线所示的下限检测。
升压时钟CLK被输入到分频电路并进行二分频,并如图4(d)所示从分频电路31作为周期2T1的时钟CLK1输出。此外,升压时钟CLK被输入到DUTY变换电路32,变换占空比,并如图4(e)、(f)所示从DUTY变换电路32作为时钟CLK2、CLK3输出。
来自分频电路31的时钟CLK1被输入到门电路37。在门电路37中,时钟CLK1如图4(m)所示直接作为控制信号S2输出,并且如图4(n)所示经由NOT电路373将时钟CLK1反转后的时钟CLK1B作为控制信号S3输出。此外,时钟CLK1在AND电路371中、以及经由NOT电路373在AND电路372中,与后述的与输出电压Vout的值对应的PWM信号一起被二输入,并进行逻辑积运算。AND电路371、372的输出分别如图4(l)、(o)所示作为控制信号S1、S4输出。
此外,来自分频电路31的时钟CLK1也被输入到选择信号生成电路35中。在选择信号生成电路35中,时钟CLK1被输入到D触发器FF1、FF2的时钟端子CK中。在D触发器FF1、FF2中,与时钟CLK1的下降沿同步地,读入数据端子D的逻辑、即后述的与输出电压Vout的值对应的CPS1、CPS2的逻辑,输出端子Q的逻辑成为其读入电平,并如图4(h)、(j)所示作为选择信号SEL1、SEL2输出。另外,D触发器FF1、FF2在时刻t1以前的电源电路2开始动作时,通过复位信号RESET的“L”电平的逻辑而被复位,之后固定为“H”电平的逻辑(未图示)。
来自DUTY变换电路32的时钟CLK2、CLK3被输入到选择器36。在选择器36中,根据后述的与输出电压Vout的值对应的选择信号SEL1、SEL2,选择时钟CLK2、CLK3中的某一个或“H”电平的逻辑,并如图4(k)所示作为PWM信号输出。
来自门电路37的控制信号S1~S4被输入到供电泵10。在供电泵10中,控制信号S1通过“H”电平的逻辑而接通控制开关SW1,控制信号S2通过“H”电平的逻辑而接通控制开关SW2,控制信号S3通过“H”电平的逻辑而接通控制开关SW3,控制信号S4通过“H”电平的逻辑而接通控制开关SW4。在开关SW1、SW2接通、开关SW3、SW4断开时,升压电容器C1由电源电压VDD充电。在开关SW1、SW2断开、开关SW3、SW4接通时,电源电压VDD通过升压电容器C1的充电电压而升压,升压电压通过平滑电容器C2而平滑化,并从供电泵10输出。
以下,对于生成与输出电压Vout的值对应的控制信号S1、S4的动作,按照负载电路的负载电平、即负载电流I0的电平划分并进行说明。如图4(a)所示,以负载电平随时间变为轻负载→中负载→重负载的情况为例进行说明。
(1)轻负载状态:负载电流I0=小(时刻t1~t2)
在时刻t1~t2中,输出电压Vout如图4(b)所示,为比较器COM2的检测电压V(COM2)的下限以上(Vref≤Vd2),比较结果CPS1、CPS2如图4(g)、(i)所示为“L”电平的逻辑。因此选择信号SEL1、SEL2如图4(h)、(j)所示仍为“L”电平的逻辑。其结果,作为PWM信号,如图4(k)所示选择时钟CLK3。从而如图4(1)所示,控制信号S 1将时钟CLK3和时钟CLK1进行逻辑积运算,成为上升沿及周期与时钟CLK1相同、且占空比为时钟CLK3的一半的信号。此外如图4(o)所示,控制信号S4将时钟CLK3和时钟CLK1B进行逻辑积运算,成为上升沿及周期与时钟CLK1B相同、且占空比为时钟CLK3的一半的信号。
(2)中负载:负载电流I0=中(时刻t2~t3)
在变为时刻t21时,如图4(b)所示,输出电压Vout为比较器COM1的检测电压V(COM1)的下限以上(Vref≤Vd1),且低于比较器COM2的检测电压V(COM2)的下限(Vref>Vd2)。此时如图4(i)所示,比较结果CPS2成为“H”电平的逻辑。比较结果CPS1如图4(g)所示,仍为“L”电平的逻辑。在时刻t21~t3中,输出电压Vout为比较器COM1的检测电压V(COM1)的下限以上(Vref≤Vd1),且低于比较器COM2的检测电压V(COM2)的上限(Vref>Vd2)。此时如图4(g)所示比较结果CPS1仍为“L”电平的逻辑。如图4(i)所示比较结果CPS2仍为“H”电平的逻辑。因此如图4(j)所示,选择信号SEL2在时刻t22与时钟CLK1的下降沿同步地变为“H”电平的逻辑,且在时刻t22~t3中持续为“H”电平的逻辑。如图4(h)所示,选择信号SEL1在时刻t22~t3中仍为“L”电平的逻辑。其结果,在时刻t22~t3中,如图4(k)所示作为PWM信号选择时钟CLK2。从而如图4(l)所示,控制信号S1将时钟CLK2和时钟CLK1进行逻辑积运算,成为上升沿及周期与时钟CLK1相同、且占空比为时钟CLK2的一半的信号。此外如图4(o)所示,控制信号S4将时钟CLK2和时钟CLK1B进行逻辑积运算,成为上升沿及周期与时钟CLK1B相同、且占空比为时钟CLK2的一半的信号。
(3)重负载:负载电流I0=大(时刻t3~t4)
在变为时刻t31时,如图4(b)所示,输出电压Vout低于比较器COM1的检测电压V(COM1)的下限(Vref>Vd1)。此时如图4(g)所示比较结果CPS1成为“H”电平的逻辑。如图4(i)所示比较结果CPS2仍为“H”电平的逻辑。在时刻t31~t4中,输出电压Vout低于比较器COM1的检测电压V(COM1)的上限(Vref>Vd1)。此时如图4(g)、(i)所示,比较结果CPS1、CPS2仍为“H”电平的逻辑。因此如图4(h)所示,选择信号SEL1在时刻t32与时钟CLK1的下降沿同步地变为“H”电平的逻辑,且在时刻t32~t4中持续为“H”电平的逻辑。如图4(j)所示,选择信号SEL2在时刻t32~t4中仍为“H”电平的逻辑。其结果,在时刻t32~t4中,如图4(k)所示作为PWM信号选择“H”电平的逻辑。从而如图4(l)所示,时钟CLK1成为控制信号S1。此外如图4(o)所示,时钟CLK1B成为控制信号S4。
如上所述,电源电路2通过使供电泵10的开关控制对应于三种负载状态而为三种占空比的方式进行PWM控制。在升压时钟的2倍周期中,为重负载时,是50%的占空比;为接近无负载的轻负载时,是最小占空比;为中负载时,是小于50%且大于最小占空比的预定的占空比。因此不会进行频率不定的高频下的开关控制,不会产生噪声。
图5是本发明的第二实施方式的电源电路3的电路图。对与图2相同的构成要素标以相同的标记并省略其说明。电源电路3是在图2的电源电路2中将调节器30置换为调节器40。在调节器40中,进一步追加一个比较器以可以在比较器COM1的检测电压和比较器COM2的检测电压之间检测输出电压Vout,以两种占空比进行比较器COM1的检测电压和比较器COM2的检测电压之间的PWM控制。
调节器40是在图2的调节器30中,将DUTY变换电路32、分压电路33、比较电路34、选择信号生成电路35及选择器36,置换为DUTY变换电路42、分压电路43、比较电路44、选择信号生成电路45及选择器46。
DUTY变换电路42是在图2的DUTY变换电路32中将时钟CLK2的输出,置换为与升压时钟CLK周期相同但占空比不同的时钟CLK21、CLK22的输出。时钟CLK21、CLK22的占空比被设定为CLK21>CLK22。时钟CLK21、CLK22与时钟CLK2同样地,用于中负载时的供电泵10的开关控制,时钟CLK21、CLK22的占空比被设定为能够以小于占空比50%并大于最小占空比的预定的占空比进行开关控制。
分压电路43是在图2的分压电路33中将电阻R2分割为电阻R21、R22,从电阻R21、R22的分压点P12输出分压电压Vd12。
比较电路44是在图2的比较电路34中进一步追加具有迟滞特性的比较器COM12,将分压点P12的分压电压Vd12与基准电压Vref比较。其比较结果CPS12被输出到选择信号生成电路45。比较器COM12向反转输入端施加分压电压Vd12,向非反转输入端施加基准电压Vref。比较器COM12在分压电压Vd12比基准电压Vref低时输出“H”电平的逻辑比较结果CPS12,在分压电压Vd12比基准电压Vref高时输出“L”电平的逻辑比较结果CPS12。分压电压Vd12用下式表示。
Vd12=Vout×(R22+R3)/(R1+R21+R22+R3)
Vout上升时比较器COM12的检测电压V(COM12)用下式表示。
V(COM12)=Vref×{1+(R1+R21)/(R22+R3)}
在此,例如设定为R21=R22,则检测电压V(COM12)=4.4V。即,V(COM2)=目标电压=5.5V>V(COM12)=4.4V>V(COM1)=3.67V。
选择信号生成电路45是在图2的选择信号生成电路35中进一步追加D触发器FF12,根据比较结果CPS12将选择信号SEL12输出到选择器46。D触发器FF12在数据端子D输入比较结果CPS12,在时钟端子CK输入时钟信号CLK1,在复位端子R输入复位信号RESET,从输出端子Q输出选择信号SEL12。D触发器FF12与D触发器FF1、FF2同样地进行动作。
选择器46如图6所示,在图3的选择器36中,将AND电路363置换为三输入的AND电路462,并进一步追加OR电路464。根据选择信号生成电路45的选择信号SEL1、SEL12、SEL2,选择逻辑的“H”电平及时钟CLK21、CLK22、CLK3中的一个,并作为PWM信号输出到门电路37。选择信号SEL12和时钟CLK22被二输入到OR电路464,进行逻辑和运算。OR电路361、464的输出与时钟CLK21被三输入到AND电路462,进行逻辑积运算。AND电路462的输出与选择信号SEL1被二输入到OR电路363,进行逻辑和运算。
(SEL1,SEL12,SEL2)=(H,H,H)时,输出“H”电平的逻辑。
(SEL1,SEL12,SEL2)=(L,H,H)时,输出CLK21。
(SEL1,SEL12,SEL2)=(L,L,H)时,输出CLK22。
(SEL1,SEL12,SEL2)=(L,L,L)时,输出CLK3。
参照图7说明上述结构的电源电路3的动作。在电源电路3的动作状态(时刻t1~t5)中,关于与电源电路2相同结构的电路的动作,与电源电路2的动作相同,仅对不同的动作进行说明。
将分压电压Vd12从分压电路43的分压点P12输出到比较电路44。在比较电路44中,通过比较器COM12将分压电压Vd12与基准电压Vref比较,并作为后述的与输出电压Vout的值对应的比较结果CPS12如图7(gi)所示输出。
比较器COM12的检测电压V(COM12)因比较器COM12的迟滞特性,而如图7(b)所示存在点线所示的上限和短划线所示的下限的迟滞宽度,在输出电压Vout上升时通过点线所示的上限检测,在输出电压Vout下降时通过短划线所示的下限检测。
如图7(e1)、(e2)所示从DUTY变换电路42作为时钟CLK21、CLK22输出。
在选择信号生成电路45中,时钟CLK1被输入到D触发器FF12的时钟端子CK中。在D触发器FF12中,与时钟CLK1的下降沿同步地,读入数据端子D的逻辑、即后述的与输出电压Vout的值对应的CPS12的逻辑,输出端子Q的逻辑成为其读入电平,并如图7(hj)所示作为选择信号SEL12输出。另外,复位信号RESET下的动作与D触发器FF1、FF2相同。
来自DUTY变换电路42的时钟CLK21、CLK22被输入到选择器46。在选择器46中,根据后述的与输出电压Vout的值对应的选择信号SEL1、SEL12、SEL2,选择时钟CLK21、CLK22、CLK3中的某一个或“H”电平的逻辑,并如图7(k)所示作为PWM信号输出。
以下,对于生成与输出电压Vout的值对应的控制信号S1、S4的动作,按照负载电路的负载电平、即负载电流I0的电平划分并进行说明。如图7(a)所示,以负载电平随时间变为轻负载→中负载→重负载的情况为例进行说明。
(1)轻负载状态:负载电流I0=小(时刻t1~t2)
在时刻t1~t2中,输出电压Vout如图7(b)所示,为比较器COM2的检测电压V(COM2)的下限以上(Vref≤Vd2),比较结果CPSl、CPSl2、CPS2如图7(g)、(gi)、(i)所示为“L”电平的逻辑。因此选择信号SELl、SELl2、SEL2如图7(h)、(hj)、(j)所示仍为“L”电平的逻辑。其结果,作为PWM信号,如图7(k)所示选择时钟CLK3。从而如图7(l)、(o)所示,控制信号S1、S4为与电源电路2相同的占空比的信号。
(2)中小负载:负载电流I0=中小(时刻t2~t3)
在变为时刻t21时,如图7(b)所示,输出电压Vout为比较器COMl 2的检测电压V(COMl2)的下限以上(Vref≤Vdl2),且低于比较器COM2的检测电压V(COM2)的下限(Vref>Vd2)。此时如图7(i)所示,比较结果CPS2成为“H”电平的逻辑。比较结果CPSl、CPSl2如图7(g)、(gi)所示,仍为“L”电平的逻辑。在时刻t21~t3中,输出电压Vout为比较器COMl2的检测电压V(COMl2)的下限以上(Vref≤Vdl2),且低于比较器COM2的检测电压V(COM2)的上限(Vref>Vd2)。此时如图7(g)、(gi)所示比较结果CPSl、CPS 12仍为“L”电平的逻辑。如图7(i)所示比较结果CPS2仍为“H”电平的逻辑。因此如图7(j)所示,选择信号SEL2在时刻t22与时钟CLKl的下降沿同步地变为“H”电平的逻辑,且在时刻t22~t3中持续为“H”电平的逻辑。如图7(h)、(hj)所示,选择信号SELl、SELl2在时刻t22~t3中仍为“L”电平的逻辑。其结果,在时刻t22~t3中,如图7(k)所示作为PWM信号选择时钟CLK22。从而控制信号S1、S4成为图7(l)、(o)所示的占空比的信号。
(3)中大负载:负载电流I0=中大(时刻t3~t4)
在变为时刻t31时,如图7(b)所示,输出电压Vout为比较器COMl的检测电压V(COMl)的下限以上(Vref≤Vdl),且低于比较器COMl2的检测电压V(COM2)的下限(Vref>Vdl2)。此时如图7(gi)所示,比较结果CPSl2成为“H”电平的逻辑。比较结果CPSl如图7(g)所示,仍为“L”电平的逻辑。比较结果CPS2如图7(i)所示,仍为“H”电平的逻辑。在时刻t31~t4中,输出电压Vout为比较器COMl的检测电压V(COMl)的下限以上(Vref≤Vdl),且低于比较器COMl2的检测电压V(COM12)的上限(Vref>Vd12)。此时如图7(g)所示比较结果CPS1仍为“L”电平的逻辑。如图7(i)所示比较结果CPS2仍为“H”电平的逻辑。因此如图7(hj)所示,选择信号SEL12在时刻t32与时钟CLK1的下降沿同步地变为“H”电平的逻辑,且在时刻t32~t4中持续为“H”电平的逻辑。如图7(h)所示,选择信号SEL1在时刻t32~t4中仍为“L”电平的逻辑。如图7(hj)所示,选择信号SEL12在时刻t32~t4中仍为“H”电平的逻辑。其结果,在时刻t32~t4中,如图7(k)所示作为PWM信号选择时钟CLK22。从而控制信号S1、S4成为图7(l)、(o)所示的占空比的信号。
(4)重负载:负载电流I0=大(时刻t4~t5)
在变为时刻t41时,如图7(b)所示,输出电压Vout低于比较器COM1的检测电压V(COM1)的下限(Vref>Vd1)。此时如图7(g)所示比较结果CPS1成为“H”电平的逻辑。如图7(i)、(gi)所示比较结果CPS2、CPS12仍为“H”电平的逻辑。在时刻t41~t5中,输出电压Vout低于比较器COM1的检测电压V(COM1)的上限(Vref>Vd1)。此时如图7(i)、(gi)所示,比较结果CPS2、CPS12仍为“H”电平的逻辑。因此如图7(h)所示,选择信号SEL1在时刻t42与时钟CLK1的下降沿同步地变为“H”电平的逻辑,且在时刻t42~t5中持续为“H”电平的逻辑。如图7(h)、(hj)所示,选择信号SEL2、SEL12在时刻t42~t5中仍为“H”电平的逻辑。其结果,在时刻t42~t5中,如图7(k)所示作为PWM信号选择“H”电平的逻辑。从而如图7(l)所示,时钟CLK1成为控制信号S1。此外如图7(o)所示,时钟CLK1B成为控制信号S4。
如上所述,电源电路3通过两种占空比进行比较器COM1的检测电压和比较器COM2的检测电压之间的PWM控制。从而,除了电源电路2的效果之外,与电源电路2的情况相比可以将输出电压Vout的波动抑制得较低。
另外,在上述第一及第二实施方式中,以将电压值不同的多个分压电压与单一的基准电压比较的结构为例进行了说明,但也可以是将单一的分压电压与多个基准电压比较的结构。此外,在第二实施方式中,以通过两种占空比进行比较器COM1的检测电压和比较器COM2的检测电压之间的PWM控制的情况为例进行了说明,但也可以通过三种以上的占空比进行。