CN101335526B - 数模转换器 - Google Patents

数模转换器 Download PDF

Info

Publication number
CN101335526B
CN101335526B CN 200810126253 CN200810126253A CN101335526B CN 101335526 B CN101335526 B CN 101335526B CN 200810126253 CN200810126253 CN 200810126253 CN 200810126253 A CN200810126253 A CN 200810126253A CN 101335526 B CN101335526 B CN 101335526B
Authority
CN
China
Prior art keywords
output
modulator
δ
pwm
filter
Prior art date
Application number
CN 200810126253
Other languages
English (en)
Other versions
CN101335526A (zh
Inventor
约翰·劳伦斯·梅兰松
Original Assignee
塞瑞斯逻辑公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/306,598 priority Critical
Priority to US10/306,598 priority patent/US6727832B1/en
Application filed by 塞瑞斯逻辑公司 filed Critical 塞瑞斯逻辑公司
Priority to CN200380104430.82003.11.04 priority
Priority to CN200380104430.8 priority
Publication of CN101335526A publication Critical patent/CN101335526A/zh
Application granted granted Critical
Publication of CN101335526B publication Critical patent/CN101335526B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37Compensation or reduction of delay or phase error
    • H03M3/372Jitter reduction
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/506Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator

Abstract

本发明提供了一种数模转换器,包括:噪声整形调制器,用于调制输入数字数据流;多个输出元件,用于从来自所述调制器的调制输出流生成多个中间数据流;输出加法器,用于对所述中间数据流求和以产生输出模拟流;其中,所述噪声整形调制器使所述输出元件的边沿跳变率平衡,使得两个被选元件的边沿跳变率近似相等。

Description

数模转换器

[0001] 本申请是申请日为2003年11月4日、申请号为200380104430. 8、发明名称为“具 有数字滤波脉宽调制输出级的数据转换器及其方法和系统”的专利申请的分案申请,其全 部内容结合于此作为参考。

技术领域

[0002] 本发明总的来说涉及Δ_δ数据转换器,具体来说,本发明涉及具有数字滤波脉 宽调制输出级的数据转换器及其方法和系统。

背景技术

[0003] Δ-δ调制器在数模转换器和模数转换器(DAC和ADC)中特别有用。利用过采样 技术,Δ-δ调制器可将量化噪声功率分散到过采样频带上,该频带通常比输入信号带宽大 很多。此外,Δ-δ调制器通过表现为输入信号的低通滤波器和噪声的高通滤波器来进行 噪声整形;从而将大部分量化噪声功率移出信号带。

[0004] 典型的Δ-δ调制器包括对输入信号与负反馈求和的加法器、环路滤波器、量化 器、及连接量化器的输出和加法器的反相输入的反馈环。在一阶调制器中,环路滤波器包括 一个积分器或其他滤波器级,而高阶调制器中的环路滤波器具有相应数量的滤波器级的级 联。高阶调制器相对低阶调制器改善了量化噪声传输特性,但随着级的增加,稳定性成为更 关键的设计要素。量化器可以是一位或多位量化器。

[0005] 在DAC应用(例如低频带外噪声DAC)中,连续时间输出级(例如电流加法器)将 量化的调制器输出转换为相对平滑的模拟信号,它相对离散时间输出级(例如,开关电容 输出级)具有许多优点。例如,在调制器输出被量化为多个等级(例如,由8位或更多位表 示的64级或更多级)的DAC系统中,连续时间输出级相对容易设计和构造。此外,以多个 量化等级操作的连续时间输出级相对不受波动及远频带外能量的采样问题的影响。这些优 点使得连续时间输出级成为集成到大型数字芯片中的最好选择。对于更小的数据转换器和 编码解码器(Codec)来说,避免高频能量的采样可简化时钟管理方案。

[0006] 尽管有这些优点,连续时间输出级也有显著的缺点,例如对符号间干扰的易感性。 (在这种情况下的符号间干扰或ISI通常由来自连续时间元件或来自模拟存储器的输出信 号的前沿或后沿中的不对称引起,其中每个符号取决于前一个符号。)即使大量的连续时 间转换元件均可利用大量量化等级对数据采样进行操作,但ISI仍然可能支配连续时间数 据转换器的输出模拟流中的噪声和失真成分。虽然可用归零(RTZ)技术使ISI最小化,但 RZT技术通常导致电路对于控制时钟的特性的灵敏度增加。

[0007] 因此,需要一种经过改良的电路和方法,使得连续时间输出级能够应用在例如DAC 的应用中,同时使ISI最小化,并减小时钟特性对电路性能的影响。

发明内容

[0008] 根据一个具体实施方式,公开了一种数模转换器,包括:噪声整形调制器,用于调

3制输入数字数据流;多个输出元件,用于由来自调制器的调制输出流生成多个中间数据流; 以及输出加法器,用于对中间数据流求和以生成输出模拟流。噪声整形调制器使输出元件 的边沿跳变率平衡,以使两个选定元件的边沿跳变率近似相等。通过使元件的边沿跳变率 平衡,ISI的影响被大大消除。

[0009] 本发明原理的应用提供了数字数据转换器的设计和构造,尤其是DAC,其采用了对 ISI和时钟变化具有最小易感性的连续时间输出元件。通常,占空比调制器接收数字输入 流,并产生经过占空比调制、脉宽调制(PWM)的编码数据流。有限脉冲响应(FIR)滤波器从 占空比调制流中除去PWM率的基频和谐波。通过将FIR滤波器的级与多个数模转换元件分 接,可通过连续时间方式或离散时间方式生成模拟输出信号,并减少由于ISI抖动引起的 失真。在一个具体的实施方式中,多个脉宽调制器级按时间交织,从而产生多个时间重叠的 PWM编码数据流。这些重叠的PWM编码数据流驱动具有匹配的使用率和跳变率的多个转换 元件。在交织的PWM级前面具有多个衰减频带的Δ-δ调制器可使噪声衰减,否则噪声将 由于模拟级间的不匹配而被解调。在各个交织PWM级后面连接的FIR滤波器可去除由PWM 过程引起的频带外能量。

附图说明

[0010] 为了更完整地理解本发明及其优点,下面将参考以下结合附图进行的描述,在附 图中:

[0011] 图IA是包括采用了根据本发明原理的、具有多个衰减频带和交织脉宽调制器的 Δ-δ调制器的数模转换器的典型数字音频系统的高级框图;

[0012] 图IB是适合在如图IA所示的典型模拟入数字出HR块中使用的典型数字入模拟 出有限脉冲响应(FIR)滤波器的更详细的框图;

[0013] 图2Α是具有4个噪声衰减频带的典型Δ-δ调制器的噪声传递函数(NTF)的增 益-频率曲线图,其适合在采用4个交织脉宽调制器的图1所示的数据转换器的精选实施 方式中使用;

[0014] 图2Β是具有对应于图2Α所示的噪声衰减频带的多个NTF噪声衰减频带的Δ - δ 调制器的极点和零点的ζ平面图;

[0015] 图2C〜图2Ε是适合于产生图2Β所示的极点-零点布局的典型前反馈Δ-δ调 制器的框图;

[0016] 图3是示出用于典型4个交织脉宽调制器的如图1所示的Δ-δ调制器和脉宽调 制器的典型操作的信号时序的时序图;

[0017] 图4是用于典型4次交织PWM和相关有限脉冲响应输出滤波器的响应的如图1所 示的脉宽调制器中选出的一个的输出的增益-频率的曲线图;以及

[0018] 图5是采用根据本发明原理的交织噪声整形器和相应数字输出滤波器的典型数 模转换器的高级操作框图。

具体实施方式

[0019] 本发明的原理及其优点可通过参考附图1〜5中描述的实施方式更好地理解,附 图中同样的标记指示同样的部件。[0020] 图IA是适合于说明本发明的原理的典型数模转换器系统100的高级功能框图。为 了进行论述,所描述的音频应用是对来自数字音频源101(例如光盘(CD)播放器或数字通 用光盘(DVD)播放器)的数字音频进行操作;然而下面描述的概念也可以用在需要进行数 模转换的电路和系统的广泛领域中。在系统100中,从数字源101输出的数据是具有基本 采样频率(采样率)fs的多位音频数据,并以过采样因数K进行过采样。例如,在图示实施 方式中,音频流从数字音频源101输出,它具有48kHz的基本采样频率(fs),以64倍(64x) 过采样(即K = 64)。

[0021] 系统100以具有多个噪声传递函数(NTF)中的衰减频带的多位噪声整形器 102(例如Δ-δ调制器)为基础。噪声整形器102将在下文进一步详细描述;然而,通常 NTF包括一个用于衰减信号通带中的噪声的衰减频带和用于衰减噪声的附加衰减频带,否 则该噪声将在下文论述的多个脉宽调制(PWM)级实施方式中被之后的PWM级104之间的任 何非零不匹配解调。

[0022] 在图示实施方式中的噪声整形器102以过采样频率L · fs输出多位量化采样,其 中L是噪声整形器102的过采样比。噪声整形器102的调制指数(MI)优选设置为确保满 额输出量化电平不输出到后面的PWM级104。然而,在可以容许输出流中有一定程度的ISI 的替换实施方式中,满额量化电平也可采用。

[0023] 噪声整形器102的每个一位采样输出被1〜N个交织电路103交织到一组N个 并联PWM级中相对应的一个中,其中N是大于等于1的整数。在图IA中,为了论述目的示 出了代表性的脉宽调制(PWM)级10½〜104N。因此各个PWM级10½〜104N可有效地对 采样率L/N · fs的输入采样进行操作。适合用作系统100的PWM级10½〜104N的典型 PWM级在转让给Melanson的美国专利第6,150, 969号的标题为Correction of Nonlinear Output Distortion In aDelta Sigma DAC 和转让给 Melanson 的第 5,815,102 号标题为 DeltaSigma PWM DAC to Reduce Switching中进行了描述,两者都结合在本文中作为参考。 交织电路103是示例性的电路。对于PWM级104a、104b的一个典型实施是可将它们连接至 噪声整形器102,并使它们只响应来自噪声整形器102的适当采样。例如,如果N是2,PWM 级10½将只响应来自噪声整流器102的偶数采样,而PWM级104b将只响应奇数采样。

[0024] 在图示的系统100的实施方式中,PWM级10½〜104N中的每一个都以过采样因 数M及过采样频率为M· (L/N)fs的过采样时钟信号进行操作。因此每个PWM级都输出M 个时钟周期长度为N/(Μ·υ的PWM图形,代表从交织电路103接收的每个采样的(Μ+1)个 等级。除了信号基本频带(约为0〜fs/2)中的能量之外,各个PWM级10½〜104N还输 出具有基频的大量能量和PWM重复率为L/N -fs的谐波。因此,每一个PWM级10½〜104N 后都跟着具有对应于这些谐波的衰减频带的数字入模拟出有限脉冲响应(FIR)滤波器。图 IA中示出了代表性的FIR滤波器10¾〜105N。HR滤波器的模拟输出在输出加法器106 中求和而产生模拟输出。

[0025] 通过这一系列操作,系统100确保了 HR滤波器10¾〜105N的所有输出元件 Illa〜IllN(将在下面论述)的使用近似相同,这是由Δ-δ噪声整形器102的多个NTF 零点保证的(也将在下面论述)。在替换实施方式中,可以使用其他的技术,例如使用独立 的Δ-δ调制器。此外,通过这样构造系统100,所有元件Illa〜Illb的边沿率也近似相 等。这个结果通常是由于相结合的Δ-δ调制器和脉宽调制器的固定边沿率引起的边缘效应。总的来说,这两个约束消除了造成模拟输出级中失真的大部分来源。可以在替换实施 方式中使用其他用于直接使边沿率平衡的技术。作为一个实例,边沿率可以被监控,及跳变 概率相应被改变。

[0026] 图IB更详细地示出了数字入模拟出HR滤波器10¾〜105N的典型实施方式。每 个滤波器10¾〜105N都包括传统具有X个输出接头的HR滤波器,例如具有简单系数的 Boxcar滤波器。各个HR滤波器10¾〜105N的长度(级数)大于等于来自前面的PWM级 10½〜104N的PWM图形的宽度,其对应于PWM重复频率的基频在滤波器输出传递函数中引 入陷波(notch)。换言之,各个HR滤波器10¾〜105N的长度和HR滤波器的输出频率与 FIR滤波器的输入频率的比成比例。HR滤波器10¾〜105N的长度越长(例如具有更多 级的^R滤波器),在以元件数量的增加为代价的情况下,能衰减的频带外能量将越多。使 用具有相同权重的FIR滤波器10¾〜105N,即接头的数量等于PWM图形长度,是一种简单 的显著减少频带外能量的技术。

[0027] χ个滤波器接头的每一个(其中χ是大于1的整数)都与电流源或类似的一位数 模转换元件相连,针对各个滤波器10¾〜105N,示出了其中的两个Illa和lllx。电流源 Illa〜IllN具有简单结构,例如电压源和在恒定电流范围内工作的一个或多个晶体管或 串连晶体管。电流源的输出是单端源或差分源。在图示实施方式中,当通过电流源Illa〜 IllN执行一位数模转换时,输出加法器106包括电流-电压转换器。电流可以相等(与在 Boxcar滤波器中一样),或者被不均衡加权。有利地,具有相等接头的滤波器10¾〜105N 的Boxcar实施方式最容易实现,并适合大多数用途。

[0028] 在音频系统100中,由加法器106生成的模拟输出信号在模拟滤波和放大电路块 107中进行额外的传统模拟滤波和放大。耳机或扬声器108提供声频输出。

[0029] 图2A和2B示出了用于4次(也就是N = 4)交织系统100的噪声整形器102的 操作。如果N = 4,噪声整形器102可输出被分成4个采样流的量化采样,每一个的频率为 L · fs/4。在这个例子中,噪声整形器102以过采样频率USfs输出数据采样,因而交织电 路103将经过噪声整形的数据流分成4个流,每一个的频率为32fs。因此,后面的PWM级 104a〜104N之间的任何不匹配可在调制器频带128 · fs/4、128 · fs/2和128 · 3fs/4(分 别为32fs、64fs和96fs)中对噪声进行解调。有利地,因为输出不匹配的影响被PWM上采 样中的多个槽减少,因而在各个输出中使用PWM级10¾〜105N增加了后面DAC元件的有 效匹配准确度。

[0030] 如图2A所示,暴露于PWM级10½〜104N之间的任何非零不匹配的噪声被包含在 噪声整形器102的噪声传递函数(NTF)中频率约为32fs、64fs和96fs的3个附加衰减频 带连同信号基带的噪声衰减频带一起最小化。信号带中的衰减平均值和频率32fs、64fs和 96fs的衰减平均值之间的差别取决于后面PWM级10½〜104N之间的不匹配。不匹配存在 越多,则在32fs、64fs和96fs周围的频带中被解调的调制器噪声越多,以及在频率32fs、 64fs和96fs周围的调制器NTF中需要的衰减更多。然而,频率32fs、64fs和96fs衰减的 增加导致信号带中衰减的减少。(通常,图2A中χ轴下方的面积必须等于在χ轴上方的面 积。)因此,必须在调制器输出频谱上的NTF全局噪声整形和32fs、64fs和96fs周围的局 部衰减电平之间实现平衡。

[0031] 需要产生在信号带中的平均衰减值和频率32fs、64fs和96fs周围的平均衰减之间具有给定差别的噪声整形器102中的NTF。需要一种噪声整形器布局,其产生一组用于 设置NTF信号带衰减的极点-零点对和多组在频率32fs、64fs和96fs周围的极点。图2B 示出了表征一个这样的噪声整形器的极点与零点的ζ平面图。在这个例子中,表征了一个 11阶噪声整形器,它包括5个极点-零点对的第一组20,定义了 NTF的低频(信号带)噪 声衰减的形状。在图示实施方式中,极点-零点对组20包括在Butterworth位置的4个极 点-零点对和一个实数极点-零点对。3个附加的极点组21、22、23分别限定了频率32fs、 64fs和96fs周围的噪声衰减频带的形状。各个组20〜23中的极点和零点的数量可随实 施方式变化,这取决于期望的噪声成形,以及NTF信号带中的衰减电平与NTF的32fs、64fs 和96fs频带中的衰减电平之间的平衡。在图2B中,32fs、64fs和96fs处的NTF零点沿着 ζ平面中单位圆分离。在替换实施方式中,这些零点可以保持不分离(同位)状态,以减少 实现噪声整形器102所需要的硬件数量。

[0032]在审且被转让的专利申请"DELTA-SIGMA MODULATIONCIRCUITS AND METHODS UTILIZING MULTIPLE NOISEATTENUATION BANDS AND DATA CONVERTERS USING THESAME“(美国序号 0/191,016,律师卷号 13M-CA{2836-P194US})中描述了可产生 NTF 中的多个衰减频带并且适合在噪声整形器102中使用的典型Δ-δ调制器(噪声整形器) 布局图,其结合于本文中作为参考。例如,图2Β所示的ζ平面极点-零点图可以通过使用 图2C和2D中所示的交织调制器布局来实现,下面进行简要论述。可替换地,可以采用前 馈设计,它包括5个具ι/α-ζ—1)的传递函数的滤波器级,及相关反馈回路,其在Z = OA 附近设置极点和零点,和一对具ι/α-ζ—4)的传递函数的滤波器级,及相关反馈回路,其在 ζ平面点Z = 1、-1、j和-j周围设置极点和零点。虽然反馈布局需要更精确的系数和附 加的硬件,但反馈调制器可以用于其他实施方式中。包括前馈设计的Δ-S调制器布局的 一般讨论可以在例如 Norsworthy 等人的 Delta—Sigma Data Converters, Theory, Design andSimulation(IEEE Press, 1996)中找到。

[0033] 在图2C所示的典型调制器布局200中,可分别使用4组独立回路滤波器级201a〜 201d来实现频率 fs/4 (ζ 平面点 Re = O, Im= j)、fs/2 (ζ 平面点 Re = -LIm = 0)和 3fs/4 (ζ 平面点Re = 0,Lii = -j)上的局部噪声整形,它们的输出通过开关(SW) 202及时地交织到下 述主噪声整形回路209中。在图2D中更详细示出的每组独立环路滤波器级201a〜201d, 包括一对滤波器级203a和20¾、对应的具有系数C1和C2用于设置局部极点的前馈级20½ 和204b、及用于设置局部零点的反馈回路205(具有延迟Z—1和增益gl)和加法器206。(根 据需要的局部极点和零点的数量和位置,各个独立滤波器级201a〜201d的结构可以在单 滤波器级203和3个或更多滤波器级203之间变化,并包括不止一个反馈回路)。独立滤波 器级201a〜201d的增益级20½〜204b的输出通过对应的一组开关(SW) 207a〜207b被 交错到调制器输出加法器208中。

[0034] 关于DC的(直流或0频率)(ζ平面点Re = 0,1m = 0)全局(基带)噪声整形的 特征在于5阶主(共享)噪声整形回路209。图2E中更详细地示出了主噪声整形回路209, 它包括5个全局滤波器级210a〜210e和前馈到输出加法器208(参见图2C)的分别具有 系数C3〜C7的相关前馈级211a〜211e。(根据所需要的NTF中全局极点-零点对的数量 和位置的不同,全局滤波器级210a〜210e的数量也可在不同实施方式之间进行变化。)所 示的反馈回路21¾〜212b (包括增益g2和延迟Z—1)和加法器213a〜213b用来从DC点(Re = 1, Im = 0)移开ζ平面单位圆上的全局噪声整形零点。

[0035] 虽然各个PWM级10¾〜105N中的能量通常随时间追随输入能量(例如,输出能量 的一阶积分跟随输入能量的一阶积分)时,但在PWM输出中会出现明显失真,这是因为PWM 输出能量的时刻随着不同PWM图形而改变(例如,PWM输出能量的二阶或更高阶积分的值 不跟随输入能量的更高阶积分的值)。特别地,给定的PWM输出图样的二阶或更高时刻的位 置取决于被转换的特殊数字字和相应的图样中逻辑高和逻辑低时隙的数目,以及这些时隙 在图样的时间周期上分布。每个图样中时隙的分布会受到用来产生图样的技术的影响(例 如,偏右,偏左,等等)。

[0036] 在图2C所示的Δ-δ调制器102中,反馈补偿块220包括在量化器214的输出 上,以向二阶环路滤波器201的积分器级203a〜20¾ (参见图2D)和/或5阶环路滤波器 209的积分器级210a〜210e(参见图2E)提供非线性反馈。反馈补偿块220提供的非线 性反馈在所结合的美国专利6,150,969和5,815,102中被描述,它们在前面已经被引用,并 结合在本文中作为参考。通常,校正因数从反馈补偿块220被反馈到Δ-δ调制器环路滤 波器201a〜201d和209的积分器级203a〜203b和210a〜210b。通过选择性地校正相 应的积分器级的输入,数据进入后面PWM级10¾〜105N的输入的时刻被改变。进而,PWM 输出的时刻被校正以减少失真,否则失真可能由随时间变化的输出能量时刻产生。例如,为 了校正在给定PWM输出图形中的第二时刻中的变化,至少应将非线性校正校正因数反馈到 Δ - δ调制器环路滤波器201a〜201d和209的第二积分级。

[0037] 回到图2C,一位量化器214和延迟元件(Ζ_θ215优选地产生调制器200的输出。 所得输出信号被反馈到调制器输入加法器216的反相输入以闭合Δ-δ回路。通过在独立 的多组滤波器级201a〜201d之间进行交织,每组滤波器级201a〜201d对位于调制器输 入的1/4采样率fs的加法器208的输入起作用。因此,由滤波器组201a〜201d设置的极 点和零点被转化为图2B所示的ζ平面点。

[0038] 继续图1所示的数据转换器100的4次交织(N = 4)的实施方式,交织电路103 的4个32fs量化采样流分别被传递到4个PWM级10½〜104N。在这个例子中,每个PWM 级10½〜104N根据256fs过采样时钟信号来执行8倍(8x)过采样(也就是,M = 8)。所 得PWM编码输出脉冲流在时间上重叠,如图3所示。

[0039] 图3是示出将任选数目的从噪声整形器102输出的具有USfs过采样频率一位量 化采样转换为多个具有256fs过采样频率的PWM流的时序图。在图3中,来自噪声整形器 102的输出的8个代表位或采样(1〜8)由标记为NSOUT的迹线示出。在4次交织之后,每 个PWM级10½〜104N对新的频率为32fs的操作数(采样)进行操作,它们分别由标记为 P^p PWM2, P^3、和PWM4的互相重叠的流示出。

[0040] 用于8倍过采样,每个PWM级10½〜104N将以32fs过采样频率接收的各个对应 采样编码到PWM编码脉冲中,这些脉冲是8周期的256fs过采样时钟信号,在图3中由标记 为PWM1QUT、PWM20ut> PWM3qutJP PWM4qut的流表示。例如,PWM10ut流将噪声整形器102的输出采 样1和5在由交织电路103四次交织和由对应的PWM级10½〜104N 8倍过采样后,表示 为PWM调制周期(脉冲)1-1〜1-8和5-1〜5-8。

[0041] P丽编码位流P^iqut、PWM2qut、P^3qut、和PWM4out在时间上偏移256fs P丽过采样时 钟的2个周期(或等于1个周期的USfs噪声整形器过采样时钟)。这些时间重叠流中的每一个对约为0〜fs/2的信号基带中的能量连同重复频率32fs的谐频(例如32fs、64fs、 96fs,等等)上的大量能量一起进行调制,如图4所示的输出增益与频率的曲线图的轨迹线 401所示。因此,4个PWM级10½〜104N中的每一个与输出FIR滤波器10¾〜105N相联, 具有图4中轨迹线402所示的响应。特别地,各个FIR滤波器10¾〜105N的响应具有在 32fs的谐频周围的陷波,对应于相同频率的相应PWM级10½〜104N的输出响应的峰值。 例如,通过使用具有简单系数的16级Boxcar HR滤波器,可获得FIR响应402。

[0042] 在具有4个数字入模拟出HR滤波器10¾〜105N的实施方式中,每一个都具有 16级Boxcar滤波器,64个模拟输出被提供给输出加法器106。这64个模拟输出在时间上 重叠,并在使用率和跳变率(跳变密度)上匹配。结果是具有最小的ISI导致的噪声和失 真的时间连续模拟输出。有利地,这样的结构使得所有DAC元件具有同样的边沿率和同样 的使用占空比。这个优点使得所有失真和噪声产物的消除达到显著的程度。

[0043] 本发明的原理也可在图5所示的典型Δ-δ转换器500中实施,其中N个Δ-δ调 制器(噪声整形器)501a〜501N在时间上交织,并且所得的解交织输出流被直接通到输出 数字输入模拟输出HR滤波器10¾〜105N。在图5中,L是各个噪声整形级501a〜501N 的过采样因数。噪声整形级501a〜501N的量化数据流以大于等于噪声整形器501a〜501N 的过采样频率L · (K/N) fs的频率在HR滤波器10¾〜105N中被转换。有利地,与前述一 样,HR滤波器10¾〜105N的DAC元件因而在占空比(使用)率和跳变率上匹配。

[0044] 虽然根据特殊实施例描述了本发明,但是这些描述并不意味着限制理解。对于本 领域的技术人员,所公开的实施方式的各种改变,以及本发明的替换实施方式,在参考本发 明的说明基础上是显而易见的。本领域的技术人员可以意识到,所公开的概念和特殊实施 方式可以容易地被用作改变或设计用于实现本发明同样目的的其他结构的基础。本领域的 技术人员还应该意识到,这样等同的结构会脱离本发明权利要求的精神和范围。

[0045] 因此,权利要求将覆盖任何落入本发明准确范围内的改变或实施方式。

Claims (3)

1. 一种数模转换器,包括:Δ-δ调制器,用于调制输入数字数据流,所述Δ_δ调制器具有多个噪声传递函数中 的衰减频带;多个输出元件,用于从来自所述调制器的调制输出流生成多个中间数据流; 输出加法器,用于对所述中间数据流求和以产生输出模拟流;以及 其中,所述Δ-S调制器使所述输出元件的边沿跳变率平衡,使得两个被选元件的边 沿跳变率近似相等。
2.根据权利要求1所述的数模转换器,其中,所述多个输出元件包括至少8个输出元件。
3.根据权利要求1所述的数模转换器,其中,所述调制器使所述输出元件的占空比平 衡,使得两个被选元件的使用近似相等。
CN 200810126253 2002-11-27 2003-11-04 数模转换器 CN101335526B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/306,598 2002-11-27
US10/306,598 US6727832B1 (en) 2002-11-27 2002-11-27 Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same
CN200380104430.82003.11.04 2003-11-04
CN200380104430.8 2003-11-04

Publications (2)

Publication Number Publication Date
CN101335526A CN101335526A (zh) 2008-12-31
CN101335526B true CN101335526B (zh) 2011-07-06

Family

ID=32107696

Family Applications (3)

Application Number Title Priority Date Filing Date
CN 200810126253 CN101335526B (zh) 2002-11-27 2003-11-04 数模转换器
CN 200380104430 CN100446424C (zh) 2002-11-27 2003-11-04 数模转换器
CN 200810126475 CN101335527A (zh) 2002-11-27 2003-11-04 数据转换器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN 200380104430 CN100446424C (zh) 2002-11-27 2003-11-04 数模转换器
CN 200810126475 CN101335527A (zh) 2002-11-27 2003-11-04 数据转换器

Country Status (6)

Country Link
US (2) US6727832B1 (zh)
EP (1) EP1568139A4 (zh)
JP (3) JP4185495B2 (zh)
CN (3) CN101335526B (zh)
AU (1) AU2003291759A1 (zh)
WO (1) WO2004051856A2 (zh)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738003B2 (en) * 2002-07-08 2004-05-18 Cirrus Logic, Inc. Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same
CA2401482C (en) * 2002-09-06 2009-06-30 Francois J. Paquet Highly accurate digital to analog converter
DE60308844T2 (de) * 2003-06-17 2007-03-01 Agilent Technologies, Inc., Palo Alto Sigma-Delta-Modulator mit Pulsbreitenmodulations-Ausgang
US7561635B2 (en) * 2003-08-05 2009-07-14 Stmicroelectronics Nv Variable coder apparatus for resonant power conversion and method
US7308032B2 (en) * 2003-12-31 2007-12-11 Hrl Laboratories, Llc Oversampling D/A converter and method for shaping nonlinear intersymbol interference in an oversampling D/A converter
US7440821B1 (en) * 2004-01-02 2008-10-21 Sauer-Danfoss Inc. Method of determining average current in a PWM drive
US7706438B1 (en) * 2004-01-29 2010-04-27 Cirrus Logic, Inc. Circuits and methods for reducing noise and distortion in pulse width modulation systems
US7023371B2 (en) * 2004-04-12 2006-04-04 Broadcom Corporation Method and apparatus for an image canceling digital-to-analog converter (DAC)
JP4622423B2 (ja) * 2004-09-29 2011-02-02 日本テキサス・インスツルメンツ株式会社 パルス幅変調信号発生回路
EP1655713A1 (en) * 2004-10-29 2006-05-10 Barco N.V. Asynchronous video capture for insertion into high resolution image
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Pwmドライバおよびこれを用いたd級増幅器
US6950050B1 (en) * 2005-04-08 2005-09-27 Pi (Physik Instrumente) L.P. Method and apparatus for increasing effective resolution of analog output of digital-to-analog converter (DAC) having predetermined digital word size, where DAC drives plant
JP4636926B2 (ja) * 2005-04-22 2011-02-23 三洋電機株式会社 マルチビットδσ変調型daコンバータ
US7289050B1 (en) * 2005-06-27 2007-10-30 Qualcomm Incorporated Amplification method and apparatus
KR101001115B1 (ko) * 2005-06-27 2010-12-14 퀄컴 인코포레이티드 각종 증폭 관련 동작을 수행하기 위해 증폭기를 구현 및이용하는 방법 및 장치
AT395749T (de) * 2005-07-27 2008-05-15 Verigy Pte Ltd Singapore Verfahren und system zur digital-analog-wandlung unter anwendung eines mehrzweckstromsummierers
US7570693B2 (en) * 2005-09-26 2009-08-04 Ess Technology, Inc. Low noise digital to pulse width modulated converter with audio applications
US7327295B1 (en) 2005-10-24 2008-02-05 Cirrus Logic, Inc. Constant edge-rate ternary output consecutive-edge modulator (CEM) method and apparatus
US7209067B1 (en) 2005-12-08 2007-04-24 Cirrus Logic, Inc. Extended dynamic range consecutive edge modulation (CEM) method and apparatus
US7167118B1 (en) 2005-12-08 2007-01-23 Cirrus Logic, Inc. Centered-pulse consecutive edge modulation (CEM) method and apparatus
US7307565B1 (en) 2005-12-22 2007-12-11 Cirrus Logic, Inc. Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise
US7183957B1 (en) * 2005-12-30 2007-02-27 Cirrus Logic, Inc. Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
JP4878376B2 (ja) * 2006-01-31 2012-02-15 ディー2オーディオ コーポレイション パルス幅変調の非対称的な信号レベルに係るシステム及び方法
US7327296B1 (en) * 2006-03-03 2008-02-05 Cirrus Logic, Inc. Signal processing system with modified delta sigma modulator quantizer output signals to spread harmonic frequencies of pulse width modulator output signals
US20080000431A1 (en) * 2006-06-29 2008-01-03 Stephen Longo Dog leash assembly
JP4660444B2 (ja) * 2006-09-08 2011-03-30 パナソニック株式会社 デルタシグマ変調器の制御方法およびデルタシグマ変調器
JP4952239B2 (ja) * 2006-12-26 2012-06-13 ヤマハ株式会社 D級増幅器
US8362838B2 (en) * 2007-01-19 2013-01-29 Cirrus Logic, Inc. Multi-stage amplifier with multiple sets of fixed and variable voltage rails
US7372392B1 (en) 2007-02-26 2008-05-13 National Semiconductor Corporation Charge balancing method in a current input ADC
US8018171B1 (en) 2007-03-12 2011-09-13 Cirrus Logic, Inc. Multi-function duty cycle modifier
US8076920B1 (en) 2007-03-12 2011-12-13 Cirrus Logic, Inc. Switching power converter and control system
US7852017B1 (en) 2007-03-12 2010-12-14 Cirrus Logic, Inc. Ballast for light emitting diode light sources
US7667408B2 (en) 2007-03-12 2010-02-23 Cirrus Logic, Inc. Lighting system with lighting dimmer output mapping
US7667512B2 (en) * 2007-03-29 2010-02-23 Standard Microsystems Corporation Duty cycle comparator
US7696913B2 (en) 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US7554473B2 (en) * 2007-05-02 2009-06-30 Cirrus Logic, Inc. Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US8102127B2 (en) 2007-06-24 2012-01-24 Cirrus Logic, Inc. Hybrid gas discharge lamp-LED lighting system
KR100949880B1 (ko) * 2007-10-31 2010-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7804697B2 (en) * 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US8022683B2 (en) * 2008-01-30 2011-09-20 Cirrus Logic, Inc. Powering a power supply integrated circuit with sense current
US7755525B2 (en) * 2008-01-30 2010-07-13 Cirrus Logic, Inc. Delta sigma modulator with unavailable output values
US8008898B2 (en) * 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
US7535396B1 (en) 2008-03-20 2009-05-19 Cirrus Logic, Inc. Digital-to-analog converter (DAC) having filter sections with differing polarity
US7759881B1 (en) 2008-03-31 2010-07-20 Cirrus Logic, Inc. LED lighting system with a multiple mode current control dimming strategy
US8008902B2 (en) * 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8212491B2 (en) * 2008-07-25 2012-07-03 Cirrus Logic, Inc. Switching power converter control with triac-based leading edge dimmer compatibility
US8344707B2 (en) * 2008-07-25 2013-01-01 Cirrus Logic, Inc. Current sensing in a switching power converter
US8014176B2 (en) * 2008-07-25 2011-09-06 Cirrus Logic, Inc. Resonant switching power converter with burst mode transition shaping
US8487546B2 (en) * 2008-08-29 2013-07-16 Cirrus Logic, Inc. LED lighting system with accurate current control
US8179110B2 (en) * 2008-09-30 2012-05-15 Cirrus Logic Inc. Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation
US8288954B2 (en) * 2008-12-07 2012-10-16 Cirrus Logic, Inc. Primary-side based control of secondary-side current for a transformer
US8299722B2 (en) 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US8362707B2 (en) * 2008-12-12 2013-01-29 Cirrus Logic, Inc. Light emitting diode based lighting system with time division ambient light feedback response
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
WO2010076672A1 (en) * 2009-01-05 2010-07-08 Freescale Semiconductor, Inc. Amplifier circuitry, integrated circuit and communication unit
CN102379088B (zh) * 2009-03-31 2015-04-29 艾格瑞系统有限责任公司 通过使用△-∑调制器直接合成rf信号的方法和装置
US8482223B2 (en) 2009-04-30 2013-07-09 Cirrus Logic, Inc. Calibration of lamps
US8198874B2 (en) * 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
US8963535B1 (en) 2009-06-30 2015-02-24 Cirrus Logic, Inc. Switch controlled current sensing using a hall effect sensor
US8212493B2 (en) * 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US8248145B2 (en) * 2009-06-30 2012-08-21 Cirrus Logic, Inc. Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch
US9155174B2 (en) 2009-09-30 2015-10-06 Cirrus Logic, Inc. Phase control dimming compatible lighting systems
US9178415B1 (en) 2009-10-15 2015-11-03 Cirrus Logic, Inc. Inductor over-current protection using a volt-second value representing an input voltage to a switching power converter
US8654483B2 (en) * 2009-11-09 2014-02-18 Cirrus Logic, Inc. Power system having voltage-based monitoring for over current protection
US8264390B2 (en) * 2009-12-16 2012-09-11 Syntropy Systems, Llc Conversion of a discrete time quantized signal into a continuous time, continuously variable signal
CN102122918B (zh) * 2010-01-08 2014-11-12 英特赛尔美国股份有限公司 减小pwm放大器中空闲信道电流和噪声最低值的系统和方法
US9097646B1 (en) * 2010-06-23 2015-08-04 United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Modulated sine waves for differential absorption measurements using a CW laser system
JP5356600B2 (ja) 2010-08-13 2013-12-04 富士通株式会社 デジタル制御発振器とそれを有するデジタルpll
US8217820B2 (en) * 2010-11-04 2012-07-10 Maxim Integrated Products, Inc. Using multi-level pulse width modulated signal for real time noise cancellation
US8674866B2 (en) 2012-06-21 2014-03-18 Broadcom Corporation Interleaved return-to-zero, high performance digital-to-analog converter
US8836560B2 (en) * 2012-12-05 2014-09-16 Maxim Integrated Products, Inc. Digital to analog converters with adjustable output resolution
US9465379B2 (en) * 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Methods for consolidating module types for industrial control systems
JP6401929B2 (ja) * 2014-04-01 2018-10-10 ローム株式会社 Δσd/aコンバータおよびそれを用いた信号処理回路および電子機器
US10254405B2 (en) 2014-08-15 2019-04-09 The United States Of America As Represented By The Administrator Of Nasa Hyperfine interpolated range finding for CW lidar, radar, and sonar using repeating waveforms and fourier transform reordering
US10200053B2 (en) * 2016-04-14 2019-02-05 Cirrus Logic, Inc. Magnitude compensation technique for processing single-bit wide data
US20180218745A1 (en) * 2017-01-30 2018-08-02 Cirrus Logic International Semiconductor Ltd. Direct Mapping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686490A (en) 1986-04-07 1987-08-11 Hayes Microcomputer Products, Inc. Digital data modulator and digital-to-analog converter
CN1257351A (zh) 1998-12-14 2000-06-21 阿尔卡塔尔公司 用于基带传输系统的电子数-模转换器电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576120B2 (ja) * 1987-05-20 1997-01-29 ソニー株式会社 D/a変換装置
US4901077A (en) 1988-04-18 1990-02-13 Thomson Consumer Electronics, Inc. Sigma-delta modulator for D-to-A converter
JPH0787375B2 (ja) * 1988-09-29 1995-09-20 日本ビクター株式会社 Pwm型d/a変換器
JP3036045B2 (ja) * 1990-10-25 2000-04-24 ソニー株式会社 D/a変換装置
JP3003198B2 (ja) * 1990-10-25 2000-01-24 ソニー株式会社 パルス幅変調装置
GB2313004A (en) 1996-05-07 1997-11-12 Advanced Risc Mach Ltd Digital to analogue converter
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US6150969A (en) * 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
JP3388143B2 (ja) * 1997-07-12 2003-03-17 株式会社ケンウッド D/a変換回路
JP4279410B2 (ja) * 1999-07-06 2009-06-17 株式会社アドバンテスト 信号処理装置およびその装置を用いた半導体デバイス試験装置
US6414613B1 (en) * 2000-01-05 2002-07-02 Motorola, Inc. Apparatus for noise shaping a pulse width modulation (PWM) signal and method therefor
US6435037B1 (en) * 2000-01-06 2002-08-20 Data Sciences International, Inc. Multiplexed phase detector
US6920182B2 (en) * 2001-01-09 2005-07-19 Microtune (Texas), L.P. Delta-sigma modulator system and method
US6466143B2 (en) * 2001-04-03 2002-10-15 International Business Machines Corporation Non-return-to-zero DAC using reference sine wave signals
US6677876B1 (en) * 2002-08-27 2004-01-13 Motorola, Inc. Differential sigma-delta DAC with dynamic spectral shaping

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686490A (en) 1986-04-07 1987-08-11 Hayes Microcomputer Products, Inc. Digital data modulator and digital-to-analog converter
CN1257351A (zh) 1998-12-14 2000-06-21 阿尔卡塔尔公司 用于基带传输系统的电子数-模转换器电路

Also Published As

Publication number Publication date
US6967607B2 (en) 2005-11-22
WO2004051856A3 (en) 2005-06-09
AU2003291759A8 (en) 2004-06-23
JP2008136203A (ja) 2008-06-12
JP2006508607A (ja) 2006-03-09
JP4185495B2 (ja) 2008-11-26
US6727832B1 (en) 2004-04-27
CN100446424C (zh) 2008-12-24
CN101335527A (zh) 2008-12-31
EP1568139A2 (en) 2005-08-31
JP2008136202A (ja) 2008-06-12
CN1717870A (zh) 2006-01-04
WO2004051856A2 (en) 2004-06-17
EP1568139A4 (en) 2009-05-27
CN101335526A (zh) 2008-12-31
AU2003291759A1 (en) 2004-06-23
US20040189503A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
Friedman The structure of the limit cycles in sigma delta modulation
JP2994497B2 (ja) D/aコンバータのdcオフセットキャリブレーション方法とd/aコンバータのdcオフセットキャリブレーションシステム
US5708433A (en) Digital converter
US5150120A (en) Multiplexed sigma-delta A/D converter
EP0978165B1 (en) Delta-sigma pwm dac for reduced switching
Del Signore et al. A monolithic 2-b delta-sigma A/D converter
US5379040A (en) Digital-to-analog converter
US6873276B2 (en) Delta-sigma modulators with improved noise performance
JP3244597B2 (ja) 制御されたポール−ゼロ場所を有するろ過を持つシグマ−デルタ・アナログ・デジタル変換器とその装置
JP3012887B2 (ja) 信号変換装置
EP0617516B1 (en) Sigma-delta modulator with improved tone rejection and method therefor
Arias et al. A 32-mW 320-MHz continuous-time complex delta-sigma ADC for multi-mode wireless-LAN receivers
JP3282510B2 (ja) D/aコンバータ回路
US4467316A (en) Generalized interpolative method for digital/analog conversion of PCM signals
EP0454407B1 (en) Multi-stage sigma-delta analog-to-digital converter
US6975682B2 (en) Multi-bit delta-sigma analog-to-digital converter with error shaping
Geerts et al. Design of multi-bit delta-sigma A/D converters
US5673044A (en) Cascaded recursive transversal filter for sigma-delta modulators
US5124705A (en) Analog-to-digital signal converter comprising a multiple sigma-delta modulator
Yang et al. A 114-db 68-mw chopper-stabilized stereo multibit audio adc in 5.62 mm/sup 2
US6344812B1 (en) Delta sigma digital-to-analog converter
US6744392B2 (en) Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same
US8988260B2 (en) Method and circuit for continuous-time delta-sigma DAC with reduced noise
US6011501A (en) Circuits, systems and methods for processing data in a one-bit format
CN1327618C (zh) 具有电流模式dem和dem判决逻辑的多电平量化器增量总和调制器

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted