CN101283630B - 减小bga芯片的与去耦电容器串联的电感的方法和相应组件 - Google Patents

减小bga芯片的与去耦电容器串联的电感的方法和相应组件 Download PDF

Info

Publication number
CN101283630B
CN101283630B CN2006800374268A CN200680037426A CN101283630B CN 101283630 B CN101283630 B CN 101283630B CN 2006800374268 A CN2006800374268 A CN 2006800374268A CN 200680037426 A CN200680037426 A CN 200680037426A CN 101283630 B CN101283630 B CN 101283630B
Authority
CN
China
Prior art keywords
conductive
interconnection
capacitor
decoupling capacitor
conductive interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800374268A
Other languages
English (en)
Other versions
CN101283630A (zh
Inventor
P·Y·C·冯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN101283630A publication Critical patent/CN101283630A/zh
Application granted granted Critical
Publication of CN101283630B publication Critical patent/CN101283630B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种为球栅阵列(100)减小与去耦电容器串联的电感的方法。该球栅阵列包括耦合到暴露在电路板(300)的表面上的导电互连(302)的多个导电球(106)。该表面包括周边和内部，并且具有暴露在该内部和周边两者上的导电互连(302)，该方法包括在电路板(300)的表面的内部上将至少一个去耦电容器(C、C1、C2)邻近导电互连(302)物理地定位并且电耦合每个电容器(C、C1、C2)到至少其中两个邻近的导电互连(302)。

Description

减小BGA芯片的与去耦电容器串联的电感的方法和相应组件
技术领域
本发明涉及一种用于减小球栅阵列(BGA)中去耦电容器的串联电感的方法和电路。
背景技术
许多种电子器件很常见并且在日常生活中被人们用于各种功能。在许多这些器件的核心是包含设计为执行所需功能的电子电路的集成电路或芯片。例如，许多现代电子器件包括微处理器或数字信号处理器，两者都是集成电路或芯片的实例。芯片包括电子电路在其中形成的半导体管芯。半导体管芯被物理地安装到包含若干电引线的封装。除了物理地安装到封装之外，半导体管芯中的电子电路电耦合到封装的电引线。形成在半导体管芯上的电子电路可以这种方式通过封装和电引线耦合到其他芯片的电子电路。
一种常见的芯片封装类型被称为球栅阵列(BGA)，其在图1示出的简化横截面图中进行了图解说明。图1中示出的样本芯片100包含粘合或以其他方式物理地附接到互连板104的顶面的半导体管芯102。互连板104类似于微型电路板并且包括半导体管芯102中的电子电路(未示出)所连接到的若干导电迹线(未示出)。互连板104中的这些导电迹线耦合到导电球106，诸如焊球，其暴露在互连板的底面上以电互连管芯102中的电子电路到其他芯片。芯片100通常经由导电球106安装在外部电路板108上，并且以这种方式管芯102中的电子电路与同样安装在外部电路板上的其他芯片的电子电路互连。典型地，芯片100通过流体焊接连接到外部电路板108的顶面，流体焊接是一种通过熔化导电球106以提供外部电路板和芯片之间的物理以及电互连的工艺。互连板104和导电球106共同形成了芯片100的“封装”并且在以下说明中可以如此引用。
图2是图1的外部电路板108的仰视图，示出了在外部电路板的底面上排列成行和列的若干导电互连206。导电互连206提供了导电球106(图1)和外部印刷电路板中的点之间的物理和电互连点。例如，导电互连206可以对应于外部电路板108上的通路，并且在流体焊接期间每个导电球106(图1)熔化以借此流入到对应的通路并且互连相应的导电球到由该通路所定义的外部电路板中的点。
定位在互连板108的底面上的还有若干去耦电容器C。每个去耦电容器C通过板108中的导电迹线200a和200b电互连到一对导电互连206，如图中对于一个电容器C所示出的。如本领域技术人员所理解的，去耦电容器C通过为可能发生在芯片100上或耦合到芯片100的电源电压的瞬态和其他高频信号提供高频对地短路而有效地用作滤波器。每个去耦电容器C耦合在电源平面和芯片100的地平面之间，多个电容器用在每个电源平面的各个物理位置处，以便更好地滤波。一些导电互连206耦合到电源平面并且一些耦合到芯片100的地平面。因此，去耦电容器C通过迹线200a和200b耦合到选择的导电互连206并且从而耦合到芯片100的电源和地平面。
如图2中所示，这些导电互连206的一些位于板108的底面的内部上。去耦电容器C到底面内部上的导电互连108的互连导致在电容器和导电互连之间比较长的导电迹线200a和220b。这些长导电迹线200a和200b具有比较大的电感，这导致与相应去耦电容器C串联形成的比较大的电感。这个比较大的串联电感导致由串联连接的电容器C和迹线200a和200b的电感所呈现的有效阻抗，其并不像在给定高频所希望的那样小。这可以导致电源平面上的高频瞬态或其他信号，其幅度大得足以影响芯片100的正常工作。虽然可以使用更大的去耦电容器C来降低电容器和迹线200a和200b的电感所呈现的有效阻抗，但是这种电容器更加昂贵并且在板108的表面上占据更多的空间。
需要对球栅阵列芯片减小与去耦电容器串联固有形成的电感，以改善去耦电容器的去耦功能。
发明内容
根据本发明的一个方面，一种方法为球栅阵列减小与去耦电容器串联的电感值。该球栅阵列包括耦合到暴露在电路板的表面上的导电互连的多个导电球。该表面包括周边和内部，并且具有暴露在该内部和周边两者上的导电互连。该方法包括将至少一个去耦电容器在电路板的表面的内部上邻近导电互连物理地定位并且电耦合每个电容器到至少其中两个邻近的导电互连。
附图说明
图1是包含安装在外部电路板上的球栅阵列(BGA)封装的常规芯片的简化横截面图。
图2是图1的外部电路板的仰视图，示出了去耦电容器和芯片与电路板之间的物理和电互连的典型布置。
图3是示出根据本发明一个实施例的在耦合到球栅阵列芯片的外部电路板上的内部安装的去耦电容器的布置的仰视图。
图4是示出根据本发明一个实施例的在图3的外部电路板上的内部安装的去耦电容器的布置的更详细的仰视图。
图5是示出根据本发明另一实施例的在图3的外部电路板上的内部安装的去耦电容器的布置的更详细的仰视图。
图6是包含计算机电路的计算机系统的功能框图，该计算机电路包含根据本发明另一实施例的图3的芯片。
具体实施方式
图3是示出根据本发明一个实施例的在耦合到球栅阵列芯片(未示出)的外部电路板300上的内部安装的去耦电容器C1和C2的布置的仰视图。若干导电互连302在外部电路板的底面上排列成行和列。外部电路板300和导电互连302与之前参考图1和2讨论的相应部件相同，因此，为了简便起见，不再详细描述。与图1和2的常规芯片100相反，图3的实施例包括去耦电容器C1和C2，所述电容器不是位于外部电路板300的周边而是位于板内部并且邻近电容器所电耦合的导电互连302，如下面将更详细解释的。将去耦电容器C1和C2定位在外部电路板304的内部上并且邻近电容器所电耦合的导电互连302减小了互连电容器和导电互连的导电迹线的长度。这些减小的长度降低了导电迹线的电感，这降低了去耦电容器C1和C2以及导电迹线所呈现的整体阻抗。这个较低整体阻抗改进了去耦电容器C1和C2的去耦操作或滤波功能。
在以下描述中，结合本发明的所述实施例来阐述某些细节，以提供对本发明的充分理解。然而，本领域技术人员应理解在没有这些特定细节的情况下也能实施本发明。此外，本领域技术人员将理解下面所述的示例实施例并不限制本发明的范围，并且还将理解这些实施例的各种修改、等同物、以及公开的实施例和部件的组合都落在本发明的范围之内。虽然下面没有详细地明确描述，但是包含少于任何相应所描述的实施例的所有部件的实施例也落在本发明的范围之内。此外，在以下的描述中，应理解与各个实施例有关的附图不应被解释为表达任何具体或相对物理尺寸，并且如果声明的话，具体或相对物理尺寸不应被认为是限制性的，除非权利要求书另有明确声明。另外，当作为说明性实例提供时，各个实施例的实例只是打算进一步说明各个实施例的某些细节，不应当被解释为限制本发明的范围。最后，下面没有示出或详细描述众所周知的部件和/或过程的操作，以避免不必要地模糊本发明。
在图3的实例中，去耦电容器C1和C2定位在外部电路板300的内部上导电互连302的相邻行之间。在图3的实例中，从上到下将导电互连302的行标为R1-RN。去耦电容器C1定位在相邻行R5和R6中的导电互连302之间，而去耦电容器C2定位在相邻行R4和R5中的导电互连之间。去耦电容器C1的第一电端子通过第一导电迹线304耦合到行R5中的导电互连302，行R5中的导电互连302耦合到芯片300的电源平面VDD，如这个导电互连的名称(VDD)所指示的。去耦电容器C1的第二电端子通过第二导电迹线306耦合到行R6的导电互连302。这个导电互连302耦合到电路板300的地平面GND，如这个导电互连的名称(GND)所指示的。
通过将去耦电容器C1定位在行R5和R6之间并且在互连板304的内部上邻近导电互连(VDD)和(GND)，减小了导电迹线304和306的长度以及因此的电感。结果，在给定频率处，串联连接的去耦电容器C1和迹线304和306的电感所呈现的整体阻抗被减小，这提供了对电源平面VDD上不希望的高频信号的更好的滤波。注意因为已经减小了导电迹线304和306的有效电感，可以使用去耦电容器C1的更小值在给定频率处获得希望的整体阻抗，如本领域技术人员将理解的。如果去耦电容器C1的值与图2的常规芯片100中的去耦电容器C的值相同，那么在给定频率处图3的实施例中的整体阻抗更低。
在图3的实例中，注意去耦电容器C2定位在导电互连302的行R4和R5之间并且通过导电迹线308和310分别电耦合到在这两行中但是在相邻列中的标为(VDD)和(GND)的导电互连。结果，导电迹线308和310的长度稍微长于去耦电容器C1的导电迹线304和306的长度，在电容器C1的情况下标为(VDD)和(GND)的导电互连在相同的列。在这种情况下，可以旋转去耦电容器C2以减小导电迹线308和310的长度并且从而减小这个去耦电容器在这些迹线的串联电感中所呈现的整体阻抗，如下面将更详细解释的。
在讨论本发明的另一个实施例之前，应特别注意在图3的实施例中，外部电路板300通常包括比图中示出的更多行和列的导电互连302。结果，在外部电路板300的周边定位的去耦电容器和这个板的内部上的导电互连302之间布置的导电迹线的长度将比当去耦电容器定位在外部电路板的内部上邻近相应导电互连时这些导电迹线的长度大得多。而且，应注意为了便于描述只示出了两个去耦电容器C1和C2，并且通常在外部电路300上将包含更多的这种电容器。最后，虽然去耦电容器C1和C2被示出并且描述为在电源平面VDD和地平面GND之间耦合，但是电容器可以耦合在电路板300中的其他电源和参考平面之间，诸如在电源平面VSS和地平面GND之间。还注意除了通过电连接连接到邻近导电互连302之外，每个去耦电容器C1和C2可以物理地附接诸如粘合到外部电路板300。
图4是图3的外部电路板300的更详细的仰视图，示出了根据本发明一个实施例的内部安装的去耦电容器C相对于邻近导电互连302的定位。在这个实例中，去耦电容器C在电容器的一侧上具有两个电端子400和402。电端子400耦合到标为(VDD)的第一导电互连，第一导电互连对应于耦合到外部电路板300的芯片(未示出)的电源平面VDD。类似地，电端子402耦合到标为(GND)的第二导电互连，第二导电互连对应于芯片(未示出)的地平面VDD。在图4的实例中两个导电互连(VDD)和(GND)在同一行，并且在这种情况下电容器C可以如所示的定向以减小电容器的电端子和这些导电互连之间的导电迹线(未示出)的长度。
图5是图3的外部电路板300的更详细的仰视图，示出了根据本发明另一实施例的内部安装的去耦电容器C相对于邻近导电互连302的定位。在这个实例中，去耦电容器C在电容器的相对侧的相对端具有两个电端子500和502。电端子500耦合到标为(VDD)的第一导电互连302，第一导电互连对应于相关芯片(未示出)的电源平面VDD并且电端子502耦合到标为(GND)的第二导电互连，第二导电互连对应于芯片的地平面VDD。在图5的实例中，导电互连(VDD)和(GND)在相同的列和相邻行。
在这个实施例中，每个去耦电容器C具有纵向或伸长的轴504，该轴相对于导电互连302的每一行所定义的轴506有一角度α。根据去耦电容器C和导电互连302之间的间隔的确切物理尺寸，可以改变角度α以分别最小化电端子500和502以及相应的导电互连(VDD)和(GND)之间的导电迹线(未示出)的长度。
在另一个实施例中，去耦电容器C以类似的方式定位在相邻列中的导电互连302之间。注意这对于所有之前描述的本发明的实施例都是正确的，因为在讨论去耦电容器C定位在相邻行中的导电互连之间的情况下，相同的概念同样适用于去耦电容器定位在相邻列中的导电互连之间。还应注意每个之前描述的实施例不需要专门地在给定的外部电路板300上使用，而相反根据电源平面VDD和地平面GND以及相关导电互连302的引脚引出(pin out)可以利用这些实施例的组合。例如，在对应于电源平面VDD和地平面GND的导电互连302位于周边的情况下，去耦电容器C可以位于外部电路板300的周边。同时，在对应于电源平面VDD和地平面GND的导电互连302位于外部电路板的内部上的情况下，去耦电容器C根据任何之前所述的实施例定位在外部电路板300的内部上。对于这些内部安装的去耦电容器C，一些可以如图5所示定位，其他一些可以如图4所示定位，并且再其他一些的可以如图3所示定位。
虽然没有在图3中示出，耦合到外部电路板300的芯片包括半导体管芯(未示出)，半导体管芯中形成了电子电路以执行希望的功能，如之前参考图1的芯片100和半导体管芯102所讨论的。这个电子电路可以执行许多不同功能的任何功能，并且因此该电路可以是例如数字信号处理电路或微处理器电路。在一个实施例中，该电路对应于形成连网开关(networking switch)的电路，该开关选择性地互连耦合到连网开关的各个端口的部件。
图6是包括计算机电路602的计算机系统600的功能框图，该计算机电路602包括根据本发明另一实施例的图3的外部电路板300和相关一个或多个芯片(未示出)。计算机电路602包括用于执行各种计算功能，诸如执行特定软件以执行特定计算或任务，的电路。此外，计算机系统600包括一个或多个输入设备604，诸如键盘和鼠标，输入设备耦合到计算机电路602以允许操作员与计算机系统交互。典型地，计算机系统600还包括一个或多个耦合到计算机电路602的输出设备606，这些输出设备通常包括打印机和视频终端。一个或多个数据存储设备608通常耦合到计算机电路602以存储数据或检索来自外部存储介质(未示出)的数据。典型的数据存储设备608的实例包括硬盘和软盘，磁带、只读压缩盘(CDROM)和读写压缩盘(CDRW)存储器以及数字视频盘(DVD)。
虽然在前面的描述中阐述了本发明的各个实施例和优势，但是上面的公开仅是说明性的，并且可以做出细节上的改变而仍位于本发明的广泛的原理之内。因此，本发明仅由随附的权利要求书限制。

Claims (8)

1.一种为球栅阵列(100)减小与去耦电容器(C)串联的电感的值的方法，该球栅阵列包括耦合到暴露在电路板(300)的表面上的导电互连(302)的多个导电球(106)，该表面包括周边和内部并且具有暴露在该内部和周边上的导电互连(302)，该方法包括在电路板(300)的表面的内部上将至少一个去耦电容器(C、C1、C2)邻近导电互连(302)物理地定位并且电耦合每个电容器(C、C1、C2)到至少其中两个邻近的导电互连(302)，
其中导电互连(302)在表面上排列成行和列，每行具有轴(506)并且其中在电路板(300)的表面的内部上将至少一个去耦电容器(C)邻近导电互连(302)物理地定位包括将每个去耦电容器(C)定位在导电互连的相邻行之间，电容器(C)的伸长轴(504)平行于由导电互连(302)的相邻行所定义的轴(506)，并且两个电端子在电容器(C)的一侧。
2.一种为球栅阵列(100)减小与去耦电容器(C)串联的电感的值的方法，该球栅阵列包括耦合到暴露在电路板(300)的表面上的导电互连(302)的多个导电球(106)，该表面包括周边和内部并且具有暴露在该内部和周边上的导电互连(302)，该方法包括在电路板(300)的表面的内部上将至少一个去耦电容器(C、C1、C2)邻近导电互连(302)物理地定位并且电耦合每个电容器(C、C1、C2)到至少其中两个邻近的导电互连(302)，
其中导电互连(302)在表面上排列成行和列，每行具有轴(506)并且其中在电路板(300)的表面的内部上将至少一个去耦电容器(C)邻近导电互连物理地定位包括将每个去耦电容器(C)定位在导电互连(302)的相邻行之间，电容器(C)的伸长轴(504)相对于由导电互连(302)的相邻行所定义的轴(506)成一角度(α)，并且两个电端子在电容器(C)的相对侧的相对端上。
3.如权利要求2所述的方法，其中每个去耦电容器(C)定位在所述角度(α)并且位于在互连(302)的相邻行中的两个导电互连(302)之间的中心。
4.一种电子组件，包括：
管芯(102)，其中形成电子电路；
互连板(104)，具有物理地附接到管芯(102)的第一表面并且具有第二表面，互连板(104)包括耦合到管芯(102)中的电子电路并且耦合到暴露在第二表面上的多个导电球(106)的多个导电迹线；
电路板(300)，包括暴露在表面上的多个导电互连和耦合到导电互连的多个导电迹线，电路板(300)的表面具有周边和内部，导电互连(302)暴露在该内部上以及该周边，并且每个导电互连(302)耦合到暴露在互连板(104)的第二表面上的相应导电球(106)；以及
至少一个去耦电容器(C、C1、C2)，每个去耦电容器(C、C1、C2)邻近在电路板(300)的表面的内部上的导电互连(302)附接到电路板(300)的表面，并且每个去耦电容器(C、C1、C2)电耦合到至少其中两个邻近的导电互连(302)，
其中导电互连(302)在表面上排列成行和列，每行具有轴(506)而每个电容器(C)具有伸长的轴(504)，并且每个去耦电容器(C)附接到导电互连(302)的相邻行之间的表面，电容器(C)的伸长轴(504)平行于导电互连(302)的相邻行的轴(506)，并且两个电端子在电容器(C)的一侧。
5.一种电子组件，包括：
管芯(102)，其中形成电子电路；
互连板(104)，具有物理地附接到管芯(102)的第一表面并且具有第二表面，互连板(104)包括耦合到管芯(102)中的电子电路并且耦合到暴露在第二表面上的多个导电球(106)的多个导电迹线；
电路板(300)，包括暴露在表面上的多个导电互连和耦合到导电互连的多个导电迹线，电路板(300)的表面具有周边和内部，导电互连(302)暴露在该内部上以及该周边，并且每个导电互连(302)耦合到暴露在互连板(104)的第二表面上的相应导电球(106)；以及
至少一个去耦电容器(C、C1、C2)，每个去耦电容器(C、C1、C2)邻近在电路板(300)的表面的内部上的导电互连(302)附接到电路板(300)的表面，并且每个去耦电容器(C、C1、C2)电耦合到至少其中两个邻近的导电互连(302)，
其中导电互连(302)在表面上排列成行和列，每行具有轴(506)而每个电容器(C)具有伸长轴(504)，并且其中每个去耦电容器(C)附接在导电互连(302)的相邻行之间，电容器(C)的伸长轴(504)相对于由导电互连(302)的相邻行所定义的轴(506)成一角度(α)，并且两个电端子在电容器(C)的相对侧的相对端上。
6.如权利要求4或5所述的电子组件，其中每个去耦电容器(C)定位在由相邻行的第一行中的两个互连(302)和相邻行的第二行中的两个互连(302)所定义的导电互连(302)的正方形的中心或者其中每个去耦电容器(C)定位在所述角度(α)并且位于互连(302)的相邻行中的两个导电互连(302)之间的中心。
7.如权利要求4或5所述的电子组件，其中每个去耦电容器(C)包括多层陶瓷电容器。
8.一种计算机系统(600)，该计算机系统(600)包括：
至少一个数据存储设备(608)；
至少一个输入设备(604)；
至少一个输出设备(606)；以及
耦合到数据存储设备(608)、输入设备(604)和输出设备(606)的处理电路(602)，其中该处理电路(602)包括如权利要求4或5所述的电子组件。
CN2006800374268A 2005-08-15 2006-08-07 减小bga芯片的与去耦电容器串联的电感的方法和相应组件 Expired - Fee Related CN101283630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/204,866 US20070035014A1 (en) 2005-08-15 2005-08-15 Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA)
US11/204,866 2005-08-15
PCT/US2006/030713 WO2007021642A2 (en) 2005-08-15 2006-08-07 Method for reducing the inductance in series with a decoupling capacitor for a bga chip and corresponding assembly

Publications (2)

Publication Number Publication Date
CN101283630A CN101283630A (zh) 2008-10-08
CN101283630B true CN101283630B (zh) 2011-05-11

Family

ID=37584181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800374268A Expired - Fee Related CN101283630B (zh) 2005-08-15 2006-08-07 减小bga芯片的与去耦电容器串联的电感的方法和相应组件

Country Status (5)

Country Link
US (1) US20070035014A1 (zh)
EP (1) EP1915891A2 (zh)
KR (1) KR20080039995A (zh)
CN (1) CN101283630B (zh)
WO (1) WO2007021642A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270891A (zh) * 2014-09-28 2015-01-07 浪潮集团有限公司 一种pcb防止芯片对应的去耦小电容摆错位置的方法
JP2020526041A (ja) * 2017-06-29 2020-08-27 エイブイエックス コーポレイション 表面実装積層結合コンデンサ、およびそれを含む回路板
US10840173B2 (en) * 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261457A (zh) * 1997-06-27 2000-07-26 阿维科斯公司 表面安装的多层电容器
US6657133B1 (en) * 2001-05-15 2003-12-02 Xilinx, Inc. Ball grid array chip capacitor structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075285A (en) * 1997-12-15 2000-06-13 Intel Corporation Semiconductor package substrate with power die
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
US6664628B2 (en) * 1998-07-13 2003-12-16 Formfactor, Inc. Electronic component overlapping dice of unsingulated semiconductor wafer
US6417463B1 (en) * 2000-10-02 2002-07-09 Apple Computer, Inc. Depopulation of a ball grid array to allow via placement
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6900991B2 (en) * 2001-12-03 2005-05-31 Intel Corporation Electronic assembly with sandwiched capacitors and methods of manufacture
US20030224546A1 (en) * 2002-05-30 2003-12-04 Chen Wenjun W. Method and apparatus for reducing noise in electrical power supplied to a semiconductor
WO2005024945A1 (ja) * 2003-09-01 2005-03-17 Fujitsu Limited 集積回路部品及び実装方法
US7795934B2 (en) * 2003-12-11 2010-09-14 Micron Technology, Inc. Switched capacitor for a tunable delay circuit
US7738259B2 (en) * 2004-01-22 2010-06-15 Alcatel Lucent Shared via decoupling for area arrays components
US7183644B2 (en) * 2004-04-26 2007-02-27 Intel Corporation Integrated circuit package with improved power signal connection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1261457A (zh) * 1997-06-27 2000-07-26 阿维科斯公司 表面安装的多层电容器
US6657133B1 (en) * 2001-05-15 2003-12-02 Xilinx, Inc. Ball grid array chip capacitor structure

Also Published As

Publication number Publication date
CN101283630A (zh) 2008-10-08
WO2007021642A3 (en) 2007-04-12
KR20080039995A (ko) 2008-05-07
US20070035014A1 (en) 2007-02-15
WO2007021642A2 (en) 2007-02-22
EP1915891A2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
JP3995596B2 (ja) 多段アレイキャパシター及びその製造方法
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US6310400B1 (en) Apparatus for capacitively coupling electronic devices
US5708296A (en) Power-ground plane for a C4 flip-chip substrate
KR100616384B1 (ko) 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법
US20060180905A1 (en) IC package with signal land pads
US20040022038A1 (en) Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US20140374877A1 (en) Integrated Circuits With On-Die Decoupling Capacitors
US7986532B2 (en) Split thin film capacitor for multiple voltages
US7391110B2 (en) Apparatus for providing capacitive decoupling between on-die power and ground conductors
US6672912B2 (en) Discrete device socket and method of fabrication therefor
KR20060103540A (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
KR20030063433A (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
CN101283630B (zh) 减小bga芯片的与去耦电容器串联的电感的方法和相应组件
CN102668071A (zh) 半导体装置
JP2005521228A (ja) 横方向接続キャパシタを有する電子アセンブリ及びその製造方法
US20240128163A1 (en) Substrates for semiconductor packages, including hybrid substrates for decoupling capacitors, and associated devices, systems, and methods
EP1474695B1 (en) Method and apparatus for testing electronic devices
US5598035A (en) Integrated circuit package with external storage capacitor for improved signal quality for sensitive integrated circuit elements
US6911736B2 (en) Electrostatic discharge protection
JPH1174449A (ja) メモリモジュール
US20090268422A1 (en) Scalable electronic package assembly for memory devices and other terminated bus structures
US6525945B1 (en) Method and system for wide band decoupling of integrated circuits
US20090273079A1 (en) Semiconductor package having passive component bumps
US20060087822A1 (en) Integrated structure with CPU and north bridge chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110511

Termination date: 20160807

CF01 Termination of patent right due to non-payment of annual fee