CN101276844A - 非易失性半导体存储器的存储单元 - Google Patents

非易失性半导体存储器的存储单元 Download PDF

Info

Publication number
CN101276844A
CN101276844A CNA2008100028270A CN200810002827A CN101276844A CN 101276844 A CN101276844 A CN 101276844A CN A2008100028270 A CNA2008100028270 A CN A2008100028270A CN 200810002827 A CN200810002827 A CN 200810002827A CN 101276844 A CN101276844 A CN 101276844A
Authority
CN
China
Prior art keywords
mentioned
charge storage
storage layer
dielectric film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100028270A
Other languages
English (en)
Other versions
CN101276844B (zh
Inventor
安田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101276844A publication Critical patent/CN101276844A/zh
Application granted granted Critical
Publication of CN101276844B publication Critical patent/CN101276844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供关于写入/清除以及保存具有出色特性的MONOS型存储单元，本发明例子的存储单元具备形成在源·漏扩散层之间的沟道上，主要的构成元素是Si，O，N的第1绝缘膜、形成在第1绝缘膜上，主要的构成元素是Hf，O，N的电荷存储层，形成在电荷存储层上，具有比第1绝缘膜高的介电常数的第2绝缘膜，形成在第2绝缘膜上的控制栅电极，另外，第1绝缘膜的组成与电荷存储层的组成的关系以(A)第1绝缘膜的价电子带带阶比电荷存储层的价电子带带阶大，而且，(B)电荷存储层内的基于氧空位的陷阱能级存在于电荷存储层的带隙内为条件决定。

Description

非易失性半导体存储器的存储单元
技术领域
本发明涉及由绝缘层构成电荷存储层的非易失性半导体存储器的存储单元。
背景技术
在栅极长度小于等于30nm的NAND型闪速存储器的存储单元的候选结构之一中，有相邻单元之间的干涉少的MONOS(金属/氧化膜/氮化膜/氧化膜/半导体)构造。
MONOS型存储单元以由绝缘膜构成电荷存储层这一点为特征。
即，在该存储单元中，例如在Si衬底上的两个源·漏扩散层之间的沟道上，层叠在写入/清除时通过电荷的隧道绝缘膜、作用为电荷存储层的氮化硅膜、具有阻止电流的功能的阻挡绝缘膜以及栅电极。
这里，如果把MONOS型存储单元的隧道绝缘膜做成氧氮化硅膜(SiON)，则将提高写入/清除特性以及保存特性(例如，参照专利文献1)。
另外，如果把电荷存储层从氮化硅膜替换成高介电常数(high-k)绝缘膜，则能够同时实现增大电荷存储层的陷阱密度和降低电等效膜厚(EOT：Equivalent Oxide Thickness)(例如，参照非专利文献1)。
进而，还提出了把隧道绝缘膜以及电荷存储层的双方做成high-k绝缘膜的技术(例如，参照专利文献2)
然而，关于写入/清除以及保存，要求具有更出色特性的MONOS型存储单元。
[专利文献1]特开2004-165553号公报
[专利文献2]特开2005-268756号公报
[非专利文献1]T.Sugizaki，M.kobayashi，M.Ishidao，H.Minakata，M.Yamaguchi，Y.Tamura，Y.Sugiyama，T.Naknishi，and H.Tanaka，“Novel Multi-bit SONOS Type Flash Memory Using aHigh-k Charge Trapping Laver”，Symp.VLSI Tech.Digest p.27(2003)
[非专利文献2]N.Yasuda，K.Muraoka，M.Koike andH.Satake，“The relation between Dielectric Constant and FilmComposition of Ultra-Thin Silicon Oxynitride Films：ExperimentalEvaluation and Analysis of Nonlinearity”，Ext.Abs.SSDM p.486(2001)
[非专利文献3]K.Muraoka，K.Kurihara，N.Yasuda andH.Satake，“Optimum structure of deposited ultrathin silconoxynitride film to minimize leakage current”，J.Appl.Phys.94，2038(2003)
[非专利文献4]J.Robertson，“Band offsets of wide-band-gap oxides and implications for future electronic devices”，J.Vac.Sci.Technol.B 18，1758(2000)
[非专利文献5]N.Umezawa，K.Shiraishi，T.Ohno，H.Watanabe，T.Chikyow，K.Torii，K.Yamabe，K.Yamada，H.Kitajima and T.Arikado，“First-principles studies of the intrinsiceffect of nitrogen atoms on reduction in gate leakage current troughHf-based high-k dielectrics”，Appl.Phys.Lett.86，143507(2005)
[非专利文献6]S.V.Hattangady，H.Niimi，and G.Lucovsky，“Integrated processing of silicon oxynitride films by combined plasmaand rapid-thermal processing”，J.Vac.Sci.Technol.A14，3017(1996)
[非专利文献7]G.Shang，P.W.Peacock and J.Robertson，“Stability and band offsets of nitrogenated high-dielectric-constantgate oxides”，Appl.Phys.Lett.84，108(2004)
[非专利文献8]K.Xiong，J.Robertson，M.C.Gibson andS.J.Clark，“Defect energy levels in HfO2 high-dielectric-constantgate oxide”，Appl.Phys.Lett.87，183505(2005)
[非专利文献9]H.Momida，T.Hamada，T.Yamamoto，T.Uda，N.Umezawa，T.Chikyow，K.Shiraishi and T.Ohno，“Effectsof nitrogen atom doping on dielectric constants of Hf-based gateoxides”，Appl.Phys.Lett.88，112903(2006)
[非专利文献10]A.Chin，C.C.Laio，C.Chen，K.C.Chiang，D.S.Yu，W.J.Yoo，G.S.Samudra，T.Wang，I.J.Hsieh，S.P.McAlisterand C.C.Chi，“Low Voltage High Speed SiO2/AlGaN/AlLaO3/TaN Memory with Good Retention”，IEDM Tech.Dig.pp.165-168(2005)
[非专利文献11]K.Matsunaga，T.Tanaka，T.Yamamoto，Y.Ikuhara，“First-principles calculations of intrinsic defects inAl2O3”，Phys.Rev.B 68，085110(2003)
[非专利文献12]G.Lucovsky，Y.Wu，H.Niimi，V.Misra，J.C.Phillips，“Bonding constraints and defect formation at interfacesbetween crystalline silicon and advanced single layer and compositegate dielectrics”，Appl.Phys.Lett.74，2005(1999)
[非专利文献13]T.Ito，I.Kato，T.Nozaki，T.Nakamura andH.Ishikawa，“Plasma-enhanced thermal nitridation of silicon”，Appl.Phys.Lett.38，370(1981)
[非专利文献14]X.P.Wang，C.Shen，M.-F.Li，H.Y.Yu，Y.Sun，Y.P.Feng，A.Lim，H.W.Sik，A.Chin，Y.C.Yeo，P.Lo andD.L.Kwong，“Dual Metal Gates with Band-Edge Work Functions onNovel HfLaO High-k Gate Dielectric”，Session 2.2，2006 Symp.VLSITech.(2006)
[非专利文献15]E.Suzuki，Y.Hayashi，K.Ishii and T.Tsuchiya，“Traps created at the interface between the nitride and the oxide onthe nitride by thermal oxidation”，Appl.Phys.Lett.42，608(1983)
发明内容
本发明中，目的在于提供对于写入/清除以及保存具有出色特性的MONOS型存储单元。
与本发明的例子有关的非易失性半导体存储器的存储单元具备在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层、形成在源·漏扩散层之间的沟道上，主要构成元素是Si，O，N的第1绝缘膜、形成在第1绝缘膜上，主要构成元素是Hf，O，N的电荷存储层、形成在电荷存储层上，具有比第1绝缘膜高的介电常数的第2绝缘膜、形成在第2绝缘膜上的控制栅电极。另外，第1绝缘膜的组成与电荷存储层的组成的关系以(A)第1绝缘膜的价电子带带阶(band offset)比电荷存储层的价电子带带阶大，而且(B)电荷存储层内的基于氧空位的电子的陷阱能级存在于电荷存储层的带隙内这两点为条件决定。
依据本发明，在把隧道绝缘膜做成氧氮化硅膜，把电荷存储层做成high-k绝缘膜的情况下，由于使用具有最佳的能带侧面图(bandprofile)和陷阱能级的组成的材料，因此能够提供关于写入/清除以及保存具有出色特性的MONOS型存储单元。
附图说明
图1是表示作为参考例的单元构造的例子的剖面图。
图2是表示有效电场与隧道电流的关系的说明图。
图3是表示隧道电流对于氧氮化硅膜的组成的依赖性的说明图。
图4是表示当接合了氧氮化硅膜与high-k绝缘膜时的能带侧面图的说明图。
图5是表示起因于隧道绝缘膜与电荷存储层的能带侧面图的清除效率的差异的说明图。
图6是表示氧氮化硅膜的价电子带带阶的理论值与实验值的说明图。
图7表示在电荷存储层中使用了HfON时的适当的组成范围。
图8表示在电荷存储层中使用了HfAlON的情况下，陷阱能级存在于带隙内时的组成范围。
图9表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图10表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图11表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图12表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图13表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图14表示在电荷存储层中使用了HfAlON时的适当的组成范围。
图15表示在电荷存储层中使用了HfSiON的情况下，陷阱能级存在于带隙内时的组成范围。
图16表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图17表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图18表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图19表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图20表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图21表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图22表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图23表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图24表示在电荷存储层中使用了HfSiON时的适当的组成范围。
图25是表示作为第1实施形态的单元构造的剖面图。
图26是表示作为第1实施形态的单元构造的剖面图。
图27是表示第1实施形态的单元构造的制造方法的剖面图。
图28是表示第1实施形态的单元构造的制造方法的剖面图。
图29是表示第1实施形态的单元构造的制造方法的剖面图。
图30是表示第1实施形态的单元构造的制造方法的剖面图。
图31是表示第1实施形态的单元构造的制造方法的剖面图。
图32是表示作为第2实施形态的单元构造的剖面图。
图33是表示作为第3实施形态的单元构造的剖面图。
图34是表示作为第4实施形态的单元构造的剖面图。
图35是表示作为第5实施形态的单元构造的剖面图。
图36是表示作为第6实施形态的单元构造的剖面图。
图37是表示作为第7实施形态的单元构造的剖面图。
图38是把本发明的组成范围内的例子与组成范围外的例子进行比较的图。
图39是把本发明的组成范围内的例子与组成范围外的例子进行比较的图。
图40表示两个样本的组成比的关系。
图41表示两个样本的清除特性的差异。
(符号说明)
101：硅衬底
102：隧道绝缘膜
103：电荷存储层
104：阻挡绝缘膜
105：控制栅电极
106：势垒金属
107：低电阻金属膜
108：源·漏扩散层
111、114：掩模材料
112a：缝隙
112b：元件分离沟槽
113：氧化硅膜(埋入氧化膜)
204：阻挡绝缘膜(镧·氧化铪)
304：阻挡绝缘膜(镧·铝酸盐)
305：控制栅电极(钽·碳化物)
403：电荷存储层(氧氮化铪·铝酸盐)
504：阻挡绝缘膜(添加硅的镧·铝酸盐)
509：界面陷阱层(铪·硅酸盐)
具体实施方式
在本发明中，把MONOS型存储单元的隧道绝缘膜、电荷存储层以及阻挡绝缘膜的全部作成介电常数比氧化硅膜高的绝缘膜或者包含它的构造，谋求提高存储单元的性能。如果把阻挡绝缘膜做成高介电常数(high-k)绝缘膜，则能够减少通过该绝缘膜流过的漏电流，谋求提高写入/清除特性以及保存特性。另外，如果把电荷存储层替换成介电常数比氮化硅膜高的金属氧化物类的绝缘膜，则能够同时实现增大电荷存储层的陷阱密度和降低电等效膜厚(EOT：Equivalent Oxide Thickness)。另外，如果把隧道绝缘膜从氧化硅膜替换成氧氮化硅膜，则能够谋求确保高电场区的写入/清除电流和降低低电场区的漏电流。进而，在把隧道绝缘膜、电荷存储层以及阻挡绝缘膜的每一个做成上述那样的介电常数高的绝缘膜或者包含它的构造的情况下，对于应该怎样处理构成它们的材料的相互关系进行了研究。特别是，由于隧道绝缘膜与电荷存储层的相互关系对电荷的存储/释放特性产生影响，因此十分重要，因此进行了面向最优化的研究。
以下，参照附图，详细地说明用于实施本发明的例子的最佳形态。
1.概要
在与本发明的例子有关的非易失性半导体存储器的存储单元中，由氧氮化硅膜(SiON)构成隧道绝缘膜，而且，由添加了氮的高介电常数(high-k)金属氧化物构成电荷存储层。进行这时的电荷存储层(high-k金属氧氮化物)的氮浓度的最优化，提供具有出色性能和可靠性的MONOS型存储单元。
如果增加对于high-k金属氧化物的氮的导入量，则能够与隧道绝缘膜的价电子带带阶相比使电荷存储层的价电子带带阶更小。从这一点决定导入氮量的下限。另一方面，氮导入量的上限以把电荷存储层内的基于氧空位的电子的陷阱能级收容在其带隙内为条件决定。
high-k金属氧氮化物的最佳的氮浓度范围或者high-k金属氧氮化物的最佳的组成范围由于在每种构成电荷存储层的材料(例如，HfON，HfAlON，HfSiON等)中不同，因此在实施形态中详细地说明这些每一种材料的最佳范围。
依据本发明的例子，通过由氧氮化硅膜(SiON)构成隧道绝缘膜，隧道绝缘膜的电流在进行写入/清除的高电场区中增大，在进行保存(数据保持)的低电场区中减小。从而，能够同时实现写入/清除特性以及保存特性的提高。
通过由high-k绝缘膜构成电荷存储层，能够实现电等效膜厚(EOT)小的MONOS型存储单元，能够对低电源电压化做出贡献。
进而，对于电荷存储层(陷阱层)的氮导入产生以下的效果。
第1，通过降低电荷存储层的价电子带带阶，使支配MONOS的性能的清除动作的速度提高。
第2，通过把电荷存储层内的基于氧缺损的空位的电子的陷阱能级收容在电荷存储层带隙内，确保作为电荷存储层必需的捕获电荷的功能，提高写入特性以及保存特性。
如上所述，依据本发明的例子，能够实现对于写入/清除以及记录的全部具有出色特性的MONOS型存储单元。
2.参考例
首先，说明本发明的参考例。
图1表示与本发明的参考例有关的MONOS型存储单元。
该图(a)是沿着沟道长度方向的剖面图，该图(b)是沿着沟道宽度方向的剖面图。在这些图中，沟道长度方向是指位线延伸的列方向，沟道宽度方向是指字线(控制栅电极)延伸的行方向。
首先，如该图(a)所示，在掺杂了p型杂质的硅衬底(包括阱)11的表面部分中，相互隔开间隔配置两个源·漏扩散层21。源·漏扩散层21之间是沟道区，如果存储单元成为导通状态，则在沟道区中形成使两个源·漏扩散层21电导通的沟道。
在沟道区上，配置厚度为约3～4nm的隧道氧化膜(SiO2)12。在隧道氧化膜12上，层叠厚度为约6nm的氮化硅膜13、厚度10nm的氧化硅膜(阻挡绝缘膜)14以及厚度100nm的磷掺杂多晶硅膜(控制栅电极)15。
以这些层叠的栅极部分作为掩模，在硅衬底11内通过自校准(self-align)进行杂质的离子注入而形成源·漏扩散层21。
另外，如该图(b)所示，沿着行方向形成多个由隧道氧化膜12、氮化硅膜13、氧化硅膜14以及磷掺杂多晶硅膜15构成的层叠构造(栅极部分)，这些构造由STI(浅槽隔离)构造的元件分离绝缘层22相互分离。
元件分离绝缘层22填满具有从磷掺杂多晶硅膜15的上表面到硅衬底11的深度(例如，大约100nm)的缝隙状的沟槽。
磷掺杂多晶硅膜15的上表面与元件分离绝缘层22的上表面大致一致。而且，在磷掺杂多晶硅膜15上以及元件分离绝缘层22上配置沿着行方向延伸的字线23。字线23例如由钨组成的厚度大约100nm的导电膜构成。
在该构造中，由于隧道绝缘膜是氧化硅膜，因此特别是在清除动作时，难以从硅衬底向电荷存储层注入空穴，清除动作的速度缓慢。另外，由于电荷存储层是氮化硅膜，因此不能减小作为MONOS构造整体的EOT，难以实现低电源电压化。
进而，由于阻挡绝缘膜由具有与隧道绝缘膜相同介电常数的材料(氧化硅膜)构成，因此在写入/清除时，在阻挡绝缘膜中发生的漏电流大。
3.本发明的原理
说明本发明的原理。
(1)定性原理说明
A.关于隧道绝缘膜的材料
在决定MONOS型存储单元的性能方面最重要的是隧道绝缘膜的性质。在隧道绝缘膜中，要求在进行写入/清除的高电场区(～15MV/cm)中流过大电流，而且，在进行数据保持的低电场区(～3.5MV/cm)中漏电流极少的性质。另外，伴随着存储单元的微细化，降低隧道绝缘膜的电厚度(EOT)也是十分重要的。
考察对于满足这样的要求最适宜的材料。
首先，对于氧化硅膜(SiO2)、氧氮化硅膜(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)四种绝缘膜，模拟了漏电流(隧道电流)特性。为了使所有绝缘膜的条件相同，把氧化硅膜的厚度取为3nm，其余所有的绝缘膜的EOT也取为3nm。
图2表示有效电场与漏电流Jg的关系。
横轴是有效电场(SiO2换算电场)，纵轴是漏电流Jg。
这里，关于氧氮化硅膜的组成，在(SiO2)x(Si3N4)1-x中取为x＝0.6，而即使是其它的组成，在高电场区中也可以得到几乎相同的结果。
另外，氧氮化硅膜的相对介电常数ε以非专利文献2为参考，取为ε＝6.23。进而，根据非专利文献3的思路，对于氧氮化硅膜的电子的势垒高度(barrier height)φe取为φe＝2.48eV。其中，把氧化硅膜的势垒高度假定为3.15eV，把氮化硅膜的势垒高度假定为2.15eV。
如从该图所明确的那样，在氧化硅膜的情况下，在低电场区中漏电流比较大，可预测到数据保持(保存)性能恶化。
另一方面，在氧化铝以及氧化铪的情况下，在低电场区中漏电流小，但是在高电场区中也使隧道电流(漏电流)减小。这样的特性在氧化铝以及氧化铪以外的high-k绝缘膜中也同样得到。
然而，在写入/清除动作中，必须使流过隧道绝缘膜的电流的电流密度成为0.1A/cm2左右的值。在氧化硅膜以及氧氮化硅膜中，在小于等于15MV/cm的有效电场中能够实现该电流密度，而在氧化铝、氧化铪等high-k材料中，为了得到0.1A/cm2左右的电流密度，需要大于等于20MV/cm的有效电场。
因此，作为隧道绝缘膜如果使用high-k材料，则在写入/清除时，必须对MONOS构造施加高电压。从这一点得出结论，即high-k材料不适宜作为隧道绝缘膜。
与此不同，在氧氮化硅膜中，在高电场区实现与氧化硅膜几乎相等的隧道电流(漏电流)的电流密度，而且，在低电场区实现比氧化硅膜还小的漏电流。即，如果在隧道绝缘膜中使用氧氮化硅膜，则能够同时提高写入/清除特性以及数据保持(保存)特性。
从以上情况出发，在本发明的例子中，在隧道绝缘膜中使用氧氮化硅膜。
其次，研究氧氮化硅膜的组成与漏电流的关系。
图3表示氧氮化硅膜的组成与漏电流的关系。
氧氮化硅膜的组成作为(SiO2)x(Si3N4)1-x，组成比x取为x＝0.2，0.4，0.6，0.8这4个。另外，4个样品的电膜厚(EOT)全部取为3nm。
如从该图所明确的那样，高电场区的隧道电流(漏电流)不依赖于氧氮化硅膜的组成，几乎是恒定的。另外，存在越减小组成比x就越减少低电场区的漏电流的倾向。即，氧氮化硅膜的组成比x最好尽可能小。
而在每一种情况下，低电场区中的漏电流都比氧化硅膜的漏电流充分小。
在该意义下，在氧氮化硅膜的组成范围方面没有限制，本发明的例子作为对象的氧氮化硅膜的组成范围取为0＜x＜1。
总体地叙述以上特点时，本发明的例子作为对象的隧道绝缘膜为主要构成元素是Si，O，N的绝缘膜。
B.关于隧道绝缘膜(SiON)与电荷存储层的关系
首先，考虑把隧道绝缘膜取为氧氮化硅膜时的电子物性。
已知如果在氧化硅膜(SiO2)中添加氮，则能带侧面图发生变化。这种情况下，伴随着氮导入量的增加，价电子带带阶大幅度减小，而导带的端部的能量变化(或者导带带阶的变化)较小(例如，参照非专利文献3)。
这是由于在氮原子的p轨道中具有起源的状态密度发生在价电子带的上方，以此为原因，产生由氮导入引起的能带侧面图的变化。价电子带带阶这样很大地变化的现象在决定构成电荷存储层的材料时必须加以考虑。
从而，对于把隧道绝缘膜取为氧氮化硅膜时的MONOS型存储单元的电荷存储层的材料选择的方针进行研究。
作为电荷存储层一般使用的氮化硅膜(Si3N4)不能充分地应对今后的存储单元的微细化。其理由如下。
伴随着存储单元的沟道长度的缩小，MONOS型栅极层叠构造的厚度方向也必须定标(scaling)。即，在微细化了的MONOS型存储单元中，必须使MONOS型栅极层叠构造的电膜厚(EOT)减少。因此，要求降低MONOS型栅极层叠构造各层的电膜厚(EOT)。其中，虽然电荷存储层的EOT也要求减少，但是氮化硅膜的EOT比较大。
因此，由具有比氮化硅膜(Si3N4)高的介电常数的绝缘膜(high-k绝缘膜)构成电荷存储层，降低电荷存储层的EOT。
以下，对于把隧道绝缘膜取为氧氮化硅膜，而且，把电荷存储层取为high-k绝缘膜的情况，进行两者的电子物性的最优化。其论点是能带侧面图和陷阱能级这两点。
首先，叙述MONOS构造的能带侧面图。
电荷存储层必须进行电荷的捕获以及保持。为此，电荷存储层与隧道绝缘膜相比较，导带带阶以及价电子带带阶的双方都小，而且，作为整体最好具有势阱(例如，参照专利文献2)。
这里，所谓「导带的带阶」是以Si的导带的端部的能级为基准的绝缘膜的导带的势垒高度(对于电子的壁垒能量)。另外，所谓「价电子带的带阶」是以Si的价电子带的端部的能级为基准的绝缘膜的价电子带的势垒高度(对于空穴的壁垒能量)。
在今后的微细化了的MONOS型存储单元中，如前面叙述的那样，需要由具有高介电常数的材料(high-k绝缘膜)构成电荷存储层。一般，high-k绝缘膜具有导带的带阶小，而且，价电子带的带阶大的倾向(例如，参照非专利文献4的图7)。
另一方面，作为隧道绝缘膜的氧氮化硅膜，与氧化硅膜(SiO2)相比较，价电子带带阶大幅度减少。因此，如图4的区域A所示那样，在作为隧道绝缘膜的氧氮化硅膜与作为电荷存储层的high-k绝缘膜接合的情况下，在很多时候电荷存储层的价电子带带阶比隧道绝缘膜的价电子带带阶大。
这种情况下，如图5(a)所示，在MONOS型存储单元的清除动作时，难以从Si衬底向电荷存储层注入空穴，清除工作的效率降低。这里，图5(a)的区域A相当于图4的区域A。
从而，在由SiON膜构成隧道绝缘膜，由high-k绝缘膜构成电荷存储层的情况下，为了提高MONOS型存储单元的性能，特别是提高清除动作的性能，如图5(b)所示，需要在使隧道绝缘膜的价电子带带阶比电荷存储层的价电子带带阶相对大的方面下功夫。
作为其强有力的方法之一，在本发明的例子中，提出把电荷存储层取为high-k金属氧化物类的绝缘膜，而且，在其中导入氮的技术。
氮由于把起源于p轨道的状态密度形成在价电子带的端部上方，因此能够提高金属氧化物类绝缘膜的价电子带的端部的能级。即，这是与在氧化硅膜中导入了氮时的价电子带带阶的调制相同的原理。
其次，叙述作为第2论点的陷阱能级。这是因为如上所述，在high-k金属氧化物中导入了氮的情况下，除了价电子带的带阶以外，由于电荷存储层的陷阱能级也变化，因此必须注意其副作用。
以下，详细说明其副作用。在high-k绝缘膜的电荷捕获中，考虑各种因素，而特别是，在包含Hf或者Zr的绝缘膜中，氧空位引起的缺陷成为电荷捕获的主要原因。关于在该氧空位缺陷的能级，在理论上确认了随着氮的导入而上升(例如，参照非专利文献5)。
依据这一点，例如，导入到HfO2内的氮原子与氧空位发生相互作用(耦合)，从氧空位中争夺电子。作为其结果，氧空位成为正带电的状态，其能级上升。
如果HfO2内的氮浓度增加，基于氧空位的能级的上升幅度变大，则基于氧空位的能级最后进入到绝缘膜的导带中。这时的HfON成为在带隙内不具有氧空位缺陷的构造。如果成为这种状态，则由于电荷捕获的主要因素消失，因此不能够把HfON作为MONOS型栅极层叠构造中的电荷存储层使用。
如从该例子所明确的那样，在把隧道绝缘膜取为SiON，把电荷存储层取为high-k金属氧化物的情况下，正确地控制导入到high-k金属氧化物内的氮量是极其重要的。
即，氮向电荷存储层的导入在为了得到具有价电子带带阶小的电荷存储层的MONOS型栅极层叠构造是有效的，但如果过多地加入氮，则电荷捕获(陷阱)的主要因素消失，因此会得到反效果。
根据以上情况，在本发明的例子中，作为电荷存储层使用导入了氮的high-k金属氧化物的同时，提出了其氮浓度的最佳范围。
(2)定量原理说明
以下，为了把前面的定性原理说明与构成隧道绝缘膜以及电荷存储层的材料的组成相结合，进行定量原理说明。
A.SiON膜的组成与价电子带带阶的定量关系
氧氮化硅膜的组成和带阶例如如果参照非专利文献3的图8，则存在以下的关系。
·价电子带带阶对于氧氮化硅膜的组成的依赖性大。
·伴随着氮浓度的增加，价电子带带阶减少。但是，导带带阶不发生很大变化。
这是因为如前面叙述的那样，通过氮的导入，在价电子带的端部附近形成状态密度，主要发生价电子带带阶的变化。
氧氮化硅膜的组成能够用(SiO2)x(Si3N4)1-x，(0＜x＜1)表示(例如，参照非专利文献3)。
这时，氮原子对于总原子数的比例如下。
[数16]
[ N ] [ Si ] + [ O ] + [ N ] = 4 ( 1 - x ) 7 - 4 x · · · ( 1 )
价电子带带阶能够假定为相对于该量线形变化。这是因为价电子带带阶按照氮的状态密度(相对于整体的氮量)决定。
以下，把价电子带带阶记为φv。
如果SiO2的价电子带带阶是φv(SiO2)＝4.5eV，Si3N4的价电子带带阶是φv(Si3N4)＝1.9eV，则氧氮化硅膜(SiO2)x(Si3N4)1-x的价电子带带阶表示为
[数17]
φ v ( SiON ) = φ v ( SiO 2 ) - { φ v ( SiO 2 ) - φ v ( Si 3 N 4 ) } 7 4 [ N ] [ Si ] + [ O ] + [ N ] · · · ( 2 )
即
[数18]
φ v ( x ) = 4.5 - 2.6 7 ( 1 - x ) 7 - 4 x ( eV ) · · · ( 3 )
另外，在(2)式中，右边第2项中的系数(7/4)是归一化因子。
如果把(3)式的价电子带带阶与非专利文献3的图8的实验数据相比较，则成为图6所示。
从该图可知两者相当一致。这表示在这里假定的模型的正确性。
因此，在本发明的例子中，把(3)式用作为氧氮化硅膜的价电子带带阶的表达式。
B.关于从测定量导出SiON膜的组成比的方法
这里，说明从测定量决定作为隧道绝缘膜(第1绝缘膜)的氧氮化硅膜(SiO2)x(Si3N4)1-x的组成比x的方法。
用(SiO2)x(Si3N4)1-x这样的二元类的类合金模型表现氧氮化硅膜是众所周知的。(例如，参照非专利文献6)。
这种情况下，如果用组成比x表现Si，O，N原子的百分比浓度(atomic percent)，则分别如下。
Si：(3-2x)/(7-4x)×100(％)        ……(a)
O：2x/(7-4x)×100(％)             ……(b)
N：4(1-x)/(7-4x)×100(％)         ……(c)
另外，在非专利文献6的图5中，作为组成比x的函数，图示用这些式表示的Si，O，N原子的百分比浓度。
反之，如果在某个测定法中，了解了Si，O，N中某一个原子的百分比浓度，则能够使用(a)、(b)、(c)式计算氧氮化硅膜的组成比x。
在俄歇电子分光法(Auger Electron Spectroscopy：AES)、X射线光电子分光法(X-ray Photoelectron Spectroscopy：XPS)等中，有时评价氮原子与氧原子的比例[N]/[O]。在这种情况下，能够作为
[数19]
x = 2 2 + [ N ] / [ O ]
求组成比x。
C.HfON膜的组成与价电子带带阶的定量关系。
其次，进行电荷存储层是氧氮化铪膜时的价电子带带阶与组成比的关系的定式化。
氧氮化铪膜的组成表示为(HfO2)y(Hf3N4)1-y，(0＜y＜1)。
这里，氮化铪膜的组成不是作为金属材料的HfN，而是作为绝缘物的Hf3N4。
在氧化铪(HfO2)中导入的氮在从价电子带的端部到大约1.1eV上方的能量范围中具有状态密度。另外，对于HfO2(组成比y＝1)的价电子带带阶φv是φv(HfO2)＝3.3eV。根据这些情况，氮浓度最大(组成比y＝0)时的价电子带带阶φv(Hf3N4)成为φv(Hf3N4)＝2.2eV(例如，参照非专利文献7)。
其次，对组成比y为0～1范围内的氧氮化铪膜的价电子带带阶进行定式化。
使用与氧氮化硅膜时相同的思路，假定价电子带带阶相对于氧氮化铪膜的氮原子的比例线性变化。
这种情况下，氮原子对于全部原子数的比例表示如下。
[数20]
[ N ] [ Hf ] + [ O ] + [ N ] = 4 ( 1 - y ) 7 - 4 y · · · ( 4 )
从而，关于氧氮化铪膜的价电子带带阶，作为组成比y的函数能够定式化为如下。
[数21]
φ v ( HfON ) = φ v ( HfO 2 ) - { φ v ( HfO 2 ) - φ v ( Hf 3 N 4 ) } 7 4 [ N ] [ Hf ] + [ O ] + [ N ] · · · ( 5 )
或
[数22]
φ v ( y ) = 3.3 - 1.1 7 ( 1 - y ) 7 - 4 y · · · ( 6 )
D.HfON膜的氧空位缺陷的能级
其次，对于电荷存储层是氧氮化铪膜(HfON)的情况，考察氧空位缺陷的能级怎样依赖于氮浓度。
首先，氧化铪(HfO2)的氧空位缺陷的能级例如如果参照非专利文献8的图2(中性氧空位(VO0)的能级)，则从氧化铪的导带的端部起具有大约2.0eV的深度。
另外，关于在氧化铪中导入了氮时的氧空位缺陷的能级的变化，例如参照非专利文献9的图2。
依据非专利文献9，在包括Hf的绝缘膜中导入氮前后的氧空位(Vo)能级的差异为约2.4eV。从这里所明确的是如果导入氮，则与其导入量相对应地Vo能级上升这一点。
而在非专利文献9的该计算中，绝缘膜不是纯氧化铪，而是添加了Si的铪·硅酸盐，但对于基于氧空位(Vo)的能级的增加，Vo与氮的关系是最优先事项，因此绝缘膜材料在从氧化物变换成氮化物的情况下，氧空位缺陷能级的增加量与是否存在向绝缘膜材料添加的金属或者半导体的添加物无关，始终为约2.4eV。
这是因为如在非专利文献5中讨论的那样，在导入了氮的情况下，与Vo邻接的氮从氧空位(Vo)争夺电子，使氧空位(Vo)带正电，其结果，产生氧空位缺陷的能级的上升。
从而，无论是在氧化铪的情况下，还是在以铪·硅酸盐为首的包含Hf的绝缘膜(HfSiO，HfAlO等)的情况下都完全相同，氧空位缺陷的能级根据对它们导入的氮量发生变化，在氧化物、氮化物之间为约2.4eV的能量差。
遵循以上的结果，关于氧氮化铪膜，关于基于氧空位的能级对组成比的依赖性进行定式化。
如果把氧氮化铪膜的组成记为(HfO2)y(Hf3N4)1-y，则氮原子对于总原子数的比例与前面的(4)式相同，用
[N]/([Hf]+[O]+[N])＝4(1-y)/(7-4y)
表示。
假定氧空位缺陷的能级相对于该量线形变化。在不包括氮的纯氧化铪(HfO2：y＝1)的情况下，设基于氧空位的能级根据非专利文献8的计算，以导带的端部的能级为基准，处在Et(HfO2)＝2.0eV的深度。另外，设氮导入时的Vo能级根据非专利文献9的结果，在从y＝1到y＝0的期间，产生Et(Hf3N4)-Et(HfO2)＝-2.4eV这一大小的变化。其中，由于向深的一侧测量能级，因此负号表示能级的上升。
从而，氧氮化铪膜(HfO2)y(Hf3N4)1-y的氧空位缺陷的能级的深度如果以导带的端部的能级为基准，则表示如下。
[数23]
E t ( HfON ) = E t ( HfO 2 ) - { E t ( HfO 2 ) - E t ( Hf 3 N 4 ) } 7 4 [ N ] [ Hf ] + [ O ] + [ N ] · · · ( 7 )
或
[数24]
ϵ t ( y ) = 2.0 - 2.4 7 ( 1 - y ) 7 - 4 y ( eV ) · · · ( 8 )
如从(8)式所明确的那样，如果继续导入氮(继续减小y)，则从组成比超过了规定值的区域起成为εt＜0，氧空位的能级进入到氧氮化铪膜的导带内。
这时的临界组成在(8)式中使εt＝0，成为y＝0.32。
从而，在本发明的例子中，把氧氮化铪膜的组成比限定在y＞0.32的范围内。由此，能够在MONOS型存储单元的电荷存储层的带隙内存在陷阱能级。
E.关于从测定量导出HfON膜的组成比的方法
这里，叙述从测定量决定作为电荷存储层的HfON膜(HfO2)y(Hf3N4)1-y的组成比y的方法。
HfON膜用把氧化物的成分作为HfO2，把氮化物的成分作为Hf3N4的二元类的类合金模型表现(例如，参照非专利文献7)。
这时，如果用组成比y表现Hf，O，N原子的百分比浓度(atomicpercent)，则分别如下。
Hf：(3-2y)/(7-4y)×100(％)     ……(d)
O：2y/(7-4y)×100(％)          ……(e)
N：4(1-y)/(7-4y)×100(％)      ……(f)
反之，在某个测定法中，如果知道了Hf，O，N的某一个原子的百分比浓度，则能够使用(d)，(e)，(f)式的某一个，导出HfON膜的组成比y。
另外，在俄歇电子分光法(Auger Electron Spectroscopy：AES)、X射线光电子分光法(X-ray Photoelectron Spectroscopy：XPS)等中，也可以在确认了测定对象的物质的主要成分是Hf，O，N的基础上，从氮原子与氧原子的比例[N]/[O]，以
[数25]
y = 2 2 + [ N ] / [ O ]
来求出组成比y。
F.HfAlON膜的组成与价电子带带阶的定量关系
其次，讨论电子存储层是氧氮化铪·铝酸盐时的价电子带带阶。
关于该四元类绝缘材料，使用表示氧化度的组成指标x和包含Hf的绝缘膜的组成指标y，用
[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y
表示。
从而，根据组成坐标(x，y)决定该材料的电子物性量。
关于价电子带带阶相对于氮导入的变化，如在非专利文献7中叙述的那样，与high-k金属氧化物的种类无关，在组成从氧化物到氮化物变化的期间，增加大约1.1eV的大小。
另外，依据非专利文献7以及非专利文献10，对于HfO2，Hf3N4，Al2O3，AlN的价电子带的带阶分别成为φv(HfO2)＝3.3eV，φv(Hf3N4)＝2.2eV，φv(Al2O3)＝4.2eV，φv(AlN)＝3.1eV。
这些是与组成坐标(x，y)＝(1，1)，(0，1)，(1，0)，(0，0)对应的价电子带带阶。
其次，讨论对于任意组成坐标(x，y)的价电子带的带阶。
首先，作为氧化物的组成指标是x＝1，该材料是完全的氧化物(HfO2)y(Al2O3)1-y时的价电子带带阶相对于组成y是线性的，表示如下。
[数26]
φv(HfAlO)＝yφv(HfO2)+(1-y)φv(Al2O3)               …(9)
或
[数27]
φv(HfAlO)＝3.3y+4.2(1-y)(eV)                        …(10)
其次，价电子带带阶与前面的例子相同，认为关于氮原子对总原子数的比例线性变化。这是因为价电子带带阶由氮的状态密度决定。
因此，首先，如果求该材料中的Hf，Al，O，N的原子数的比例，则成为下式。
[数28]
[Hf]∶[Al]∶[O]∶[N]＝(3-2x)y∶(1+x)(1-y)∶x(3-y)∶(1-x)(1+3y)  …(11)
氮原子对于该材料的总原子数的比例如下。
[数29]
[ N ] [ Hf ] + [ Al ] + [ O ] + [ N ] = ( 1 - x ) ( 1 + 3 y ) ( 3 - 2 x ) y + ( 1 + x ) ( 1 - y ) + x ( 3 - y ) + ( 1 - x ) ( 1 + 3 y ) · · · ( 12 )
这里，如非专利文献7所示，注意到无论是哪种high-k材料，完全的氮化物与完全的氧化物相比较，价电子带带阶始终高1.1eV的大小。
作为特别的情况，如果考虑该材料是完全的氮化物(Hf3N4)y(AlN)1-y的极限，则在(12)式中，使x＝0，可以得到下式。
[数30]
[ N ] [ Hf ] + [ Al ] + [ N ] = 1 + 3 y 2 + 5 y · · · ( 13 )
从而，对于任意的组成比(x，y)的氧氮化铪·铝酸盐(HfAlON)的价电子带带阶使用(13)式的归一化因子，表示如下。
[数31]
φ v ( HfAlON ) = 3.3 y + 4.2 ( 1 - y ) - 1.1 ( 1 - x ) ( 1 + 3 y ) ( 1 + 3 y 2 + 5 y ) { ( 3 - 2 x ) y + ( 1 + x ) ( 1 - y ) + x ( 3 - y ) + ( 1 - x ) ( 1 + 3 y ) } ( eV ) · · · ( 14 )
G.HfAlON膜的组成与氧空位缺陷的能级的关系
其次，研究起因于氧氮化铪·铝酸盐内的氧空位的陷阱能级。
与前面的讨论相同，该四元类绝缘材料使用表示氧化度的组成指标x和作为包含Hf的绝缘膜的组成指标y，表示如下。
[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y
起因于氧空位的陷阱能级与组成坐标(x，y)对应确定。
在组成比是y＝0的氧氮化铝((Al2O3)x(AlN)1-x)的情况下，计算数据不一定是充分的，然而如果根据从氧空位向氮的电荷供给是缺陷能级的上升的主要原因这一原则，这种情况下，也可以期待与y＝1的氧氮化铪(HfO2)x(Hf3N4)1-x)时相同的陷阱能级的上升。
依据非专利文献8以及非专利文献11，作为完全的氧化物的HfO2和Al2O3内的起因于氧空位的陷阱能级是Et(HfO2)＝2eV，Et(Al2O3)＝4eV。
这里，Al2O3内的氧空位能级如果直接利用非专利文献9的结果，则从导带的端部起成3.6eV的深度。然而，相对于在该计算中Al2O3的带隙为6eV，实际上在MONOS型栅极层叠构造中使用的Al2O3带隙是～7eV左右(γ-Al2O3，结晶化以后)，因此需要修正带隙。
这时，如果考虑与带隙成比例地陷阱能级也应该修正，则基于氧空位的Al2O3的陷阱能级应该是从导带的端部起～4.2eV的深度。
这样，虽然Al2O3内的氧空位缺陷的能级根据估计法稍有不同，然而可以认为从导带的端部起大概位于～4eV的深度。
如果汇总以上的结果，则对于完全的氧化物(HfO2)y(Al2O3)1-y的氧空位缺陷的能级如下。
[数32]
Et(HfAlO)＝yEt(HfO2)+(1-y)Et(Al2O3)               …(15)
或
[数33]
φv(HfAlO)＝2y+4(1-y)(eV)                         …(16)
进而，如果使该材料从氧化物变化成氮化物，考虑氧空位能级上升2.4eV的大小时，则对于任意组成(x，y)的氧氮化铪·铝酸盐的氧空位缺陷能级表示如下。
[数34]
E t ( HfAlON ) = 2 y + 4 ( 1 - y ) - 2.4 ( 1 - x ) ( 1 + 3 y ) ( 1 + 3 y 2 + 5 y ) { ( 3 - 2 x ) y + ( 1 + x ) ( 1 - y ) + x ( 3 - y ) + ( 1 - x ) ( 1 + 3 y ) } · · · ( 17 )
其中，Et以导带的端部作为基准点，在陷阱能级比其深(能量低)的情况下，设Et＞0。
H.关于从测定量导出HfAlON膜的组成比(x，y)的方法
这里，表示从实验上可评价的量导出四元类绝缘材料[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y的组成比(x，y)的方法。
如前面叙述的那样，在该四元类绝缘材料中，成立(11)式的关系。
这里，如果把电荷存储层中的Al与Hf的原子数比定义为Rah＝[Al]/[Hf]，另外，把N与O的原子数比定义为Rno＝[N]/[O]，则以下式子成立。
[数35]
R ah = [ Al ] [ Hf ] = ( 1 + x ) ( 1 - y ) ( 3 - 2 x ) y · · · ( 18 )
R no = [ N ] [ O ] = ( 1 - x ) ( 1 + 3 y ) · · · ( 19 )
从这两个公式，包含Hf的绝缘膜的组成比y可以这样得到。在
[数36]
Ay2+By+C＝0                                 …(20)
这样的方程式中，
将系数A，B、C分别设为
[数37]
A＝-3RahRno+3Rah-Rno+6                      …(21)
B＝9RahRno+Rah+4Rno-4                       …(22)
C＝-(3Rno+2)                                …(23)
并求解该式而得到下式。
[数38]
y = - B + B 2 - 4 AC 2 A · · · ( 24 )
另外，作为该四元类绝缘材料的氧化物的组成比x如下。
[数39]
x = 1 1 + R no 3 - y 1 + 3 y · · · ( 25 )
I.HfSiON膜的组成与价电子带带阶的定量关系
其次，研究氧氮化铪·硅酸盐(HfSiON)的价电子带带阶。
该四元类绝缘材料使用表示氧化度的组成指标x以及作为包含Hf的绝缘材料的组成指标y，能够表示如下。
[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y
与该组成坐标(x，y)相对应，决定该材料的电子物性量。
这里，对于HfO2，Hf3N4，SiO2，Si3N4的价电子带带阶分别是φv(HfO2)＝3.3eV，φv(Hf3N4)＝2.2eV，φv(SiO2)＝4.5eV，φv(Si3N4)＝1.9eV。这些分别与组成坐标(x，y)＝(1，1)，(0，1)，(1，0)，(0，0)相对应。
任意组成(x，y)中的价电子带带阶满足这些基准点的价电子带带阶，而且，与氮原子数对于总原子数的比例成正比变化。组成(x，y)中的Hf，Si，O，N的比例是
[数40]
[Hf]∶[Si]∶[O]∶[N]＝(3-2x)y∶(3-2x)(1-y)∶2x∶4(1-x)    …(26)
因此这时的氮原子对于总原子数的比例表示如下。
[数41]
[ N ] [ Hf ] + [ Si ] + [ O ] + [ N ] = 4 ( 1 - x ) ( 3 - 2 x ) y + ( 3 - 2 x ) ( 1 - y ) + 2 x + 4 ( 1 - x ) 4 ( 1 - x ) 7 - 4 x · · · ( 27 )
另外，作为完全的氧化物(x＝1)的铪·硅酸盐(HfO2)y(SiO2)1-y中的价电子带带阶与其组成成比例，可以表示如下。
[数42]
φv(HfSiO)＝yφv(HfO2)+(1-y)φv(SiO2)                     …(28)
或
[数43]
φv(HfSiO)＝3.3y+4.5(1-y)(eV)                             …(29)
如果整理以上的考察，则氧氮化铪·硅酸盐的价电子带的带阶表示如下。
[数44]
φ v ( HfSiON ) = 3.3 y + 4.5 ( 1 - y ) - { 1.1 y + 2.6 ( 1 - y ) } 7 ( 1 - x ) 7 - 4 x ( eV ) · · · ( 30 )
这里，(30)式右边第3项的系数{1.1y+2.6(1-y)}表示氧化物·氮化物间的价电子带带阶。在包含Hf的绝缘材料(HfO2→Hf3N4(y＝1))中，该差是1.1eV，而在氧氮化硅膜(SiO2→Si3N4(y＝0))中，该差成为2.6eV。
J.HfSiON膜的组成与氧空位缺陷的能级的定量关系
其次，研究起因于氧氮化铪·硅酸盐(HfSiON)内的氧空位的陷阱能级。
与前面的论述相同，四元类绝缘材料使用表示氧化度的组成指标x以及作为包含Hf的绝缘材料的组成指标y，表示如下。
[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y
起因于氧空位的陷阱能级根据该组成坐标(x，y)决定。
基于氮导入的氧空位缺陷能级的上升起因于从氧空位向氮的电荷(电子)的供给，因此陷阱能级与氮的状态密度(氮原子对于总原子数的比例)成比例上升。
首先，考虑包含Hf的绝缘材料的组成比成为y＝0的情况，即，作为极限的氧氮化硅膜的氧空位缺陷。
这种情况下的“氧空位缺陷”的实体能够视为Si悬空键。
另外，氧氮化硅膜中的Si悬空键意味着抽出了O原子或者N原子，在概念上与氧空位缺陷相同，另外，在量方面也成为支配性的缺陷。
这种情况下，在组成为(x，y)＝(0，0)的氮化硅膜中，距绝缘材料的导带的端部的Si悬空键的深度是Et(Si3N4)＝2.0eV左右。另外，在组成为(x，y)＝(1，0)的氧化硅膜中，距绝缘材料的导带的端部的Si悬空键的深度成为Et(SiO2)＝3.8eV左右。
其中，假设在Si带隙的中央附近存在缺陷能级。
另外，在包含Hf的绝缘材料的组成比为y＝1的情况，即，作为极限的氧氮化铪膜(HfO2)x(Hf3N4)1-x的情况下，表示如下，
Et(HfON)＝2.0-2.4*7(1-x)/(7-4x)(eV)
这一点与(8)式相同。
如果整理以上的考察，则对于氧氮化铪·硅酸盐的任意组成(x，y)的氧空位的陷阱能级(或者，Si悬空键的缺陷能级)，在以导带的端部为基准时，能够表示如下。
[数45]
E t ( HfSiON ) = 2.0 y + 3.8 ( 1 - y ) - { 2.4 y + 1.8 ( 1 - y ) } 7 ( 1 - x ) 7 - 4 x ( eV ) · · · ( 31 )
其中，设能量上加深的方向为正方向。
这里，(31)式的右边第3项的系数{2.4y+1.8(1-y)}表示氧化物与氮化物间的缺陷能级的能量深度。在包含Hf的绝缘材料(HfO2→Hf3N4(y＝1))中，该差是2.4eV，而在完全的氧氮化硅膜(SiO2→Si3N4(y＝0))中成为1.8eV。
K.关于从测定量导出HfSiON膜的组成比(x，y)的方法
其次，表示从实验上可评价的量导出四元类绝缘材料[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y的组成比(x，y)的方法。
如前面叙述的那样，在该四元类绝缘材料中，关于各元素的原子数比成立(26)式的关系。因此，在把由HfSiON构成的电荷存储层的Si与Hf的原子数比定义为Rsh＝[Si]/[Hf]，把N与O的原子数比定义为Rno＝[N]/[O]时，下式成立。
[数46]
R sh = [ Si ] [ Hf ] = ( 3 - 2 x ) ( 1 - y ) ( 3 - 2 x ) y = 1 - y y · · · ( 32 )
R no = [ N ] [ O ] = 4 ( 1 - x ) 2 x · · · ( 33 )
从而，从Rsh的评价值可以得到下式。
[数47]
y = 1 1 + R sh · · · ( 34 )
另外，从Rno的评价值可以得到下式。
[数48]
x = 1 1 + R no 2 · · · ( 35 )
(3)组成范围
根据以上的定量化，以下表示本发明中的隧道绝缘膜与电荷存储层的优选组成范围。
A.电荷存储层是HfON时的优选组成范围
使用关于作为隧道绝缘膜的氧氮化硅膜的价电子带带阶的(1)、(2)式和关于作为电荷存储层的氧氮化铪膜的价电子带带阶的(4)、(5)式，
如果导入价电子带带阶应该满足的关系式φv(SiON)＞φv(HfON)，则氧氮化硅膜(SiO2)x(Si3N4)1-x的组成x和氧氮化铪膜(HfO2)y(Hf3N4)1-y的组成y应该满足的关系式使用
[数49]
w = { φ v ( SiO 2 ) - φ v ( Si 3 N 4 ) } 7 ( 1 - x ) 7 - 4 x - { φ v ( SiO 2 ) - φ v ( Hf O 2 ) } { φ v ( HfO 2 ) - φ v ( Hf 3 N 4 ) } · · · ( 36 )
这样的量，成为下式。
[数50]
y = 7 ( 1 - w ) 7 - 4 w [其中，0＜x＜1，0＜y＜1]                …(37)
如果在(36)式中适用HfO2，Hf3N4，SiO2，Si3N4的价电子带带阶的值，则表示如下。
[数51]
w = 2.6 7 ( 1 - x ) 7 - 4 x - 1.2 1.1 · · · ( 38 )
另外，在氧氮化铪膜中，对于关于氧空位缺陷的能级的(4)式以及(7)式，如果导入能级存在于氧氮化铪膜的带隙内的条件Et(HfON)＞0，则可以得到以下式。
[数52]
y > 1 1 - 3 7 E t ( HfO 2 ) E t ( Hf 3 N 4 ) · · · ( 39 )
如果使用Et(HfO2)＝2.0eV，Et(Hf3N4)＝-0.4eV，则成为下式。
[数53]
y＞0.32                                    …(40)
在同时满足(36)、(37)式或者(37)、(38)式，以及(39)式或者(40)式的组成范围中，可以得到良好的MONOS特性。
如果图示以上那样求出的氧氮化硅膜(SiO2)x(Si3N4)1-x的组成x和氧氮化铪膜(HfO2)y(Hf3N4)1-y的组成y应满足的关系，则成为图7的斜线范围。
B.电荷存储层是HfAlON时的优选组成范围
使用表示氧化度的组成指标x以及作为包含Hf的绝缘材料的组成指标y，把HfAlON的膜组成表示为[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y时，氧空位缺陷的能级Et(HfAlON)由(17)式给出。
在该缺陷能级满足Et(HfAlON)＞0的情况下，在HfAlON的带隙内存在缺陷能级。
与其相对应的组成范围成为在图8中浅浅地涂敷了的区域。
另外，HfAlON的价电子带带阶φv(HfAlON)由(14)式给出。
另一方面，关于用(SiO2)z(Si3N4)1-z表示了作为隧道绝缘膜的氧氮化硅膜的组成时的价电子带带阶φv(SiON)，在(3)式中用z置换了x的式子给出。关于价电子带带阶，φv(HfAlON)＜φv(SiON)成立的电荷存储层(HfAlON)的组成(x，y)的范围依赖于氧氮化硅膜的组成z决定。
图9至图14表示了对于在从z＝0.4到0.9的范围内改变了氧氮化硅膜的组成z的各个情况，价电子带带阶满足φv(HfAlON)＜φv(SiON)的关系，而且，缺陷能级成为Et(HfAlON)＞0的组成范围(x，y)。
氧氮化硅膜的组成z小于等于0.3的情况下，不存在同时满足两者的范围。另外，如果根据氧氮化硅膜的组成z，把这样的组成范围内的HfAlON用作为电荷存储层，则能够实现良好特性的MONOS型存储单元。
C.电荷存储层是HfSiON时的优选组成范围
使用表示氧化度的组成指标x以及作为包含Hf的绝缘材料的组成指标y，把HfSiON的膜组成表示为[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y时，氧空位缺陷能级Et(HfSiON)由(31)式给出。
在该缺陷能级满足Et(HfSiON)＞0的情况下，在HfSiON的带隙内存在缺陷能级。
与其相对应的组成范围成为在图15中浅浅地涂敷了的区域。
另外，HfSiON的价电子带带阶φv(HfSiON)由(30)式给出。
另一方面，关于用(SiO2)z(Si3N4)1-z表示了作为隧道绝缘膜的氧氮化硅膜的组成时的价电子带带阶φv(SiON)，在(3)式中用z置换了x的式子给出。关于价电子带带阶，φv(HfSiON)＜φv(SiON)成立的电荷存储层(HfSiON)的组成(x，y)的范围依赖于氧氮化硅膜的组成z决定。
图16至图24表示了对于在从z＝0.1到0.9的范围内改变了氧氮化硅膜的组成z的各个情况，价电子带带阶满足φv(HfSiON)＜φv(SiON)的关系，而且，缺陷能级成为Et(HfSiON)＞0的组成范围(x，y)。
如果根据氧氮化硅膜的组成z，把这样的组成范围内的HfSiON用作为电荷存储层，则能够实现良好特性的MONOS型存储单元。
D.以初始性能以及长期可靠性为重点的SiON膜的优选组成范围
其次，研究作为隧道绝缘膜的SiON膜的优选组成范围。
根据基于WKB近似的隧道电流的理论计算，如图3所示，由于越减小组成比x，越能够抑制低电场漏电流，同时确保高电场区的电流，因此只要SiON膜是无缺陷的理想的材料，则基本上优选的是组成比x小。
然而，另一方面，氮化硅膜由于是缺陷多的膜，因此有可能出现起因于缺陷的载流子捕获的发生、基于应力施加的漏电流(Stress-induced leakage current：SILC)的发生、绝缘耐压和老化破坏电荷量Qbd(charge to breakdown)的恶化。
例如，依据专利文献12，绝缘膜中的缺陷密度根据使构成原子的键(bond)的制约(constraint)决定。该「键的制约」(bond constraint)与构成原子的平均配位数(average coordination number)Nav成比例，Nav＝3成为缺陷多少的分界。
在氧氮化硅膜(SiO2)x(Si3N4)1-x中，平均配位数计算如下。
Si原子是4配位，氧原子是2配位，氮原子是3配位。
而且，由于各个原子的存在比例分别是(3-2x)/(7-4x)，2x/(7-4x)，4(1-x)/(7-4x)，因此氧氮化硅膜的平均配位数Nav计算如下。
[数54]
N av = 4 3 - 2 x 7 - 4 x + 2 2 x 7 - 4 x + 3 4 ( 1 - x ) 7 - 4 x = 8 ( 3 - 2 x ) 7 - 4 x · · · ( 41 )
在组成比是x＝0的氮化硅膜(Si3N4)中，Nav＝24/7＝3.43，由于Nav＞3，因此氮化硅膜属于缺陷多的膜的种类。
另一方面，在组成比是x＝1的氧化硅膜(SiO2)中，Nav＝8/3＝2.67，由于Nav＜3，因此可以说氧化硅膜是几乎没有缺陷的膜。
在(41)式中，如果使Nav＝3，则这时的组成比x成为0.75。从而，如果使x＞0.75，则可以得到缺陷少，长期可靠性高的隧道绝缘膜，然而如从图3所明确的那样，隧道绝缘膜的性能(初始性能)不一定高。另一方面，如果使x＜0.75，则缺陷多，在可靠性方面是不利的，然而作为隧道绝缘膜的初始性能可以得到高性能。
从而，在与隧道绝缘膜的初始性能相比较，需要以长期可靠性为重点的情况下，可以使用SiON膜的组成比x大于等于0.75的区域。
另外，反之在与隧道绝缘膜的长期可靠性相比较，以初始性能为重点的情况下，可以使用SiON膜的组成比x小于等于0.75的区域。
当然在每种情况下，都应根据本发明的例子，依据隧道绝缘膜的组成形成最佳组成的电荷存储层。
另外，关于以隧道绝缘膜的初始性能为重点还是以长期可靠性为重点，依赖于集成了存储单元所制作的闪速存储器的使用用途。
4.实施形态
根据至此为止叙述的本发明的原理，使用附图详细说明用于实施本发明的最佳形态。
(1)第1实施形态
图25表示第1实施形态的存储单元。
该图(a)是沿沟道长度方向的剖面图，该图(b)是沿着沟道宽度方向的剖面图。另外，图26详细地表示图25(a)的构造。
在p型硅衬底(包括阱)101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。源·漏扩散层108之间是沟道区，如果存储单元成为导通状态，则在沟道区中形成使两个源·漏扩散层108电导通的沟道。
在沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度为约4nm的隧道绝缘膜(第1绝缘膜)102。在隧道绝缘膜102上，例如配置由氧氮化铪膜(HfON)构成的厚度为约10nm的电荷存储层103。在电荷存储层103上，例如配置由氧化铝膜(Al2O3)构成的厚度为约15nm的阻挡绝缘膜(第2绝缘膜)104。
在阻挡绝缘膜104上，例如配置由氮化钽(TaN)构成的控制栅电极105。在控制栅电极105上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上，例如配置由钨(W)构成的低电阻金属膜107。
另外，隧道绝缘膜102、电荷存储层103、阻挡绝缘膜104、控制栅电极105以及势垒金属106沿着行方向形成多个，它们由STI(浅槽隔离)构造的元件分离绝缘层122相互分离。
低电阻金属膜107沿着行方向延伸，成为字线。
这里，隧道绝缘膜(SiON)102的组成例如取为(SiO2)0.8(Si3N4)0.2，电荷存储层(HfON)103的组成例如取为(HfO2)0.8(Hf3N4)0.2。
其中，隧道绝缘膜102以及电荷存储层103的组成不限于x＝0.8，y＝0.8，只要包含在图7表示的组成范围内，就可以使用任何组成比。
另外，阻挡绝缘膜104具有比隧道绝缘膜高的介电常数，具有抑制控制栅电极105与电荷存储层103之间的漏电流的功能。只要具有这种性质，则阻挡绝缘膜104就不限于氧化铝膜，可以使用任何材料。
例如，阻挡绝缘膜104也可以由氧氮化铝(AlON)或者氧化铪(HfO2)构成。
构成控制栅电极105的材料考虑功函数以及与阻挡绝缘膜104的反应性决定。控制栅电极105例如由从TaN，TiN，HfN，TaSiN，TaSix，Ru，W，WSix，Ru的组中选出的一种材料或者其硅化物材料构成。
势垒金属106根据制作工艺也可以省略。
另外，低电阻金属膜107例如由从W，WSix，NiSix，MoSix，TiSix，CoSix的组中选出的一种材料构成。
其次，说明图25以及图26的存储单元的制造方法。
在图27～图31中，(a)是沿着沟道长度方向的剖面图，(b)是沿着沟道宽度方向的剖面图。
首先，如图27所示，通过稀释氟氢酸处理，去除存在于掺杂了p型杂质的硅衬底(包括阱)101的表面上的自然氧化膜，使硅衬底101的表面露出。
然后，通过使用了NO气体的热氧氮化法，在硅衬底101上，形成由氧氮化硅膜构成的厚度大约4nm的隧道绝缘膜102。另外，通过等离子体氮化，提高隧道绝缘膜102的氮浓度。
接着，通过氧与氮的混合气体内的反应性溅射法，在隧道绝缘膜102上形成由氧氮化铪膜构成的厚度大约10nm的电荷存储层103。另外，通过以Al2O3为靶的溅射法，在电荷存储层103上，形成由氧化铝膜构成的厚度大约15nm的阻挡绝缘膜104。
进而，通过以Ta为靶的氮气内的反应性溅射法，在阻挡绝缘膜104上形成由氮化钽膜构成的厚度大约30nm的控制栅电极105。另外，通过以钨为靶的氮气内的反应性溅射法，在控制栅电极105上形成由氮化钨膜构成的势垒金属106。
而且，在势垒金属106上形成用于加工元件分离区的掩模材料111。在该掩模材料111上形成光刻胶，把光刻胶曝光以及显影。另外，通过RIE(反应离子蚀刻)法，把光刻胶的图形转印到掩模材料111上。然后，去除光刻胶。
在该状态下，以掩模材料111作为掩模，通过RIE法，顺序蚀刻势垒金属106，控制栅电极105，阻挡绝缘膜104，电荷存储层103以及隧道绝缘膜102，形成用于把沿着行方向邻接的存储单元之间分离的缝隙112a。
进而，通过RIE法，蚀刻硅衬底101，在硅衬底101上形成深度大约100nm的用于元件分离的沟槽112b。
接着，如图28所示，通过CVD法，形成完全填满缝隙112a以及沟槽112b的氧化硅膜(埋入氧化膜)113。接着，通过CMP(ChemicalMechanical Polishing)法，研磨氧化硅膜113直到露出掩模材料111为止，使氧化硅膜113的表面平坦。然后，选择性地去除掩模材料111。
接着，如图29所示，通过CVD法，在势垒金属106上例如形成由钨构成的厚度大约120nm的低电阻金属膜107。
接着，如图30所示，通过CVD法，在低电阻金属膜107上形成掩模材料114。在该掩模材料114上形成光刻胶，把光刻胶曝光以及显影。而且，通过RIE法，把光刻胶的图形转印到掩模材料114上。然后，去除光刻胶。
接着，如图31所示，以掩模材料114作为掩模，通过RIE法，顺序蚀刻低电阻金属膜107，势垒金属106，控制栅电极105，阻挡绝缘膜104，电荷存储层103以及隧道氧化膜102，形成MONOS型栅极层叠构造。
然后，通过CVD法，在MONOS型栅极层叠构造的侧面进行了形成氧化硅膜的处理以后，通过离子注入法，自校准地在硅衬底101的表面区域上形成n+型源漏扩散层108(参照图31)，完成存储单元。最后通过CVD法，形成覆盖存储单元的层间绝缘膜(未图示)。
上述的制造方法不过是一个例子。通过除此以外的制造方法也可以形成图25以及图26的存储单元。
例如，代替溅射法，也可以使用CVD法或者ALD(atomic layerdeposition)法等方法。作为具体的例子，关于作为阻挡绝缘膜的氧化铝膜，代替溅射法，也能够通过使用Al(CH3)3和H2O(或者O3)的ALD法形成。
另外，关于作为电荷存储层的HfON膜，代替反应性溅射法，也可以通过使用Hf[N(CH3)2]4和H2O(或者O3)的ALD法和在HfON膜的形成过程中或者刚刚形成以后进行的NH3气体环境内的退火形成。
另外，NH3气体环境内的退火也可以用基于等离子体氮的处理代替。
另外，在电荷存储层中使用的HfON膜也可以在最初形成了HfO2膜以后，使用氮的离子注入法(加速能量200eV左右)形成。
作为隧道绝缘膜的氧氮化硅膜也可以在基于NH3的Si衬底的热氮化以后，进行氧化处理形成。另外，氧氮化硅膜也可以在进行使用了等离子体增强的基于NH3的Si衬底的氮化(例如，参照非专利文献13)以后，通过进行热氧化或者等离子体氧化形成。
进而，构成上述MONOS型栅极层叠构造的各个膜除了溅射法、CVD法、ALD法以外，也能够通过激光腐蚀(ablation)法、MBE法等成膜方法或者把这些方法组合起来形成。
依据本实施形态，对于氧氮化铪膜的组成y＝0.8的价电子带带阶成为φv(HfON)＝2.9eV，另外，对于氧氮化硅膜的组成x＝0.8的价电子带带阶成为φv(SiON)＝3.54eV。
两者的关系是φv(SiON)＞φv(HfON)，电荷存储层与隧道绝缘膜相比较，价电子带带阶小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，依据本实施形态，对于氧氮化铪膜的组成y＝0.8的氧空位缺陷的能级的深度是1.1eV，位于电荷存储层的带隙内。因此，充分确保陷阱密度，在写入时可以得到所希望的阈值电压偏移，并且，在写入以后可以得到良好的数据保持特性。
从而，对于在NAND型闪速存储器动作中所需要的写入、清除以及数据保持的所有方面都能够得到良好的特性，作为NAND型闪速存储器的存储单元能够实现出色的效果。
(2)第2实施形态
第2实施形态是第1实施形态的变形例。
图32表示第2实施形态的存储单元。
该存储单元与第1实施形态的存储单元的不同点在于作为阻挡绝缘膜204，使用所谓的作为“higher-k”绝缘材料的镧·氧化铪膜(La2Hf2O7)。
该材料由于具有非常大的介电常数，因此如果应用在阻挡绝缘膜204中，则降低漏电流的效果显著。另外，关于把该绝缘膜应用在逻辑CMOS电路时的优越性，例如记载在非专利文献14中。
在p型硅衬底101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。在源·漏扩散层108之间的沟道区上例如配置由氧氮化硅膜(SiON)构成的厚度大约4.5nm的隧道绝缘膜(第1绝缘膜)102。
在隧道绝缘膜102上，例如配置由氧氮化铪膜(HfON)构成的厚度大约10nm的电荷存储层103。在电荷存储层103上，例如配置由镧·氧化铪膜(La2Hf2O7)构成的厚度大约25nm的阻挡绝缘膜(第2绝缘膜)204。
在阻挡绝缘膜204上，例如配置由氮化钽(TaN)构成的控制栅电极105。在控制栅电极105上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上，例如配置由钨(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜102的氧氮化硅膜(SiO2)x(Si3N4)1-x的组成例如为x＝0.7，作为电荷存储层的氧氮化铪膜(HfO2)y(Hf3N4)1-y的组成例如为y＝0.6。另外，作为阻挡绝缘膜204的镧·氧化铪膜(HfO2)z(La2O3)1-z的组成比为z＝2/3。
关于控制栅电极105、势垒金属106以及低电阻金属膜107，能够变更在上述第1实施形态中说明过的材料。
另外，关于图32的存储单元的制造方法，基本上能够直接适用第1实施形态(图27～图31)的工艺。
作为阻挡绝缘膜204的镧·氧化铪膜能够通过溅射法形成，而除此以外也能够通过CVD法、ALD法等形成。
依据本实施形态，对于氧氮化铪膜的组成y＝0.6的价电子带带阶成为φv(HfON)＝2.6eV，对于氧氮化硅膜的组成x＝0.7的价电子带带阶成为φv(SiON)＝3.2eV。
两者的关系是φv(SiON)＞φv(HfON)，电荷存储层与隧道绝缘膜相比较，价电子带带阶小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，依据本实施形态，对于氧氮化铪膜的组成y＝0.6的氧空位缺陷的能级的深度是0.54eV，陷阱能级位于电荷存储层的带隙内。因此，能够充分确保陷阱密度，在写入时可以得到所希望的阈值电压偏移，同时，在写入以后能够得到良好的数据保持特性。
进而，作为阻挡绝缘膜由于使用介电常数高的镧·氧化铪膜，因此还能够显著地抑制经由阻挡绝缘膜的漏电流，扩大写入以及清除时的阈值电压的间距(window)，并且，减少低电场漏电流，还良好地保持保存特性。另外，在这种MONOS型栅极层叠构造中，通过减少电等价膜厚(EOT)，能够实现降低电源电压带来的低功耗。
从而，在第2实施形态中，可以得到与第1实施形态相同的效果，同时，通过阻挡绝缘膜的改良，进而作为NAND型闪速存储器的存储单元能够实现出色的特性。
(3)第3实施形态
第3实施形态也是第1实施形态的变形例。
图33表示第3实施形态的存储单元。
在该变形例中，关于作为隧道绝缘膜102的氧氮化硅膜，使其组成偏向氮化硅膜，并且，与此相对应，对于作为电荷存储层103的HfON也提高氮浓度。
另外，作为阻挡绝缘膜304，使用作为“higher-k”绝缘材料之一的镧·铝酸盐膜(LaAlO3)。进而，作为控制栅电极305，使用功函数大而且表现出良好的耐热性的钽·碳化物(TaC)。
在p型硅衬底101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。在源·漏扩散层108之间的沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度大约5nm的隧道绝缘膜(第1绝缘膜)102。
在隧道绝缘膜102上，例如配置由氧氮化铪膜(HfON)构成的厚度大约10nm的电荷存储层103。在电荷存储层103上，例如配置由镧·铝酸盐膜(LaAlO3)构成的厚度大约20nm的阻挡绝缘膜(第2绝缘膜)304。
在阻挡绝缘膜304上，例如配置由钽·碳化物(TaC)构成的控制栅电极305。在控制栅电极305上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上，例如配置由钨(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜的氧氮化硅膜(SiO2)x(Si3N4)1-x的组成为x＝0.5，作为电荷存储层的氧氮化铪膜(HfO2)y(Hf3N4)1-y的组成为y＝0.5。作为阻挡绝缘膜的镧·铝酸盐膜(Al2O3)z(La2O3)1-z的组成比为z＝0.5。
关于控制栅电极305，势垒金属106以及低电阻金属膜107能够变更在上述的第1实施形态中说明过的材料。特别是，关于控制栅电极305，代替钽·碳化物，也可以使用氮化钽(TaN)。
另外，关于图33的存储单元的制造方法基本上能够直接适用第1实施形态(图27～图31)的工艺。
在该实施形态中由于提高氧氮化硅膜内的氮浓度，因此如果在等离子体增强氨氮化后进行再氧化工艺，则能够在很短的时间形成所希望的组成的氧氮化硅膜。
作为阻挡绝缘膜304的镧·铝酸盐膜能够通过溅射法形成，而除此以外，也能够通过CVD法、ALD法等形成。
关于镧·铝酸盐膜的形成，可以采用首先形成氧化铝的极薄的膜(基底)，在其上面淀积镧·铝酸盐膜这样的方法。这种情况下，成为基底的氧化铝膜在退火时，与其上面的镧·铝酸盐膜混合成为均匀膜。依据该方法，能够提高镧·铝酸盐膜的耐热性。
依据本实施形态，对于氧氮化铪膜的组成y＝0.5的价电子带带阶成为φv(HfON)＝2.5eV，对于氧氮化硅膜的组成x＝0.5的价电子带带阶成为φv(SiON)＝2.68eV。
两者的关系是φv(SiON)＞φv(HfON)，电荷存储层与隧道绝缘膜相比较，价电子带带阶小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，依据本实施形态，对于氧氮化铪膜的组成y＝0.5的氧空位缺陷的能级是0.32eV，位于电荷存储层的带隙内。因此，充分确保陷阱密度，在写入时能够得到所希望的阈值电压偏移，并且，在写入以后能够得到良好的数据保持特性。
另外，该陷阱深度例如比150℃中的kBT的能量0.036eV还充分大。
另外，作为阻挡绝缘膜，由于使用介电常数高的镧·铝酸盐膜，因此能够抑制经由阻挡绝缘膜的漏电流，扩展写入以及清除的阈值电压的间距，并且，减少低电场漏电流，还可以良好地保持保存特性。另外，在这种MONOS型栅极层叠构造中，通过电等效膜厚(EOT)的减少，能够实现由降低电源电压产生的低功耗。
从而，在第3实施形态中，可以得到与第1实施形态同样的效果，同时，作为NAND型闪速存储器的存储单元，能够实现出色的效果。
(4)
第4实施形态
图34表示第4实施形态的存储单元。
该存储单元与第1实施形态的存储单元的不同点在于作为电荷存储层使用了氧氮化铪·铝酸盐膜。
在p型硅衬底(包括阱)101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。源·漏扩散层108之间是沟道区，如果存储单元成为导通状态，则在沟道区中，形成使两个源·漏扩散层108电导通的沟道。
在沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度大约4.5nm的隧道绝缘膜(第1绝缘膜)102。在隧道绝缘膜102上，例如配置由氧氮化铪·铝酸盐膜(HfAlON)构成的厚度大约8nm的电荷存储层403。在电荷存储层403上，例如配置由镧·铝酸盐膜(LaAlO3)构成的厚度大约20nm的阻挡绝缘膜(第2绝缘膜)304。
在阻挡绝缘膜304上，例如配置由氮化钽(TaN)构成的控制栅电极105。在控制栅电极105上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上例如配置由钨(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜的氧氮化硅膜的组成在(SiO2)z(Si3N4)1-z中为z＝0.7，作为电荷存储层的氧氮化铪·铝酸盐膜的组成为[Al]/[Hf]＝0.250，[N]/[O]＝1.44。
如果根据这些比例使用(20)-(25)式进行计算，则该膜的组成在[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y中，相当于x＝0.5，y＝0.75。另外，作为阻挡绝缘膜的镧·铝酸盐膜(Al2O3)z(La2O3)1-z的组成比为z＝0.5。
关于控制栅电极105，势垒金属106以及低电阻金属膜107，能够变更在上述第1实施形态中说明过的材料。
另外，关于图34的存储单元的制造方法基本上能够直接适用第1实施形态(图27～图31)的工艺。
作为电荷存储层的氧氮化铪·铝酸盐膜例如通过使用Hf靶和Al靶的氧/氮混合气体内的反应性溅射法(reactive co-sputtering)形成。
另外，氧氮化铪·铝酸盐膜也能够通过CVD法、ALD法等方法形成。例如，采用使用Hf[N(CH3)2]4、Al(CH3)3和H2O的ALD法，并且在膜的形成过程中或者最后，进行在NH3气体环境内的退火，由此也能够形成HfAlON膜。这种情况下，代替在NH3气体中的退火，也可以利用等离子体氮化。
对于本实施形态的氧氮化铪·铝酸盐膜的价电子带带阶成为φv(HfAlON)＝2.84eV，对于氧氮化硅膜的组成z＝0.7的价电子带带阶成为φv(SiON)＝3.2eV。
两者的关系是φv(SiON)＞φv(HfAlON)，电荷存储层的价电子带带阶比隧道绝缘膜的还小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，对于本实施形态的氧氮化铪·铝酸盐膜的氧空位缺陷的能级是1.01eV，位于电荷存储层的带隙内。因此，充分确保陷阱密度，在写入时能够得到所希望的阈值电压偏移，并且，在写入以后能够得到良好的数据保持特性。
(5)第5实施形态
第5实施形态是第4实施形态的变形例。
图35表示第5实施形态的存储单元。
该存储单元与第4实施形态的存储单元的不同点在于隧道绝缘膜102以及电荷存储层403的组成比不同，进而，在作为阻挡绝缘膜504的镧·铝酸盐膜中导入了微量的Si。
该Si的添加对提高阻挡绝缘膜504的耐热性做出贡献。另外，作为控制栅电极305，使用钽·碳化物膜(TaC)。
在p型硅衬底101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。在源·漏扩散层108之间的沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度大约4.7nm的隧道绝缘膜(第1绝缘膜)102。在隧道绝缘膜102上，例如配置由氧氮化铪·铝酸盐膜(HfAlON)构成的厚度大约8nm的电荷存储层403，在电荷存储层403上例如配置由添加了微量的Si的镧·铝酸盐膜(LaAlO3(Si))构成的厚度大约20nm的阻挡绝缘膜(第2绝缘膜)304。
在阻挡绝缘膜504上，例如配置由钽·碳化物(TaC)构成的控制栅电极305。在控制栅电极305上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上例如配置由钨(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜的氧氮化硅膜的组成在(SiO2)z(Si3N4)1-z中为z＝0.6，作为电荷存储层的氧氮化铪·铝酸盐膜的组成为[Al]/[Hf]＝0.272，[N]/[O]＝2.02。
如果根据这些比例使用(20)-(25)式进行计算，则该膜的组成在[(HfO2)x(Hf3N4)1-x]y[(Al2O3)x(AlN)1-x]1-y中，与x＝0.4，y＝0.7相对应。另外，作为阻挡绝缘膜的镧·铝酸盐膜(Al2O3)z(La2O3)1-z的组成比为z＝0.5，在这里添加大约2原子％的Si。
关于控制栅电极305，势垒金属106以及低电阻金属膜107，能够变更在上述第1实施形态中说明过的材料。
另外，关于图35的存储单元的制造方法基本上能够直接适用第1实施形态(图27～图31)的工艺。
作为电荷存储层的氧氮化铪·铝酸盐膜例如通过使用Hf靶和Al靶，而且在氧/氮混合气体内的反应性溅射法(reactive co-sputtering)形成。
另外，氧氮化铪·铝酸盐膜除去该方法以外，也能够通过CVD法、ALD法等方法形成。例如，采用使用Hf[N(CH3)2]4、Al(CH3)3和H2O的ALD法，并且在膜的形成过程中或者最后，进行在NH3气体环境内的退火，由此也能够形成。这种情况下，代替在NH3气体中的退火，也可以利用等离子体氮化。
另外，添加了Si的作为阻挡绝缘膜的镧·铝酸盐膜，能够通过溅射法、CVD法，ALD法等方法形成。另外，Si的添加能够用La、Al、Si的反应性溅射形成。
对于本实施形态的氧氮化铪·铝酸盐膜的价电子带带阶成为φv(HfAlON)＝2.80eV，对于氧氮化硅膜的组成z＝0.6的价电子带带阶成为φv(SiON)＝2.92eV。
两者的关系是φv(SiON)＞φv(HfAlON)，电荷存储层的价电子带带阶比隧道绝缘膜的还充分小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，对于本实施形态的氧氮化铪·铝酸盐膜的氧空位缺陷的能级是0.93eV，位于电荷存储层的带隙内。因此，充分确保陷阱密度，在写入时能够得到所希望的阈值电压偏移，并且，在写入以后能够得到良好的数据保持特性。
(6)第6实施形态
图36表示第6实施形态的存储单元。
该存储单元与第4实施形态的存储单元的不同点在于作为电荷存储层503使用了氧氮化铪·硅酸盐。另外，作为阻挡绝缘膜104使用氧化铝膜。
在p型硅衬底101的表面部分上，相互隔开间隔配置两个源·漏扩散层108。在源·漏扩散层108之间的沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度大约4nm的隧道绝缘膜(第1绝缘膜)102。在隧道绝缘膜102上，例如配置由氧氮化铪·硅酸盐膜(HfSiON)构成的厚度大约6nm的电荷存储层503，在电荷存储层503上例如配置由氧化铝膜(Al2O3)构成的厚度大约15nm的阻挡绝缘膜(第2绝缘膜)104。
在阻挡绝缘膜104上，例如配置由氮化钽膜(TaN)构成的控制栅电极105。在控制栅电极105上，例如配置由氮化钨膜(WN)构成的势垒金属106，在势垒金属106上例如配置由钨膜(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜的氧氮化硅膜的组成在(SiO2)z(Si3N4)1-z中为z＝0.8，作为电荷存储层的氧氮化铪·硅酸盐膜的组成为[Si]/[Hf]＝0.667，[N]/[O]＝1.33。
该比例如果使用(34)、(35)式进行计算，则在[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y中，与x＝0.6，y＝0.6相对应。
关于控制栅电极105，势垒金属106以及低电阻金属膜107，能够变更在上述第1实施形态中说明过的材料。
另外，关于图36的存储单元的制造方法基本上能够直接适用第1实施形态(图27～图31)的工艺。
作为电荷存储层的氧氮化铪·硅酸盐膜例如通过使用Hf靶和Si靶的氧/氮混合气体内的反应性溅射法(reactive co-sputtering)形成。
另外，氧氮化铪·硅酸盐膜也能够通过CVD法、ALD法等方法形成。例如，采用使用Hf[N(CH3)2]4、SiH[(CH3)2]3和H2O的ALD法，并且在膜的形成过程中或者最后，进行在NH3气体环境内的退火，由此也能够形成氧氮化铪·硅酸盐膜。
用于导入Si的前体，代替SiH[(CH3)2]3，也可以使用Si2Cl6。另外，作为氧化剂，代替H2O，也可以使用O3。另外，代替NH3气体中的退火，也可以使用等离子体氮化。
作为阻挡绝缘膜的氧化铝膜，能够通过溅射法形成，而也可以通过CVD法或者ALD法形成。在采用ALD法的情况下，例如使用Al[(CH3)3]3和H2O(或者O3)。
对于本实施形态的氧氮化铪·硅酸盐膜的价电子带带阶成为φv(HfSiON)＝2.75eV，对于氧氮化硅膜的组成z＝0.8的价电子带带阶成为φv(SiON)＝3.54eV。
两者的关系是φv(SiON)＞φv(HfSiON)，电荷存储层的价电子带带阶比隧道绝缘膜的还小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，对于本实施形态的氧氮化铪·硅酸盐膜的氧空位缺陷的能级是1.41eV，位于电荷存储层的带隙内。因此，充分确保陷阱密度，在写入时能够得到所希望的阈值电压偏移，并且，在写入以后能够得到良好的数据保持特性。
(7)第7实施形态
图37表示第7实施形态的存储单元。
该存储单元与第6实施形态的存储单元的不同点在于，在作为电荷存储层503的氧氮化铪·硅酸盐膜与作为阻挡绝缘膜104的氧化铝膜之间导入了极薄的铪·硅酸盐膜。
铪·硅酸盐膜起到界面陷阱层509的作用，在提高电荷捕获的效率方面做出贡献。
在p型硅衬底101的表面部分上相互隔开间隔配置两个源·漏扩散层108。在源·漏扩散层108之间的沟道区上，例如配置由氧氮化硅膜(SiON)构成的厚度大约4.5nm的隧道绝缘膜(第1绝缘膜)102。在隧道绝缘膜102上，例如配置由氧氮化铪·硅酸盐膜(HfSiON)构成的厚度大约6nm的电荷存储层503。
在电荷存储层503上，配置起到界面陷阱层509的作用的极薄的铪·硅酸盐膜(HfSiO)。界面陷阱层509的厚度例如设定为大约1nm或者其以下的值。在界面陷阱层509上，例如配置由氧化铝膜(Al2O3)构成的厚度大约15nm的阻挡绝缘膜(第2绝缘膜)104。
在阻挡绝缘膜104上，例如配置由氮化钽膜(TaN)构成的控制栅电极105。在控制栅电极105上，例如配置由氮化钨(WN)构成的势垒金属106，在势垒金属106上，例如配置由钨膜(W)构成的低电阻金属膜107。
这里，作为隧道绝缘膜的氧氮化硅膜的组成在(SiO2)z(Si3N4)1-z中为z＝0.7，作为电荷存储层的氧氮化铪·硅酸盐膜的组成为[Si]/[Hf]＝1.00，[N]/[O]＝2.00。
该比例如果使用(34)、(35)式进行计算，则在[(HfO2)x(Hf3N4)1-x]y[(SiO2)x(Si3N4)1-x]1-y中，与x＝0.5，y＝0.5相对应。
关于控制栅电极105，势垒金属106以及低电阻金属膜107，能够变更在上述第1实施形态中说明过的材料。
另外，关于图37的存储单元的制造方法基本上能够直接适用第1实施形态(图27～图31)的工艺。
作为电荷存储层的氧氮化铪·硅酸盐膜例如通过使用Hf靶和Si靶的氧/氮混合气体内的反应性溅射法(reactive co-sputtering)形成。
氧氮化铪·硅酸盐膜也能够通过CVD法、ALD法等方法形成。例如，采用使用Hf[N(CH3)2]4、SiH[(CH3)2]3和H2O的ALD法，并且在膜的形成过程中或者最后，进行在NH3气体环境内的退火，由此也能够形成氧氮化铪·硅酸盐膜。
用于导入Si的前体，代替SiH[(CH3)2]3，也可以使用Si2Cl6。另外，作为氧化剂，代替H2O，也可以使用O3。另外，代替NH3气体中的退火，也可以使用等离子体氮化。
电荷存储层503上的界面陷阱层509在形成了电荷存储层503以后以短时间的氧化形成。与通过把氮化硅膜的上表面氧化而进行的界面陷阱层的形成(例如，参照非专利文献15)相同，该氧化工艺优选在包含H2O的环境内进行热解(pyrogenic)氧化。
作为阻挡绝缘膜的氧化铝膜能够通过溅射法形成，而也可以通过CVD法或者ALD法形成。在采用ALD法的情况下，例如使用Al[(CH3)3]3和H2O(或者O3)。
对于本实施形态的氧氮化铪·硅酸盐膜的价电子带带阶成为φv(HfSiON)＝2.61eV，对于氧氮化硅膜的组成z＝0.7的价电子带带阶成为φv(SiON)＝3.20eV。
两者的关系是φv(SiON)＞φv(HfSiON)，电荷存储层的价电子带带阶比隧道绝缘膜的还小。因此，能够同时实现提高清除速度和提高清除后的保存特性。
另外，对于本实施形态的氧氮化铪·硅酸盐膜的氧空位缺陷的能级是1.43eV，位于电荷存储层的带隙内。另外，界面陷阱层的铪·硅酸盐膜中的缺陷的能级比它更深。
因此，能够充分确保陷阱密度，在写入时能够得到所希望的阈值电压偏移，并且，在写入以后能够得到良好的数据保持特性。
5.本发明的组成范围内的单元与组成范围外的单元的清除特性的比较
其次，具体表示在图5的示意图中说明过的概念内容作为存储单元的清除特性的差异怎样表现。
作为进入到本发明的组成范围内的例子，如图38所示，设由膜厚2nm的SiON隧道绝缘膜102，膜厚5nm的HfON电荷存储层103，膜厚10nm的Al2O3阻挡绝缘膜104构成的MONOS型存储单元。
氧氮化硅膜：(SiO2)x(Si3N4)1-x的组成比是x＝0.8，电荷存储层：(HfO2)y(Hf3N4)1-y的组成比是y＝0.8。
另外，组成比x＝0.8的SiON膜的价电子带带阶是3.54eV，介电常数是5.4。组成比y＝0.8的HfON膜的价电子带带阶是2.89eV，介电常数是～20。Al2O3的介电常数是11。
作为没有进入到本发明的组成范围的例子，如图39所示，设由膜厚2.64nm的SiON隧道绝缘膜102，膜厚5nm的HfON电荷存储层103，膜厚10nm的Al2O3阻挡绝缘膜103构成的MONOS型存储单元。
与本发明的组成范围内的样本的不同点在于氧氮化硅膜的组成比和膜厚这两点。氧氮化硅膜(SiO2)x(Si3N4)1-x的组成比是x＝0.2。该组成比的SiON膜的价电子带带阶是2.15eV，介电常数是7.13。
另外，在本发明的组成范围内的例子和本发明的组成范围外的例子中，SiON膜的实际膜厚不同，然而作为SiO2换算的电膜厚(EOT)两者都相等，成为1.44nm。
关于这两个样本的组成范围的位置关系如图40所示。P1相当于图38的存储单元，P2相当于图39的存储单元。
图41表示施加了控制栅极电压Vg＝-16V时的清除特性的模拟结果。
在这两个样本中，隧道绝缘膜的电传导机构由于主要考虑为直接隧穿电流(direct tunnel current)，因此如图5中示意地表示的那样，隧道绝缘膜与电荷存储层的价电子带带阶的关系是重要的。在清除结束的1ms附近的时间区内，本发明的组成范围内的存储单元表示出比本发明的组成范围外的存储单元相比非常出色的清除特性。
如从以上的具体例子所明确的那样，如果调整隧道绝缘膜与电荷存储层的组成的关系使得满足本发明的组成范围，则作为MONOS型存储单元能够发挥出色的性能。满足本发明的组成范围在存储单元的微细化方面是非常重要的。这是因为伴随着微细化，隧道绝缘膜越薄，直接隧穿区中的电传导越显著，价电子带带阶的相互关系越重要。
6.适用例
本发明的例子对于具有由绝缘膜构成电荷存储层的存储单元的非易失性半导体存储器，其中特别是采用了NAND型元件结构的闪速存储器中是有效的。
另外，本发明的例子在NOR型，AND型，DINOR型的非易失性半导体存储器，融合了NOR型和NAND型的优点的2晶体管型闪速存储器，进而，具有由2个选择晶体管夹着1个存储单元的构造的3晶体管NAND型等中都能够适用。
7.其它
本发明的例子在不脱离其宗旨的范围内，能够改变各构成要素并具体化。
例如，电荷存储层用Hf类金属氮化物构成，而在与Hf的化学性质几乎相等的Zr类金属氧氮化物中，对于本发明的概念以及定量化的思路与Hf类金属氧化物也相同。另外，对于Hf类金属氧氮化物与Zr类氧氮化物的化合物或者混合物，也适用本发明的思路。
另外，本发明的例子中的隧道绝缘膜以及电荷存储层不一定必须均匀，也不一定必须是单一膜。关于沿着膜厚方向组成不均匀的情况或者多个膜层叠的层叠构造的情况等的价电子带带阶，对于从隧道绝缘膜与电荷存储层的界面中的各个膜的组成导出的价电子带带阶的关系，适用本发明的思路即可。
关于电荷存储层的陷阱能级，在电荷存储层中，对于在氮浓度最高的区域中的组成适用本发明的思路即可。
进而，阻挡绝缘膜不一定必须均匀，也不一定必须是单一膜。关于阻挡绝缘膜与隧道绝缘膜的介电常数的关系，只要阻挡绝缘膜的平均介电常数比隧道绝缘膜的平均介电常数大即可。
另外，本发明的例子中的层叠栅极构造不一定必须形成在硅(Si)衬底上。例如，也可以在形成于硅衬底上的阱区域上形成本发明的层叠栅极构造。另外，代替硅衬底，也可以使用SiGe衬底，Ge衬底，SiGeC衬底等，可以在这些衬底内的阱区域上形成本发明的层叠栅极构造。
进而，在本发明的例子中，还可以使用在绝缘膜上形成薄膜半导体的SOI(silicon on insulator)衬底，SGOI(silicon-germanium oninsulator)衬底，GOI(germanium on insulator)衬底等，可以在这些衬底内的阱区域上形成本发明的层叠栅极构造。
另外，在本发明的例子中，叙述了p型硅衬底(包含阱区域)上的n沟道MONOS栅极层叠构造，而也能够把它置换为n型硅衬底(包含阱区域)上的p沟道MONOS栅极层叠构造。这种情况下，源或漏扩散层的导电类型成为p型。
进而，通过在上述实施形态中公开的多种构成要素的适当组合能够构成各种发明。例如，也可以从上述实施形态中公开的全部构成要素中去除几种构成要素。也可以把不同实施形态的构成要素适当组合。

Claims (13)

1.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
上述第1绝缘膜的组成与上述电荷存储层的组成的关系以
(A)上述第1绝缘膜的价电子带带阶比上述电荷存储层的价电子带带阶大，而且，(B)上述电荷存储层内的基于氧空位的电子的陷阱能级存在于上述电荷存储层的带隙内
为条件决定。
2.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
在把上述第1绝缘膜的组成表示为(SiO2)x(Si3N4)1-x，把上述电荷存储层的组成表示为(HfO2)y(Hf3N4)1-y，其中，0＜x＜1，0＜y＜1，并且把氧化硅膜，氮化硅膜，氧化铪膜，氮化铪膜的价电子带带阶分别表示为φv(SiO2)、φv(Si3N4)、φv(HfO2)、φv(Hf3N4)时，使用
[数1]
w = { φ v ( SiO 2 ) - φ v ( Si 3 N 4 ) } 7 ( 1 - x ) 7 - 4 x - { φ v ( SiO 2 ) - φ v ( HfO 2 ) } { φ v ( H fO 2 ) - φ v ( Hf 3 N 4 ) }
这样的量，使上述第1绝缘膜的组成x与上述电荷存储层的组成y的相互关系满足下式：
[数2]
y < 7 ( 1 - w ) 7 - 4 w [其中，0＜x＜1，0＜y＜1]
而且，
在把各个导带的端部作为基准点，把带隙内的方向作为正方向评价了基于氧化铪膜、氮化铪膜中的氧空位的能级并表示为Et(HfO2)，Et(Hf3N4)时，上述电荷存储层的组成y满足下式：
[数3]
y > 1 1 - 3 7 E t ( HfO 2 ) E t ( Hf 3 N 4 ) .
3.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
在把上述第1绝缘膜的组成表示为(SiO2)x(Si3N4)1-x，把上述电荷存储层的组成表示为(HfO2)y(Hf3N4)1-y，其中，0＜x＜1，0＜y＜1时，使用
[数4]
w = 2.6 7 ( 1 - x ) 7 - 4 x - 1.2 1.1
这样的量，使上述第1绝缘膜的组成x与上述电荷存储层的组成y的相互关系处于
y＜7(1-w)/(7-4w)[其中，0＜x＜1，0＜y＜1]
的范围，而且，
上述电荷存储层的组成y处于满足
y＞0.32
的范围。
4.根据权利要求2或3所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)x(Si3N4)1-x中，x≤0.75。
5.根据权利要求2或3所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)x(Si3N4)1-x中，x≥0.75。
6.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、Al、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
上述第1绝缘膜的组成与上述电荷存储层的组成的关系以
(A)上述第1绝缘膜的价电子带带阶比上述电荷存储层的价电子带带阶大，而且，(B)上述电荷存储层内的基于氧空位的电子的陷阱能级存在于上述电荷存储层的带隙内
为条件决定。
7.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、Al、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
当把上述电荷存储层的Al与Hf的原子数比定义为Rah＝[Al]/[Hf]，另外，把上述电荷存储层的N与O的原子数比定义为Rno＝[N]/[O]时，根据从
[数5]
A＝-3RahRno+3Rah-Rno+6
B＝9RahRno+Rah+4Rno-4
C＝-(3Rno+2)
这样的系数得到的上述电荷存储层的作为Hf类绝缘膜材料的组成指标
[数6]
y = - B + B 2 - 4 AC 2 A
以及与上述电荷存储层的氧化度相关的组成指标
[数7]
x = 1 1 + R no ( 3 - y ) ( 3 y + 1 )
计算上述电荷存储层的价电子带带阶有关的指标
[数8]
&phi; v ( HfAlOH ) = 3.3 y + 4.2 ( 1 - y ) - 1.1 ( 1 - x ) ( 1 + 3 y ) ( 3 y + 1 5 y + 2 ) { ( 1 + x ) ( 1 - y ) + ( 3 - 2 x ) y + x ( 3 - y ) + ( 1 - x ) ( 1 + 3 y ) } ( eV )
并以与上述电荷存储层的价电子带带阶有关的指标相比较，
把上述第1绝缘膜的组成表示为(SiO2)z(Si3N4)1-z时的与上述第1绝缘膜的价电子带带阶有关的指标
[数9]
&phi; v ( SiON ) = 4.5 - 2.6 7 ( 1 - z ) ( 7 - 4 z ) ( eV )
更大的方式，构成上述电荷存储层的组成x，y以及上述第1绝缘膜的组成z的相互关系，而且，
将上述电荷存储层的组成x，y构成为，从上述电荷存储层的组成x，y得到的上述电荷存储层内的氧空位缺陷的能级
[数10]
E t = 4 ( 1 - y ) + 2.2 y - 2.4 ( 1 - x ) ( 1 + 3 y ) ( 3 y + 1 5 y + 2 ) { ( 1 + x ) ( 1 - y ) + ( 3 - 2 x ) y + x ( 3 - y ) + ( 1 - x ) ( 1 + 3 y ) } ( eV )
满足Et＞0eV。
8.根据权利要求7所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)z(Si3N4)1-z中，z≤0.75。
9.根据权利要求7所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)z(Si3N4)1-z中，z≥0.75。
10.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、Si、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
上述第1绝缘膜的组成与上述电荷存储层的组成的关系以
(A)上述第1绝缘膜的价电子带带阶比上述电荷存储层的价电子带带阶大，而且，(B)上述电荷存储层内的基于氧空位的电子的陷阱能级存在于上述电荷存储层的带隙内
为条件决定。
11.一种非易失性半导体存储器的存储单元，其特征在于，具备：
在半导体衬底的表面部分上隔开间隔形成的源·漏扩散层；
形成在上述源·漏扩散层之间的沟道上，主要的构成元素是Si、O、N的第1绝缘膜；
形成在上述第1绝缘膜上，主要的构成元素是Hf、Si、O、N的电荷存储层；
形成在上述电荷存储层上，具有比上述第1绝缘膜高的介电常数的第2绝缘膜；以及
形成在上述第2绝缘膜上的控制栅电极，
当把上述电荷存储层的Si与Hf的原子数比定义为Rsh＝[Si]/[Hf]，另外，把上述电荷存储层的N与O的原子数比定义为Rno＝[N]/[O]时，以与根据上述电荷存储层的作为Hf类绝缘膜材料的组成指标
[数11]
y = 1 1 + R sh
以及与上述电荷存储层的氧化度相关的组成指标
[数12]
x = 1 1 + R no 2
计算的上述电荷存储层的价电子带带阶有关的指标
[数13]
&phi; v ( HfSiON ) = 3.3 y + 4.5 ( 1 - y ) - { 1.1 y + 2.6 ( 1 - y ) } 7 ( 1 - x ) 7 - 4 x ( eV )
相比较，把上述第1绝缘膜的组成表示为(SiO2)z(Si3N4)1-z时的与上述第1绝缘膜的价电子带带阶有关的指标
[数14]
&phi; h , tunnel = 4.5 - 2.6 7 ( 1 - z ) ( 7 - 4 z ) ( eV )
更大的方式，构成上述电荷存储层的组成x，y以及上述第1绝缘膜的组成z的相互关系，而且，
将电荷存储层的组成比x，y构成为，从上述电荷存储层的组成指标x，y得到的与氧空位缺陷的能级有关的指标
[数15]
E t = 2.0 y + 3.8 ( 1 - y ) - { 2.4 y + 1.8 ( 1 - y ) } 7 ( 1 - x ) 7 - 4 x ( eV )
满足Et＞0eV。
12.根据权利要求11所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)z(Si3N4)1-z中，z≤0.75。
13.根据权利要求11所述的非易失性半导体存储器的存储单元，其特征在于，
在上述第1绝缘膜的组成(SiO2)z(Si3N4)1-z中，z≥0.75。
CN2008100028270A 2007-03-27 2008-01-09 非易失性半导体存储器的存储单元 Expired - Fee Related CN101276844B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-082822 2007-03-27
JP2007082822A JP4358252B2 (ja) 2007-03-27 2007-03-27 不揮発性半導体メモリのメモリセル

Publications (2)

Publication Number Publication Date
CN101276844A true CN101276844A (zh) 2008-10-01
CN101276844B CN101276844B (zh) 2010-06-16

Family

ID=39792712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100028270A Expired - Fee Related CN101276844B (zh) 2007-03-27 2008-01-09 非易失性半导体存储器的存储单元

Country Status (4)

Country Link
US (1) US7781824B2 (zh)
JP (1) JP4358252B2 (zh)
KR (1) KR100986852B1 (zh)
CN (1) CN101276844B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034538A (zh) * 2009-09-28 2011-04-27 旺宏电子股份有限公司 一种电荷捕捉存储器及其制造方法
CN102130179A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 Sonos器件
CN104425576A (zh) * 2013-09-05 2015-03-18 瑞萨电子株式会社 半导体器件及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007041206B4 (de) * 2007-08-31 2015-12-17 Advanced Micro Devices, Inc. Halbleiterbauelement und Verfahren zum selbstjustierten Entfernen eines high-k Gatedielektrikums über einem STI-Gebiet
JP4594973B2 (ja) 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
JP5208538B2 (ja) * 2008-02-21 2013-06-12 株式会社東芝 半導体記憶素子
JP5269484B2 (ja) * 2008-05-29 2013-08-21 株式会社東芝 半導体記憶装置
KR20100027871A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 비휘발성 메모리 소자
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
CN102007583B (zh) 2008-10-31 2013-02-13 佳能安内华股份有限公司 介电膜的制造方法、半导体装置的制造方法以及介电膜
KR101052587B1 (ko) * 2008-10-31 2011-07-29 캐논 아네르바 가부시키가이샤 유전체막 및 유전체막을 사용하는 반도체 디바이스
JP5336872B2 (ja) * 2009-02-06 2013-11-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4792132B2 (ja) * 2009-02-27 2011-10-12 キヤノンアネルバ株式会社 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP2011023097A (ja) * 2009-06-16 2011-02-03 Tokyo Electron Ltd チャージトラップ型メモリ装置における書き込み方法、消去方法及びチャージトラップ型メモリ装置
TWI426610B (zh) * 2009-07-22 2014-02-11 Nat Univ Tsing Hua 電荷儲存元件及其製造方法
JP2011151366A (ja) * 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5463423B2 (ja) * 2010-12-28 2014-04-09 キヤノンアネルバ株式会社 チャージトラップ型記憶装置及びその製造方法
JP2013058592A (ja) 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
CN103545182B (zh) * 2012-07-12 2017-03-29 中国科学院微电子研究所 一种低功函数金属栅形成方法
JP5646569B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置
DE112013005645B4 (de) * 2012-11-26 2020-11-19 Longitude Licensing Ltd. Bauelement und Verfahren zu dessen Herstellung
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
JP2019062170A (ja) * 2017-09-28 2019-04-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11489061B2 (en) * 2018-09-24 2022-11-01 Intel Corporation Integrated programmable gate radio frequency (RF) switch
KR20210062012A (ko) * 2018-09-27 2021-05-28 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크 및 반도체 디바이스의 제조 방법
JP2022080348A (ja) * 2020-11-18 2022-05-30 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566929B2 (en) * 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
JP3987418B2 (ja) 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
EP1487013A3 (en) 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
KR100594266B1 (ko) * 2004-03-17 2006-06-30 삼성전자주식회사 소노스 타입 메모리 소자
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JPWO2006059368A1 (ja) 2004-11-30 2008-06-05 富士通株式会社 半導体記憶装置及びその製造方法
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
KR100690911B1 (ko) 2005-07-18 2007-03-09 삼성전자주식회사 2비트 메모리 셀을 포함하는 비휘발성 반도체 집적 회로장치 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034538A (zh) * 2009-09-28 2011-04-27 旺宏电子股份有限公司 一种电荷捕捉存储器及其制造方法
CN102034538B (zh) * 2009-09-28 2014-03-05 旺宏电子股份有限公司 一种电荷捕捉存储器及其制造方法
CN102130179A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 Sonos器件
CN102130179B (zh) * 2010-01-20 2013-04-24 上海华虹Nec电子有限公司 Sonos器件
CN104425576A (zh) * 2013-09-05 2015-03-18 瑞萨电子株式会社 半导体器件及其制造方法
CN104425576B (zh) * 2013-09-05 2019-04-05 瑞萨电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP4358252B2 (ja) 2009-11-04
US20080237688A1 (en) 2008-10-02
KR20080087726A (ko) 2008-10-01
JP2008244163A (ja) 2008-10-09
CN101276844B (zh) 2010-06-16
KR100986852B1 (ko) 2010-10-08
US7781824B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
CN101276844B (zh) 非易失性半导体存储器的存储单元
CN103730516B (zh) 非易失性半导体存储器件
US8030701B2 (en) Memory cell of nonvolatile semiconductor memory device
US7550801B2 (en) Nonvolatile semiconductor memory device
US8482053B2 (en) Nonvolatile semiconductor memory device with high-K insulating film
JP5150606B2 (ja) 不揮発性半導体記憶装置
Tang et al. Progress of high-k dielectrics applicable to SONOS-type nonvolatile semiconductor memories
Huang et al. Ga 2 O 3 (Gd 2 O 3) as a charge-trapping layer for nonvolatile memory applications
Qian High-k Dielectric for Nanoscale MOS Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20140109