CN101272365A - 信号产生装置及其相关方法 - Google Patents

信号产生装置及其相关方法 Download PDF

Info

Publication number
CN101272365A
CN101272365A CNA2007101605478A CN200710160547A CN101272365A CN 101272365 A CN101272365 A CN 101272365A CN A2007101605478 A CNA2007101605478 A CN A2007101605478A CN 200710160547 A CN200710160547 A CN 200710160547A CN 101272365 A CN101272365 A CN 101272365A
Authority
CN
China
Prior art keywords
control signal
signal
coupled
described control
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101605478A
Other languages
English (en)
Inventor
余岱原
汪炳颖
柯凌维
陈信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101272365A publication Critical patent/CN101272365A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0991Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种信号产生装置及其相关方法,该信号产生装置依据输入信号产生合成信号,其包含有锁相环装置、控制单元、检测装置、滤波装置及调制装置。锁相环装置包含相位/频率检测器、控制信号产生器、压控振荡器及分频器。控制单元,控制控制信号产生器以于校正模式中调整控制信号以调整合成信号的频率,其中相位/频率检测器在校正模式中不输出检测信号。检测装置,用于校正模式中检测合成信号以产生校正信号。滤波装置,对输入信号进行滤波并依据校正信号校正输入信号以产生滤波信号。调制装置,调制滤波信号,以产生分频因子。上述信号产生装置降低了锁相环对转换函数的参数变化的敏感度,增加了锁相环的稳定性。

Description

信号产生装置及其相关方法
技术领域
本发明有关于一种信号产生装置,尤指一种具有开路调制补偿机制并以锁相环作为基础的传输器(phase-locked loop based transmitter)及其相关方法,其中调制补偿机制依据信号产生装置的可控制振荡器(controllable oscillator)的输出频率来校正补偿滤波器(compensation filter)。
背景技术
请参阅图1,其所示为现有技术的∑-Δ分数N锁相环传输器(Sigma-deltafractional N phase locked loop transmitter)10。如图所示,∑-Δ分数N锁相环传输器10包含有锁相环电路11、∑-Δ调制器12、频道选择器(channelselector)13、高斯滤波器(Gaussian filter)14以及补偿滤波器15。锁相环电路11包含有相位/频率检测器(phase/frequency detector)11a、电荷泵(charge pump)电路11b、环路滤波器11c、压控振荡器11d以及分频器11e。基频数据Sb被输入至高斯滤波器14,以便取出∑-Δ分数N锁相环传输器10所需的频带。例如:若∑-Δ分数N锁相环传输器10的传送信号是高斯最小相移键控(Gaussian Minimum Shift Keying,GMSK)信号SGMSK,则高斯滤波器14为高斯最小相移键控滤波器(GMSK filter)。再者,锁相环电路11的频率响应类似于低通滤波器的频率响应,而补偿滤波器15则用来在基频数据Sb被∑-Δ调制器12调制之前对基频数据Sb进行补偿。此外,锁相环电路11利用参考频率Sr来合成所需要的频率以传送基频数据Sb。在多频带系统中,锁相环电路11需要产生不同的频带,而频道选择器13则用来选择所需要的频带。因此,经由调整分频器11e的分频数,锁相环电路11可相应地产生不同的频带。
然而,锁相环电路11的环路频宽对于锁相环电路11的转换函数的参数变化相当敏感。为了处理此问题,相关技术的方案陆续被提出;例如:美国专利第7103337号、第7068112号、第6724265号、以及第6806780号。
发明内容
因此,为解决上述环路频宽对于转换函数的参数变化敏感的问题,本发明提供一种具有开路调制补偿机制并以锁相环作基础的传输器及其相关方法,降低了转换函数的参数变化对环路频宽的影响。
依据本发明的一实施方式,其揭露一种信号产生装置。该信号产生装置依据输入信号产生合成信号,其中信号产生装置包含有锁相环装置、控制单元、检测装置、滤波装置与调制装置。锁相环装置包含有:相位/频率检测器,用来依据参考振荡信号与反馈信号产生检测信号;控制信号产生器,耦接至相位/频率检测器,用来依据检测信号产生控制信号;压控振荡器,耦接至控制信号产生器,用来依据控制信号产生合成信号;以及分频器,耦接至压控振荡器,用来依据分频因子对合成信号进行分频以产生反馈信号。控制单元耦接至控制信号产生器,用来控制控制信号产生器以在校正模式中调整控制信号来调整合成信号的频率,其中相位/频率检测器在校正模式中不输出检测信号至控制信号产生器。检测装置耦接至压控振荡器,用来在校正模式中检测合成信号以产生校正信号。滤波装置耦接至检测装置,用来对输入信号进行滤波并依据校正信号来调校输入信号以产生滤波信号。调制装置耦接至滤波装置与分频器,用来调制滤波信号以产生分频因子。
依据本发明的另一实施方式,其另揭露信号产生方法。该信号产生方法依据输入信号产生合成信号,该信号产生方法包含有:使用锁相环装置来产生合成信号。其中锁相环装置包含有:相位/频率检测器,用来依据参考振荡信号与反馈信号来产生检测信号;控制信号产生器,耦接至相位/频率检测器,用来依据检测信号产生控制信号;压控振荡器,耦接至控制信号产生器,用来依据控制信号产生合成信号;以及分频器,耦接至压控振荡器,用来依据分频因子对合成信号进行分频以产生反馈信号。信号产生方法另包含有:控制控制信号产生器以在校正模式中调整控制信号而来调整合成信号的频率,其中相位/频率检测器在校正模式中不输出检测信号至控制信号产生器;在校正模式中检测合成信号以产生校正信号;对输入信号进行滤波并依据校正信号来校正输入信号以产生滤波信号;以及调制滤波信号以产生分频因子。
上述依据输入信号产生合成信号的信号产生装置及信号产生方法通过校正模式中产生的校正信号对输入信号校正以产生分频因子,进而产生反馈信号反馈至锁相环装置,从而降低了锁相环对转换函数的参数变化的敏感度,增加锁相环的稳定性。
附图说明
图1为现有技术的∑-Δ分数N锁相环传输器的示意图。
图2为本发明一实施方式的信号产生装置的示意图。
图3为本发明第一实施方式的检测装置与控制信号产生器的示意图。
图4为本发明第二实施方式的控制信号产生器的示意图。
图5为图2所示的信号产生装置所执行的信号产生方法的流程图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的基准。在通篇说明书及权利要求当中所提及的“包含”为开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或通过其它装置或连接手段间接地电气连接至第二装置。
请参阅图2,图2为本发明一实施方式的信号产生装置100的示意图。信号产生装置100依据输入信号Sbase产生合成信号Fvco,而信号产生装置100包含有锁相环装置102、控制单元104、检测装置106、滤波装置108与调制装置110。请注意,本领域的技术人员应可了解到,信号产生装置100可实际操作为具有适应性补偿滤波器(adaptive compensation filter,例如,滤波装置108)的分数N锁相环合成器(fractional N PLL synthesizer)。锁相环装置102包含有相位/频率检测器102a、控制信号产生器102b、环路滤波器102c、压控振荡器102d与分频器102e,其中相位/频率检测器102a耦接至参考振荡信号Fref并依据参考振荡信号Fref与反馈信号Ffb来产生检测信号Sd,而控制信号产生器102b耦接至相位/频率检测器102a并依据检测信号Sd来产生控制信号Sc,环路滤波器102c耦接至控制信号产生器102b并对控制信号Sc进行滤波以产生参考信号Sr,压控振荡器102d则耦接至环路滤波器102c并依据控制信号Sc来产生合成信号Fvco,以及分频器102e耦接至压控振荡器102d、调制装置110与相位/频率检测器102a,分频器102e依据分频因子(dividing factor)N来对合成信号Fvco进行分频并输出反馈信号Ffb至相位/频率检测器102a。此外,控制单元104耦接至相位/频率检测器102a、控制信号产生器102b与检测装置106,并控制控制信号产生器102b以在校正模式中调整控制信号Sc来调整合成信号Fvco的频率,其中相位/频率检测器102a在校正模式中由控制单元104控制为失能(disabled)。即,相位/频率检测器102a在校正模式中不输出检测信号Sd至控制信号产生器102b。检测装置106耦接至压控振荡器102d,并用来在校正模式中检测合成信号Fvco以产生校正信号Scab,而滤波装置108耦接至检测装置106并由校正信号Scab所校正。在被校正之后,滤波装置108对输入信号Sbase进行滤波以产生滤波信号Sf。另外,调制装置110耦接至滤波装置108与分频器102e并用来调制滤波信号Sf以产生分频因子N。
请参阅图3,图3为本发明第一实施方式的检测装置106与控制信号产生器102b的示意图。检测装置106包含有频率检测器106a、寄存单元106b与计算单元106c。频率检测器106a耦接至压控振荡器102d与控制单元104,用来检测第一合成信号Fvco1与第二合成信号Fvco2以分别产生第一计数值N1与第二计数值N2。寄存单元106b耦接至频率检测器106a与控制单元104,用来暂存第一计数值N1与第二计数值N2。计算单元106c耦接至寄存单元106b与控制单元104,用来依据预定差值ΔNc以及第一计数值N1与第二计数值N2之间的差值ΔNc1以产生校正信号Scab
此外,控制信号产生器102b包含有放电电流源1021、第一开关1022、充电电流源1023、第二开关1024、偏压电流源1025与阻抗单元1026。放电电流源1021产生放电电流Idn。第一开关1022耦接至放电电流Idn并用来选择性地耦接放电电流源1021至控制信号产生器102b的输出节点M,其中第一开关1022在正常模式中由检测信号Sd(未显示于图3中)控制,并且第一开关1022在校正模式中由控制单元104控制。请注意,为了更详细的说明本发明,环路滤波器102c并未显示于图3中。然而,本领域的技术人员应可充分了解,环路滤波器102c可设置在控制信号产生器102b与压控振荡器102d之间。充电电流源1023产生充电电流Iup。第二开关1024耦接至充电电流Iup并用来选择性地耦接充电电流源1023至控制信号产生器102b的输出节点M,其中第二开关1024在正常模式中由检测信号Sd(未显示于图3中)控制,并且第二开关1024在校正模式中由控制单元104控制。偏压电流源1025耦接至控制信号产生器102b的输出节点M并用来产生偏压电流Ibias。阻抗单元1026耦接至控制信号产生器102b的输出节点M并用来依据流经阻抗单元1026的等效电流Ieq来设定控制信号Sc,其中当第一开关1022由控制单元104闭合且第二开关1024由控制单元104断开时,第一控制信号Sc1被输出至压控振荡器102d以使压控振荡器102d产生第一合成信号Fvco1,以及当第一开关1022由控制单元104断开且第二开关1024由控制单元104闭合时,第二控制信号Sc2被输出至压控振荡器102d以使压控振荡器102d产生第二合成信号Fvco2
如本领域的技术人员所熟知,锁相环装置102的开路转换函数Top(s)可利用下列方程式(1)来加以表示:
T op ( s ) = ( K pfd * K vco N ) * ( ( s * τ z 1 + 1 ) * ( s * τ z 2 + 1 ) . . . ( s * τ zl + 1 ) s m * ( s * τ p 1 + 1 ) * ( s * τ p 2 + 1 ) . . . ( s * τ pl + 1 ) ) = K G * L ( s ) - - - ( 1 )
其中Kpfd代表从相位/频率检测器102a至控制信号产生器102b的转换函数,Kvco代表压控振荡器102d的灵敏度,N代表分频器102e的分频因子。因此,锁相环装置102的闭环路转换函数T(s)可利用下列方程式(2)加以表示:
T(s)=KG*L(s)/(1+KG*L(s))             (2)
在真实状况下,如本领域的技术人员所熟知,滤波装置108的补偿转换函数Comp(s)可利用下列方程式(3)加以表示:
Comp(s)=1/T’(s)
       =(1/T(s))*Gcal
       =1+1/(KG*L(s))*Gcal
       =1+(N/Kpfd*Kvco)/L(s)*Gcal    (3)
其中“’”意指真实状况下的实际数值,而Gcal代表滤波装置108的校正因子。因此,为了让滤波装置108的转换函数能符合锁相环装置102的真实响应,校正因子Gcal可依据下列方程式(4)加以设定:
Gcal=(N’/K’pfd*K’vco)/(N/Kpfd*Kvco)    (4)
如此,滤波装置108的补偿转换函数Comp(s)变成:
Comp(s)=(1/T’op(s))
其中T’op(s)代表锁相环装置102的开路转换函数,K’pfd代表从相位/频率检测器102a至控制信号产生器102b的转换函数,K’vco代表压控振荡器102d的灵敏度,且N’代表分频器102e的分频因子。
接下来的段落着重于描述用来得到信号产生装置100的校正因子Gcal的操作。请再次参照图3。在理想状况下,控制单元104控制第一开关1022以耦接放电电流Idn至控制信号产生器102b的输出节点M并断开第二开关1024,然后第一控制信号Sc1被输出至压控振荡器102d以使压控振荡器102d产生第一合成信号Fvco1,即如方程式(5)所示,
Fvco1=Ffree+(Ibias-Idn)*R*Kvco=Fr*N1,       (5)
其中Ffree代表仅由偏压电流Ibias所产生的频率,Fr代表输入至频率检测器106a的参考频率,而R代表阻抗单元1026的电阻值。于是,频率检测器106a产生对应于第一合成信号Fvco1的第一计数值N1。控制单元104控制第二开关1024以耦接充电电流Iup至控制信号产生器102b的输出节点M并断开第一开关1022,然后第二控制信号Sc2被输出至控振荡器102d以使压控振荡器102d产生第二合成信号Fvco2,即如方程式(6)所示,
Fvco2=Ffree+(Ibias+Iup)*R*Kvco=Fr*N2.      (6)
于是,频率检测器106a产生对应于第二合成信号Fvco2的第二计数值N2。因此,第一合成信号Fvco1与第二合成信号Fvco2之间的频率差可利用下列方程式加以表示:
Fvco2-Fvco1=Fr*(N2-N1)
           =(Iup+Idn)*R*Kvco
           =2*Ichp*R*Kvco
           =A
其中为了简明起见,将Iup与Idn设定为彼此相等,且都等于Ichp
相仿地,在真实状况下,控制单元104控制第一开关1022以耦接放电电流Idn’至控制信号产生器102b的输出节点M并断开第二开关1024,然后第一控制信号Sc1’被输出至压控振荡器102d以使压控振荡器102d产生第一合成信号Fvco1’,即如方程式(7)所示,
Fvco1’=Ffree’+(Ibias’-Idn’)*R’*Kvco’=Fr*N1’,     (7)
其中“’”意指真实状况下的实际数值。因此,频率检测器106a产生对应于第一合成信号Fvco1’的第一计数值N1’。接着,控制单元104控制第二开关1024以耦接充电电流Iup’至控制信号产生器102b的输出节点M并断开第一开关1022,而第二控制信号Sc2’被输出至压控振荡器102d以使压控振荡器102d产生第二合成信号Fvco2’,即如方程式(8)所示,
Fvco2’=Ffree’+(Ibias’+Iup’)*R’*Kvco’=Fr*N2’     (8)
于是,频率检测器106a产生对应于第二合成信号Fvco2’的第二计数值N2’。因此,第一合成信号Fvco1’与第二合成信号Fvco2’之间的频率差可利用下列方程式加以表示:
Fvco2’-Fvco1’=Fr*(N2’-N1’)
               =(Iup’+Idn’)*R’*Kvco
               =2*Ichp’*R’*Kvco
               =B
相仿地,为了简明起见,将Iup’与Idn’设定为彼此相等,且都等于Ichp’。
此外,
A/B=(N2-N1)/(N2’-N1’)
   =ΔNc/ΔNc1
   =(Ichp*R*Kvco)/(Ichp’*R’*Kvco’)
由方程式(4)来得出下列关系式:
Gcal=(Kpfd*Kvco*N’)/(Kpfd’*K’vco*N)
    =(Ichp*Kvco*N’)/(Ichp’*K’vco*N),
若R=R’,则上式可进一步整理如下:
Gcal=(ΔNc/ΔNc1)*(N’/N)
值得注意的是,当分频器102e的分频因子N与N’在校正模式中为已知且ΔNc被预先设定,则计算单元106c只计算差值ΔNc1并将校正信号Scab设定为校正因子Gcal
请参阅图4,图4为本发明第二实施方式的控制信号产生器102b’的示意图。控制信号产生器102b’包含有放电电流源1031、第一开关1032、充电电流源1033、第二开关1034与可调整阻抗单元1036。放电电流源1031产生放电电流Ichp。第一开关1032耦接至放电电流Ichp并用来选择性地耦接放电电流源1031至控制信号产生器102b’的输出节点M’,其中第一开关1032在正常模式中由检测信号Sd控制,并且第一开关1032在校正模式中由控制单元104控制;可调整阻抗单元1036耦接至控制信号产生器102b’的输出节点M’,并用来依据流经可调整阻抗单元1036的等效电流Ieq”设定控制信号Sc”,其中当第一开关1032与第二开关1034中的任一个由控制单元104闭合时,控制单元104设定可调整阻抗单元1036至第一阻抗值R1”以使压控振荡器102d产生第一合成信号Fvco1,以及控制单元104还设定可调整阻抗单元1036至第二阻抗值R2”以使压控振荡器102d产生第二合成信号Fvco2。值得注意的是,为了更清楚说明本发明的精神,压控振荡器102d与频率检测器106a也显示于图4。此外,在此实施方式中,输入至频率检测器106a的参考频率为X*Fr,其中X为整数数值。
相仿于上述实施方式的控制信号产生器102b,在理想状况下,控制单元104控制第二开关1034以耦接充电电流Ichp至控制信号产生器102b’的输出节点M”并断开第一开关1032,而控制单元104调整可调整阻抗单元1036的比例P以产生第一阻抗值R1”与第二阻抗值R2”。因此,压控振荡器102d产生第一频率差ΔF,即,
ΔF=(Fr*X)*ΔNc
   =(Ichp*R”*P*Kvco)
   =A
其中R”*P=R2”-R1”。
相仿地,在真实状况下,控制单元104控制第二开关1034以耦接充电电流Ichp’至控制信号产生器102b’的输出节点M”并断开第一开关1032,而控制单元104调整可调整阻抗单元1036的比例P’以产生第一阻抗值R1’”与第二阻抗值R2’”。因此,压控振荡器102d产生第一频率差ΔF’,即,
ΔF’=(Fr*X)*ΔNc
     =(Ichp’*R’”*P’*Kvco’)
     =B
其中R’”*P’=R2’”-R1’”,且“””意指真实状况下的实际数值。
此外,
A/B=(Ichp*R”*P*Kvco)/(Ichp’*R’”*P’*Kvco’)
   =(Ichp*Kvco)/(Ichp’*Kvco’)
若R”*P被校正成等于R’”*P’,则上式可进一步整理如下:
A/B=ΔNc/ΔNc
所以,校正因子Gcal可由下列关系式得到:
Gcal=(ΔNc/ΔNc’)*(N’/N)
值得注意的是,在本发明控制信号产生器102b的其它实施方式中,控制信号产生器102b可通过将偏压电流源1025取代为可调整偏压电流源来实施,其中可调整偏压电流源由控制单元104控制。由于本领域的技术人员在阅读上述实施方式的揭露后应可轻易了解此实施方式的操作,故在此便省略进一步的说明而不再重复赘述。
此外,在本发明控制信号产生器102b的另一实施方式,控制信号产生器102b可通过将阻抗单元1026取代为可调整阻抗单元来实际操作,其中可调整阻抗单元由控制单元104控制。由于本领域的技术人员在阅读上述实施方式的揭露后应可轻易了解此实施方式的操作,故在此便省略进一步的说明而不再重复赘述。
请参阅图5,图5为图2所示的信号产生装置100所执行的信号产生方法的流程图。换言之,信号产生方法通过具有适应性补偿滤波器(例如滤波装置108)的分数N锁相环合成器(fractional N PLL synthesizer)的运作来加以描述。信号产生方法包含有下列步骤:
步骤402:开始校正模式;
步骤404:使用控制单元104以使相位/频率检测器102a失能(disable);
步骤406:使用控制单元104以闭合第一开关1022并断开第二开关1024以使第一等效电流Ieq1流经阻抗单元1026;
步骤408:输出第一控制信号Sc1至压控振荡器102d以使压控振荡器102d产生第一合成信号Fvco1
步骤410:检测第一合成信号Fvco1以产生第一计数值N1,并进入步骤418;
步骤412:使用控制单元104来断开第一开关1022并闭合第二开关1024以使第二等效电流Ieq2流经阻抗单元1026;
步骤414:输出第二控制信号Sc2至压控振荡器102d以使压控振荡器102d产生第二合成信号Fvco2
步骤416:检测第二合成信号Fvco2以产生第二计数值N2
步骤418:暂存第一计数值N1与第二计数值N2
步骤420:依据预定差值ΔNc以及第一计数值N1与第二计数值N2之间的差值ΔNc1来产生校正信号Scab
步骤422:依据校正信号Scab来校正滤波装置108。
在步骤404中,当控制单元104使相位/频率检测器102a失能时,控制信号产生器102b不会受相位/频率检测器102a的检测信号Sd影响。换言之,信号产生装置100在校正模式中为开路。
虽然本发明已以实施方式揭露如上,但是对于本领域的技术人员,依据本发明实施方式的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种信号产生装置,该信号产生装置依据输入信号产生合成信号,其特征在于,所述信号产生装置包含有:
锁相环装置,其包含有:
相位/频率检测器,用来依据参考振荡信号与反馈信号来产生检测信号;
控制信号产生器,其耦接至所述相位/频率检测器,用来依据所述检测信号产生控制信号;
压控振荡器,其耦接至所述控制信号产生器,用来依据所述控制信号产生所述合成信号;以及
分频器,其耦接至所述压控振荡器,用来依据分频因子对所述合成信号进行分频,以产生所述反馈信号;
控制单元,其耦接至所述控制信号产生器,用来控制所述控制信号产生器以在校正模式中调整所述控制信号来调整所述合成信号的频率,其中所述相位/频率检测器在所述校正模式中不输出所述检测信号至所述控制信号产生器;
检测装置,其耦接至所述压控振荡器,用来在所述校正模式中检测所述合成信号以产生校正信号;
滤波装置,其耦接至所述检测装置,用来对所述输入信号进行滤波并依据所述校正信号来调校所述输入信号,以产生滤波信号;以及
调制装置,其耦接至所述滤波装置与所述分频器,用来调制所述滤波信号以产生所述分频因子。
2.如权利要求1所述的信号产生装置,其特征在于,所述检测装置还包含有:
频率检测器,其耦接至所述压控振荡器,用来检测第一合成信号与第二合成信号以分别产生第一计数值与第二计数值;
寄存单元,其耦接至所述频率检测器,用来暂存所述第一计数值与所述第二计数值;以及
计算单元,其耦接至所述寄存单元,用来依据预定差值以及所述第一计数值与所述第二计数值之间的差值产生所述校正信号。
3.如权利要求2所述的信号产生装置,其特征在于,所述控制信号产生器还包含有:
充电电流源,用来产生充电电流;
第一开关,其耦接至所述充电电流,用来选择性地耦接所述充电电流源至所述控制信号产生器的输出节点,其中所述第一开关在正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
放电电流源,用来产生放电电流;
第二开关,其耦接至所述放电电流,用来选择性地耦接所述放电电流源至所述控制信号产生器的所述输出节点,其中所述第二开关在所述正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
偏压电流源,其耦接至所述控制信号产生器的所述输出节点,用来产生偏压电流;以及
阻抗单元,其耦接至所述控制信号产生器的所述输出节点,用来依据流经所述阻抗单元的等效电流设定所述控制信号,其中当所述第一开关由所述控制单元闭合与所述第二开关由所述控制单元断开时,第一控制信号被输出至所述压控振荡器以使所述压控振荡器产生所述第一合成信号,以及当所述第一开关由所述控制单元断开与所述第二开关由所述控制单元闭合时,第二控制信号被输出至所述压控振荡器以使所述压控振荡器产生所述第二合成信号。
4.如权利要求2所述的信号产生装置,其特征在于,所述控制信号产生器还包含有:
充电电流源,用来产生充电电流;
第一开关,其耦接至所述充电电流,用来选择性地耦接所述充电电流源至所述控制信号产生器的输出节点,其中所述第一开关在正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
放电电流源,用来产生放电电流;
第二开关,其耦接至所述放电电流,用来选择性地耦接所述放电电流源至所述控制信号产生器的所述输出节点,其中所述第二开关在所述正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;以及
可调整阻抗单元,其耦接至所述控制信号产生器的所述输出节点与所述控制单元,用来依据流经所述可调整阻抗单元的电流来设定所述控制信号,其中当所述第一开关与所述第二开关其中之一由所述控制单元闭合时,所述控制单元设定所述可调整阻抗单元至第一阻抗值以使所述压控振荡器产生所述第一合成信号,以及所述控制单元还设定所述可调整阻抗单元至第二阻抗值以使所述压控振荡器产生所述第二合成信号。
5.如权利要求2所述的信号产生装置,其特征在于,所述控制信号产生器还包含有:
充电电流源,用来产生充电电流;
第一开关,其耦接至所述充电电流,用来选择性地耦接所述充电电流源至所述控制信号产生器的输出节点,其中所述第一开关在正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
放电电流源,用来产生放电电流;
第二开关,其耦接至所述放电电流,用来选择性地耦接所述放电电流源至所述控制信号产生器的所述输出节点,其中所述第二开关在所述正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
可调整偏压电流源,其耦接至所述控制信号产生器的所述输出节点与所述控制单元,用来产生偏压电流;以及
阻抗单元,其耦接至所述控制信号产生器的所述输出节点,用来依据流经所述阻抗单元的等效电流来设定所述控制信号,其中在所述校正模式中,所述控制单元设定所述可调整偏压电流源以提供第一偏压电流以使所述压控振荡器产生所述第一合成信号,以及所述控制单元还设定所述可调整偏压电流源以提供第二偏压电流以使所述压控振荡器产生所述第二合成信号。
6.如权利要求2所述的信号产生装置,其特征在于,所述控制信号产生器还包含有:
充电电流源,用来产生充电电流;
第一开关,其耦接至所述充电电流,用来选择性地耦接所述充电电流源至所述控制信号产生器的输出节点,其中所述第一开关在正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
放电电流源,用来产生放电电流;
第二开关,其耦接至所述放电电流,用来选择性地耦接所述放电电流源至所述控制信号产生器的所述输出节点,其中所述第二开关在所述正常模式中由所述检测信号控制以及在所述校正模式中由所述控制单元控制;
偏压电流源,其耦接至所述控制信号产生器的所述输出节点,用来产生偏压电流;以及
可调整阻抗单元,其耦接至所述控制信号产生器的所述输出节点与所述控制单元,用来依据流经所述可调整阻抗单元的等效电流来设定所述控制信号,其中在所述校正模式中,所述控制单元设定所述可调整阻抗单元至第一阻抗值以使所述压控振荡器产生所述第一合成信号,以及所述控制单元还设定所述可调整阻抗单元至第二阻抗值以使所述压控振荡器产生所述第二合成信号。
7.一种信号产生方法,该方法依据输入信号产生合成信号,所述方法包含有:
(a)使用锁相环装置来产生所述合成信号,其中所述锁相环装置包含有:
相位/频率检测器,用来依据参考振荡信号与反馈信号来产生检测信号;
控制信号产生器,其耦接至所述相位/频率检测器,用来依据所述检测信号产生控制信号;
压控振荡器,其耦接至所述控制信号产生器,用来依据所述控制信号产生所述合成信号;以及
分频器,其耦接至所述压控振荡器,用来依据分频因子对所述合成信号进行分频以产生所述反馈信号;
(b)控制所述控制信号产生器以在校正模式中调整所述控制信号来调整所述合成信号的频率,其中所述相位/频率检测器在所述校正模式中不输出所述检测信号至所述控制信号产生器;
(c)在所述校正模式中检测所述合成信号以产生校正信号;
(d)对所述输入信号进行滤波并依据所述校正信号来校正所述输入信号以产生滤波信号;以及
(e)调制所述滤波信号以产生所述分频因子。
8.如权利要求7所述的信号产生方法,其特征在于,所述步骤(c)还包含有:
检测第一合成信号与第二合成信号以分别产生第一计数值与第二计数值;
暂存所述第一计数值与所述第二计数值;以及
依据预定差值以及所述第一计数值与所述第二计数值之间的差值产生所述校正信号。
9.如权利要求8所述的信号产生方法,其特征在于,所述步骤(a)还包含有:
产生充电电流;
选择性地耦接所述充电电流至所述控制信号产生器的输出节点;
产生放电电流;
选择性地耦接所述放电电流至所述控制信号产生器的所述输出节点;
产生偏压电流;以及
使用阻抗单元以依据流经所述阻抗单元的等效电流来设定所述控制信号,其中当所述充电电流耦接至所述控制信号产生器的所述输出节点以及所述放电电流不耦接至所述控制信号产生器的所述输出节点时,将第一控制信号输出至所述压控振荡器以使所述压控振荡器产生所述第一合成信号,以及当所述充电电流不耦接至所述控制信号产生器的所述输出节点以及所述放电电流耦接至所述控制信号产生器的所述输出节点时,将第二控制信号输出至所述压控振荡器以使所述压控振荡器产生所述第二合成信号。
10.如权利要求8所述的信号产生方法,其特征在于,所述步骤(a)还包含有:
产生充电电流;
选择性地耦接所述充电电流至所述控制信号产生器的输出节点;
产生放电电流;
选择性地耦接所述放电电流至所述控制信号产生器的所述输出节点;以及
使用可调整阻抗单元以依据流经所述阻抗单元的所述电流来设定所述控制信号,其中当所述充电电流与所述放电电流之一耦接至所述控制信号产生器的所述输出节点时,将所述可调整阻抗单元设定至第一阻抗值以使所述压控振荡器产生所述第一合成信号,以及还将所述可调整阻抗单元设定至第二阻抗值以使所述压控振荡器产生所述第二合成信号。
11.如权利要求8所述的信号产生方法,其特征在于,步骤(a)还包含有:
产生充电电流;
选择性地耦接所述充电电流至所述控制信号产生器的输出节点;
产生放电电流;
选择性地耦接所述放电电流至所述控制信号产生器的所述输出节点;
使用可调整偏压电流源来产生偏压电流;以及
使用阻抗单元以依据流经所述阻抗单元的等效电流来设定所述控制信号,其中在所述校正模式中,所述可调整偏压电流源提供第一偏压电流以使所述压控振荡器产生所述第一合成信号,以及所述可调整偏压电流源还提供第二偏压电流以使所述压控振荡器产生所述第二合成信号。
12.如权利要求8所述的信号产生方法,其特征在于,步骤(a)还包含有:
产生充电电流;
选择性地耦接所述充电电流至所述控制信号产生器的输出节点;
产生放电电流;
选择性地耦接所述放电电流至所述控制信号产生器的所述输出节点;
产生偏压电流;以及
使用可调整阻抗单元以依据流经所述可调整阻抗单元的等效电流来设定所述控制信号,其中在所述校正模式中,将所述可调整阻抗单元设定至第一阻抗值以使所述压控振荡器产生所述第一合成信号,以及将所述可调整阻抗单元设定至第二阻抗值以使所述压控振荡器产生所述第二合成信号。
CNA2007101605478A 2007-03-23 2007-12-25 信号产生装置及其相关方法 Pending CN101272365A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/690,145 US7382201B1 (en) 2007-03-23 2007-03-23 Signal generating apparatus and method thereof
US11/690,145 2007-03-23

Publications (1)

Publication Number Publication Date
CN101272365A true CN101272365A (zh) 2008-09-24

Family

ID=39466475

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101605478A Pending CN101272365A (zh) 2007-03-23 2007-12-25 信号产生装置及其相关方法

Country Status (3)

Country Link
US (1) US7382201B1 (zh)
CN (1) CN101272365A (zh)
TW (1) TWI347108B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080232443A1 (en) * 2007-03-23 2008-09-25 Tai-Yuan Yu Signal generating apparatus
US8081936B2 (en) * 2009-01-22 2011-12-20 Mediatek Inc. Method for tuning a digital compensation filter within a transmitter, and associated digital compensation filter and associated calibration circuit
US9375153B2 (en) 2010-05-17 2016-06-28 Industrial Technology Research Institute Motion/vibration sensor
US8754772B2 (en) 2010-09-20 2014-06-17 Industrial Technology Research Institute Non-contact vital sign sensing system and sensing method using the same
US9603555B2 (en) 2010-05-17 2017-03-28 Industrial Technology Research Institute Motion/vibration detection system and method with self-injection locking
US9448053B2 (en) 2010-09-20 2016-09-20 Industrial Technology Research Institute Microwave motion sensor
US8665098B2 (en) 2010-09-20 2014-03-04 Industrial Technology Research Institute Non-contact motion detection apparatus
US8432203B2 (en) 2011-07-28 2013-04-30 Intel Corporation System including circuitry for controlling a characteristic of a periodic signal and method for adjusting a signal
US9722617B2 (en) 2014-11-14 2017-08-01 Mediatek Singapore Pte. Ltd. Phase locked loop and associated method for loop gain calibration
US9916799B1 (en) * 2015-10-20 2018-03-13 Iml International Adaptive VCOM level generator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809890B1 (fr) * 2000-05-31 2002-08-16 Matra Nortel Communications Synthetiseur a modulation numerique
US7103337B2 (en) 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
US6724265B2 (en) 2002-06-14 2004-04-20 Rf Micro Devices, Inc. Compensation for oscillator tuning gain variations in frequency synthesizers
DE10255145B4 (de) 2002-11-26 2005-12-29 Infineon Technologies Ag Schaltungsanordnung zur Phasenregelung und Verfahren zum Betrieb der Schaltungsanordnung
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
US6806780B2 (en) 2003-03-13 2004-10-19 Texas Instruments Incorporated Efficient modulation compensation of sigma delta fractional phase locked loop
TWI229979B (en) * 2004-01-19 2005-03-21 Airoha Tech Corp Auto loop gain calibration of a synthesizer

Also Published As

Publication number Publication date
TW200840285A (en) 2008-10-01
US7382201B1 (en) 2008-06-03
TWI347108B (en) 2011-08-11

Similar Documents

Publication Publication Date Title
CN101272365A (zh) 信号产生装置及其相关方法
CN102647186B (zh) 信号产生电路、增益估测装置与信号产生方法
CN105720975B (zh) 具有跨工艺、电压和温度被补偿的带宽的锁相环(pll)
JP4094851B2 (ja) Pll回路
US20090072911A1 (en) Signal generating apparatus and method thereof
CN100458639C (zh) 一种补偿mos器件栅极漏电流的装置及方法
US8054115B2 (en) Phase-locked loop integrated circuits having dual feedback control
CN101272366A (zh) 信号产生装置及其相关方法
US20170179966A1 (en) Phase locked loop and associated method for loop gain calibration
JP2005287022A (ja) 位相同期ループ、および、周波数制御可能な発振器の位相補正方法
JP3276749B2 (ja) 周波数変調装置
CN114499512A (zh) 双环路锁相环
US11784650B2 (en) Calibration method, calibration device and multi-phase clock circuit
US7821345B2 (en) Calibrating an oscillator and corresponding calibration device
US20120223750A1 (en) Transceiver, voltage control oscillator thereof and control method thereof
FI107092B (fi) Varauspumppuun perustuva vaihelukittu silmukka
US7102401B2 (en) Measuring the 3 dB frequency bandwidth of a phase-locked loop
CN114374385A (zh) 锁相环、接口装置、显示设备及时钟信号的调整方法
US20080232443A1 (en) Signal generating apparatus
KR100682977B1 (ko) Yig 발진기 구동 장치
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
US6621360B1 (en) Extended frequency range voltage-controlled oscillator
KR101483855B1 (ko) Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
KR102173075B1 (ko) 인공지능 기반 주파수 합성 장치 및 이를 위한 자동 조정 회로
KR100971165B1 (ko) 위상 동기 루프의 루프-필터의 튜닝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080924