Connect public, paid and private patent data with Google Patents Public Datasets

用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备

Info

Publication number
CN101248493A
CN101248493A CN 200680031148 CN200680031148A CN101248493A CN 101248493 A CN101248493 A CN 101248493A CN 200680031148 CN200680031148 CN 200680031148 CN 200680031148 A CN200680031148 A CN 200680031148A CN 101248493 A CN101248493 A CN 101248493A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
equalization
channel
control
apparatus
gain
Prior art date
Application number
CN 200680031148
Other languages
English (en)
Inventor
E·埃莱夫特里乌
G·A·伽奎特
J·耶利托
R·A·哈钦斯
S·厄尔策尔
Original Assignee
国际商业机器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10018Improvement or modification of read or write signals analog processing for digital recording or reproduction
    • G11B20/10027Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10046Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom

Abstract

公开了一种读取通道接收器设备和方法。读取通道接收器链路包含:以固定速率对通过读取数据轨道形成的模拟信号进行异步采样的模拟到数字转换器,其中,数据轨道以符号速率被写入数据存储介质;上采样器与内插器,其与模拟到数字转换器互连。接收器还包含分数间隔均衡器,其中,内插器以大于符号速率的内插速率向分数间隔均衡器提供信号。分数间隔均衡器形成同步均衡化信号。接收器还包含与分数间隔均衡器互连的数字增益控制模块以及输出最大似然信号序列的序列检测器。

Description

用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备技术领域l明劲 信息的设备和方法,背景技术人们知道,自动化介质存储库用于提供对大量存储介质的节约成本的 访问。 一般而言,介质存储库包含大量数据存储介质。在某些实施方式中,这种信息存储与检索系统包含多个存储器槽(storage slot),其上为存储 信息的便携式数据存储介质。典型的数据存储介质包括一个或一个以上的 》兹带、 一个或一个以上的光盘、 一个或一个以上的石更磁盘、电子存储介质等等。随着被写入数据存储介质的信息量的增大,读取该信息以及从噪音中 识别有效数据信号变得更加困难。所需要的是可靠地读取^L编码到数据存 储介质的信息的设备和方法。发明内容本发明提供了 一种读取通道(read channel)以及使用该读取通道的方 法。读取通道包含:模拟到数字转换器,该转换器对通过读取数据轨道形 成的模拟信号进行异步采样,其中,数据轨道以符号速率(symbol rate) 或者由写入均衡化处理指定的速率被写到数据存储介质;内插器,其与模拟到数字转换器互连。读取通道还包含分数间隔均衡器(fractionally-spaced equalizer),其中,内插器以内插速率向分数间隔均衡器提供内插信号,内插速率大于符 号速率。分数间隔均衡器形成同步符号间隔均衡化信号。读取通道还包含:增益控制模块,该模块与分数间隔均衡器互连;序列检测器,其与增益控 制模块互连。附图说明结合附图,通过阅读下面的详细介绍可更好地理解本发明,在附图中, 相同的参考标号用于表示相同的元件,其中:图1A为一框图,其示出了申请人的读取通道的第一实施例; 图1B为一框图,其示出了申请人的读取通道的第二实施例; 图2为一框图,其示出了申请人的分数间隔均衡器; 图3为一框图,其示出了申请人的读取通道的第三实施例; 图4为一框图,其示出了申请人的读取通道的第四实施例; 图5为一框图,其示出了申请人的读取通道的第五实施例; 图6为一框图,其示出了申请人的读取通道的第六实施例; 图7为一流程图,其概括了申请人的方法中的某些步骤;以及 图8为一流程图,其概括了申请人的方法中的附加步骤。具体实施方式参照附图,同样的符号对应于附图所示同样的部件。本发明的实例将 被介绍为在用于从磁带读取信息的读取通道组件中实现。然而,下面对用 于调节多个数字信号幅度的方法的介绍不意味着将本发明限制为^磁带读 取信息或限制为数据处理应用,因为这里的本发明可适用于从一般的信息 存储介质读取信息。本发明的实例包含通过对模拟信号(其包含被编码到存储介质的信息) 进行异步采样并接着对这些采样进行同步均衡化来从信息存储介质读取信 息的设备一 一 即读取通道一一以及使用该设备的方法。申请人的方法在图 7和8中概括。现在参照图1A和7,在步骤710中,该方法提供这样的读取通道,其 包含:模拟到数字转换器;内插器,其与模拟到数字转换器互连;分数间隔均衡器,其与内插器互连;增益控制模块,其与分数间隔均衡器互连;序列检测器,其与增益控制模块互连。在步骤720中,随着带102移过读取头105,读取头105由读取被编 码在磁带102上的数据产生模拟信号。在某些实施例中,写入带102的数 据以第一速率一一即符号速率一一被编码。在某些实施例中,第一速率由 写入均衡化处理指定。读取头105将该模拟信号提供给模拟到数字转换器 120。固定频率时钟110向A/D转换器120提供定时信号。在步骤730中,关于用于写入数据符号的时钟异步地对模拟信号进行 采样。据发现,异步采样通道允许减小的实现复杂性,因为数字锁相环代 替了在同步采样中使用的模拟锁相振荡器。结果,消除了模拟部件中的变 化引起的许多问题。在(N)个数据轨道使用同步采样被读取的情况下, 需要(N)个模拟PLO,即每个通道一个模拟PLO。相反,在使用实现本发明的方法和设备读取(N)个数据轨道的情况 下, 一个整个系统范围内的自由运行(freerunning)的时钟110控制(N) 个模拟信号的采样,以获得对于(N)个通道的异步采样。在这种情况下, 避免了对(N)个模拟PLO的需求,并使用(N)个数字锁相环。相对于 数据速率增加采样速率减小了由于混淆现象引起的误差。在步骤740中,异步采样的信号被提供给上釆样器(叩sampler) /内 插器135,上采样器/内插器135通过以指定的上采样速率进行内插来计算 同步采样。在步骤750中,上采样器/内插器135向分数间隔均衡器150提 供同步采样。因此,该设备和方法结合同步分数间隔均衡化使用异步信号 采样。现在参照图1A、 2、 7,在步骤750中,分数间隔均衡器150以速率 p/T接收来自采样器/内插器135的采样。p的值为大于或等于2的整数。 均衡器权重wl、 w2、 w3.,wL每q*T/p个延迟元件(从第一个延迟元件前 开始)分接出均衡器延迟线。在步骤760中,分数间隔均衡器150每个数据符号间隔T接收p个输 入采样,并且每个T产生一个采样。均衡器权重wl、 w2、 w3…wL也每个符号间隔T被更新。因此,输出采样速率为1/T,而输入采样速率为p/T。 权重更新以输出速率1/T发生。来自均衡器150的输出包含理想的无失真 的失真。恭 -、'-' 、 b , 。分数间隔均衡器150以1/T的速率向增益控制模块160提供同步均衡 化采样。在步骤770中,增益控制模块160调节均衡化采样的增益。在步骤780中,增益调节后的同步均衡化采样受到序列检测器170的 处理,其中,检测器170被配置为基于检测器决策产生信号估计,例如来 自沿着最大似然序列检测器的残余序列的数据决策的信号估计。本领域技 术人员将会明了 ,序列检测器将这些检测到的数据符号提供给对这些数据 符号进行解码的解码器。现在参照图1A和8,读取通道IOO包含第一反馈环,第一反馈环包含 通信链路165。在步骤810中,该方法通过序列检测器170产生信号估计 199。在步骤820中,这些信号估计199被提供给增益控制模块160。读取通道100还包含第二反馈环,第二反馈环包含通信链路166、最 小均方("LMS")算法180和通信链路185。传统的LMS算法可显示出 明显的稳定性与性能缺陷,这些缺陷是由于(1)非恒定、脉冲环境噪音, (2)精度有限的算法,以及(3)与量化以及电子放大器相关联的测量噪 音引起的。在某些实施例中,LMS算法180包含"泄漏的(leaky) " LMS 算法,其中,泄漏参数解决由于非恒定的输入、低的信噪比以及精度有限的算法引起的稳定性缺陷。在步骤830中,信号估计199净皮提供给LMS算法180。在步骤840中, LMS算法180将更新后的一组均衡器系数提供给分数间隔均衡器150。读取通道100还包含第三反馈环,第三反馈环包含通信链路167、定 时控制模块l卯、通信链路195。在步骤850中,信号估计199被提供给定 时控制模块l卯,定时控制才莫块l卯产生定时信号。在步骤860中,该定 时信号被提供给上采样器/内插器135。在某些实施例中,该方法从步骤860转移到步骤740,并如这里所介绍的那样继续。尽管图8显示出步骤810到860被依次执行,在该设备和 方法的某些实施例中,步骤810到860基本上同步地执行。现在参照图1B,图1B为示出读取通道101的框图。读取通道101包 含分立的上采样器130和内插器140。在读取通道100/101的某些实施例中,将均衡器适配反馈环与增益适 配反馈环解耦合。在没有解耦合的情况下,这两个反馈环的交互作用可能 导致增益和/或均衡器系数移动,其可降低读取通道的整体性能,和/或可在 均衡器与增益控制适配未被适当约束的情况下导致适应性环的发散。现在参照图3,读取通道300包含增益适配环310,其中,增益控制误 差信号使用通信链路340被提供给增益控制模块160,增益控制误差信号 包含通过通信链路330提供的来自增益控制才莫块160的延迟输出信号与通 过通信链路320提供的由序列检测器170的决策形成的信号估计199之间 的差。读取通道300还包含均衡器适配环350,其中,均衡器误差信号通过 通信链路380被提供给LMS算法180,均衡器误差信号包含延迟均衡化信 号(通过通信链路370提供)与信号估计199 (通过通信链路360提供, 由序列检测器170的决策形成)之间的差。在某些实施例中,该设备和方法使用采用欧几里德距离度量到部分响 应4类(PR4)目标和最大似然序列检测的均衡化, 一种在现有技术中被 称为PRML的组合。在这些PRML检测器实施例中,序列检测器170包 含PRML检测器,目标多项式175 (图1A)包含整数系数,即,其中,D 表示延迟运算符。在较高的线性记录密度下,线性PR4均衡器产生相当大的噪音增强。 在该设备和方法的某些实施例中,检测器170包含扩展PRML检测器 ("EPRML,,)。具有目标多项式的这种EPRML检测器170也为固定 结构,其中,目标多项式175不能被适配到变化的通道运行点。在更高的线性记录密度下,EPR4目标可导致进一步的噪音增强。在 申请人的设备和方法的某些实施例中,检测器170包含扩展EPRML检测器("E2PRML,,)。具有目标多项式的这种E2PRML检测器170也为 固定的结构,其中,目标多项式175不能被适配到变化的通道运行点。在某些实施例中,据发现,均衡化到短的目标不允许减轻通道与目标 的不匹配,且改变总体响应所要求的、接下来的均衡化导致噪音着色(noise coloration)、噪音增强以及结果引起的性能劣化。或者,过度增大目标的 长度引起最大似然序列检测器的复杂性的、不受欢迎的增大。在某些实施例中,该设备和方法采用噪音预测最大似然("NPML,,) 检测器。通过在到序列检测器的输入上增加噪音白化滤波器并基于较长的 有效目标进行序列检测,NPML检测器提供增强的可靠性。在某些NPML 实施例中,目标多项式包含非整数系数。通过允许PR目标多项式采用非 整数系数,到通道的更好的匹配是可能的。在某些实施例中,目标多项式175 (图1A, 1B)在包含读取通道100 的信息存储与检索系统的初始化过程中被设置。在其他实施例中,目标多 项式175由与包M取通道100的信息存储与检索系统互连的主计算机提 供。在该设备和方法的某些实施例中,部分响应目标和分数间隔均衡器祐: 连带地更新。现在参照图4,申请人的读取通道400包含NPML检测器410 和目标适配环440,其中,电路430向NPML检测器410提供更新后的目 标420。同时,均衡器输出信号450被用于产生均衡器误差信号,该信号 被提供给分数间隔均衡器150。在本实施例中,均衡器结合信号整形与噪 音预测的功能。读取通道400还包含固定时钟110、模拟到数字转换器120、上采样器 /内插器135 (图1A)或上采样器130 (图1B)与内插器140 (图1B)。 在某些实施例中,读取通道400还包含增益适配环310 (图3),其中,均 衡器/目标适配以及定时与增益调节被解耦合,如上面所介绍的那样。现在参照图4和8,在目标适配实施例中,该方法包含步骤870,其中, 该i殳备和方法产生调节后的目标。在步骤880中,该i殳备和方法将调节后 的目标提供给NPML检测器410。在某些实施例中,读取通道包含分数间隔均衡器与噪音预测滤波器的分立的实施。例如参照图5,读取通道500包含与噪音预测滤波器510结 合的分数间隔均衡器150,噪音预测滤波器510包含噪音预测滤波器更新 环520,其中,两滤波器被适应性地调节。读取通道500还包含固定时钟 110、模拟到数字转换器120、上采样器/内插器135 (图1A)或上采样器 130 (图1B)与内插器140 (图1B)。在某些实施例中,读取通道500还 包含增益适配环310 (图3 ),其中,均衡器适配以及定时与增益调节被解 耦合,如上面所介绍的那样。在某些实施例中,该设备包含依赖于状态的NPML检测器。现在参照 图6,读取通道600包含NPML检测器610,其包含度量计算单元620, 其中,Pk(D), k-0,l,…2xNstates-l表示对应于NPML框架上的第k个变 化的一组预测器系数。读取通道600还包含固定时钟110、模拟到数字转 换器120、上釆样器/内插器135 (图1A)或上采样器130 (图1B)与内插 器140 (图1B)。在某些实施例中,读取通道600还包含增益适配环310 (图3),其中,均衡器适配以及定时与增益调节被解耦合,如上面所介 绍的那样。存储服务提供者可使用该设备和方法向存储服务用户提供增强信息存 储服务。具体而言,存储服务提供者可通过以符号速率将接收自存储服务 用户的数据编码到信息存储介质并在此后从所述信息存储介质读取该数据 以形成模拟信号来增强提供给存储服务用户的服务。存储服务提供者可使 用该设备和方法以固定采样速率对模拟信号进行异步采样以形成采样信 号,形成内插采样,并以内插速率将这些内插采样提供给分数间隔均衡器, 其中,内插速率大于符号速率。存储服务提供者可使用该设备和方法以均 衡化速率形成同步均衡化采样(其中,均衡化速率小于或等于内插速率), 调节这些均衡化采样的增益,并使用所述增益调节后的同步均衡化采样检 测表示最大似然序列估计的数据符号。图7与8所示方法的实施例可分别实现。另外,在某些实施例中,可 对图7和/或8所示的单独的步骤进行合并、消除或重新排序。在某些实施例中,本发明包含驻留在布置在包含读取通道的数据存储 装置中的存储器内的指令,其中,这些指令由布置在包含读取通道的数据存储装置中的处理器执行,以执行图7所示的步骤720、 730、 740、 750、 760、 770和/或780,和/或图8所示的步骤810、 820、 830、 840、 850、 860、 870和/或880。在其他实施例中,本发明包含驻留在任何其他计算机程序产品中的指 令,其中,这些指令由包含读取通道的信息存储与检索系统内部或外部的 计算机执行,以执行图7所示的步骤720、 730、 740、 750、 760、 770和/ 或780,和/或图8所示的步骤810、 820、 830、 840、 850、 860、 870和/ 或880。在每种情况下。指令可被编码在包括例如磁信息存储介质、光信 息存储介质、电子信息存储介质等的信息存储介质中。"电子存储介质" 意p木着例如PROM、 EPROM、 EEPROM、闪速ROM、压缩闪存(compact flash)、智能介质等装置。尽管详细示出了本发明的优选实施例,应当明了,在不脱离所附权利 要求书所述本发明的范围的情况下,本领域技术人员可想到对这些实施例 的4务改和变型。

Claims (29)

1.一种读取通道,其包含: 异步模拟到数字转换器,其以大于第一速率的速率对通过读取数据轨道形成的模拟信号进行异步采样,其中,所述数据轨道以所述第一速率被写入数据存储介质; 内插器,其与所述模拟到数字转换器互连; 分数间隔均衡器,其与所述内插器互连,其中,所述内插器以内插速率向所述分数间隔均衡器提供内插采样,且其中,所述分数间隔均衡器以均衡化速率形成同步均衡化采样,其中,所述内插速率大于或等于所述均衡化速率,且其中,所述内插速率大于所述第一速率; 增益控制模块,其与所述分数间隔均衡器互连;以及 序列检测器,其与所述增益控制模块互连。
2. 根据权利要求1的读取通道,其还包含在异步领域内以大于所述第 一速率的速率对所述模拟信号进行过采样的上采样器。
3. 根据权利要求2的读取通道,其还包含第一反馈电路,该电路包含 与所述序列检测器以及所述内插器互连的定时控制电路。
4. 根据权利要求3的读取通道,其还包含第二反馈电路,该电路包含与所述序列检测器以及所述分数间隔均衡器互连的最小均方更新电路。
5. 根据权利要求4的读取通道,其还包含第三反馈电路,该电路与所 述序列检测器以及所述增益控制模块互连。
6. 根据权利要求5的读取通道,其中,所述第二反馈电路与所述第三 反馈电路解耦合。
7. 根据权利要求6的读取通道,其中,所述序列检测器包含部分响应 最大似然序列检测器。
8. 根据权利要求6的读取通道,其中,所述序列检测器包含噪音预测 最大似然序列检测器。
9. 根据权利要求8的读取通道,其中,所述噪音预测最大似然序列检测器包含分支度量计算算法和多个预测器滤波器,其中,所述预测器滤波 器被嵌入所述分支度量计算算法,其中,所述算法的每个变化与所述多个 预测器滤波器中不同的一个相关联。
10. —种读取在数据存储介质中编码的信息的方法,其包含以下步骤: 提供读取通道,所述读取通道包含模拟到数字转换器、与所述才莫拟到数字转换器互连的内插器、与所述内插器互连的分数间隔均衡器、与所述 分数间隔均衡器互连的增益控制模块以及与所述增益控制模块互连的序列 检测器;读取被写入数据存储介质的数据轨道以形成模拟信号,其中,所述数 据轨道包含以第 一速率编码的信息;以固定的采样速率对所述模拟信号进行异步采样,以形成采样信号; 形成内插采样;以内插速率将所述内插采样提供给所述分数间隔均衡器,其中,所述 内插速率大于所述第一速率;以均衡化速率形成同步均衡化采样,其中,所述均衡化速率小于所述 内插速率;调节所述均衡化采样的增益;使用所述增益调节后的同步均衡化采样检测表示最大似然序列估计的 数据符号。
11. 根据权利要求10的方法,其中,所述提供步骤还包含提供上采样 器,所述方法还包含以上采样速率在异步领域中进行上采样的步骤,其中, 所述上采样速率大于所述第一速率。
12. 根据权利要求10的方法,其还包含以下步骤: 提供定时控制电路,该电路与所述序列检测器以及所述内插器互连; 产生定时信号;将所述定时信号提供给所述内插器。
13. 根据权利要求12的方法,其还包含以下步骤: 产生均衡器误差信号;将所述均衡器误差信号提供给所述分数间隔均衡器。
14. 根据权利要求13的方法,其还包含以下步骤:产生通过来自所述序列检测器的决策形成的信号估计; 其中,在增益控制之前,所述产生均衡器误差信号的步骤还包含产生 包含所述信号估计与延迟均衡化信号之间的差的均衡器误差信号。
15. 根据权利要求14的方法,其还包含以下步骤: 产生包含延迟增益调节信号与所述信号估计之间的差的增益控制误差信号;将所述增益控制误差信号提供给所述增益控制^^莫块; 其中,所述产生均衡器误差信号的步骤与所述产生增益控制误差信号 的步骤解耦合。
16. 根据权利要求15的方法,其中,所述提供序列检测器的步骤还包 含提供包含目标的序列检测器,所述方法还包含以下步骤:产生调节后的目标;将所述调节后的目标提供给所述序列检测器; 将所述目标设置到所述调节后的目标。
17. 根据权利要求15的方法,其中,所述提供序列检测器的步骤还包 含提供部分响应最大似然序列检测器,且其中,所述检测步骤还包含使用 所述部分响应最大似然序列检测器检测表示最大似然序列估计的数据符 号。
18. 根据权利要求15的方法,其中,所述提供序列检测器的步骤还包 含提供噪音预测最大似然序列检测器,且其中,所述检测步骤还包含使用 所述噪音预测最大似然序列检测器检测表示最大似然序列估计的数据符号。
19. 根据权利要求18的方法,其中,所述噪音预测最大似然序列检测 器包含分支度量计算算法和多个预测器滤波器,其中,所述预测器滤波器 嵌入所述分支度量计算算法中,其中,所述算法的每个变化与所述多个预 测器滤波器的不同的 一个相关联。
20. —种适用于可编程计算机处理器的计算机程序产品,其用于使用 读取通道读取在数据存储介质中编码的信息,所述读取通道包含模拟到数 字转换器、与所述模拟到数字转换器互连的内插器、与所述内插器互连的 分数间隔均衡器、与所述分数间隔均衡器互连的增益控制^=莫块以及与所述 增益控制模块互连的序列检测器,所述计算机程序产品包含;计算机可读程序代码,其使所述可编程计算机处理器读取被写入数据 存储介质的数据轨道以形成模拟信号,其中,所述数据轨道包含以第一速 率编码的信息;计算机可读程序代码,其使所述可编程计算机处理器以固定的采样速率对所述模拟信号进行异步采样,以形成采样信号;计算机可读程序代码,其使所述可编程计算机处理器形成内插采样; 计算机可读程序代码,其使所述可编程计算机处理器以内插速率将所述内插采样提供给所述分数间隔均衡器,其中,所述内插速率大于所述第一速率;计算机可读程序代码,其使所述可编程计算机处理器以均衡化速率形 成同步均衡化采样,其中,所述均衡化速率小于所述内插速率;计算机可读程序代码,其使所述可编程计算机处理器调节所述均衡化 采样的增益;计算机可读程序代码,其使所述可编程计算机处理器使用所述增益调 节后的同步均衡化采样检测表示最大似然序列估计的数据符号。
21. 根据权利要求20的计算机程序产品,其中,所述读取通道还包含 上采样器,所述计算机程序产品还包含使所述可编程计算机处理器以大于 所述第一速率的速率在异步领域中进行上采样的计算机可读程序代码。
22. 根据权利要求21的计算才M呈序产品,其中,所述读取通道还包含 定时控制电路,该电路与所述序列检测器以及所述内插器互连;所述计算 机程序产品还包含:计算机可读程序代码,其使所述可编程计算机处理器产生定时信号; 计算机可读程序代码,其使所述可编程计算机处理器将所述定时信号提供给所述内插器。
23. 根据权利要求22的计算机程序产品,其还包含: 计算机可读程序代码,其使所述可编程计算机处理器产生均衡器误差信号;计算机可读程序代码,其使所述可编程计算机处理器将所述均衡器误 差信号提供给所述分数间隔均衡器。
24. 根据权利要求23的计算机程序产品,其还包含: 计算机可读程序代码,其使所述可编程计算机处理器接收来自所述序列检测器决策的信号估计;计算机可读程序代码,其使所述可编程计算机处理器在增益控制前产 生包含所述信号估计与延迟均衡化信号之间的差的均衡器误差信号。计算机可读程序代码,其使所述可编程计算机处理器将所述均衡化误 差信号提供给所述分数间隔均衡器。
25. 根据权利要求24的计算机程序产品,其还包含: 计算机可读程序代码,其使所述可编程计算机处理器产生包含延迟增益调节信号与所述信号估计之间的差的增益控制误差信号;计算机可读程序代码,其使所述可编程计算机处理器将所述增益控制误差信号提供给所述增益控制模块;其中,产生所述均衡器误差信号与产生所述增益控制误差信号解耦合。
26. 根据权利要求24的计算枳一呈序产品,其中,所述序列检测器包含 目标,所述计算机程序产品还包含:计算机可读程序代码,其使所述可编程计算机处理器产生调节后的目标;计算机可读程序代码,其使所迷可编程计算机处理器将所述调节后的 目标提供给所述序列检测器;计算机可读程序代码,其使所述可编程计算机处理器将所述目标设置 到所述调节后的目标。
27. 根据权利要求26的计算机程序产品,其中,所述序列检测器包含部分响应最大似然序列检测器,所述计算机程序产品还包含使所述可编程 计算机处理器使用所述部分响应最大似然序列检测器检测表示最大似然序 列估计的所述数据符号的计算机可读程序代码。
28. 根据权利要求26的计算机程序产品,其中,所述序列检测器包含 噪音预测最大似然序列检测器,所述计算机程序产品还包含使所述可编程 计算机处理器使用所述噪音预测最大似然序列检测器检测表示最大似然序 列估计的所述数据符号的计算机可读程序代码。
29. —种增强由存储服务提供者提供给存储服务用户的服务的方法, 其包含以下步骤:以第一速率将接收自存储服务用户的数据编码到信息存储介质;从所述信息存储介质读取所述数据以形成模拟信号;以固定采样速率对所述模拟信号进行异步采样以形成采样信号;形成内插采样;以内插速率向分数间隔均衡器提供所述内插采样;其中,所述内插速 率大于所述第一速率;以均衡化速率形成同步均衡化采样,其中,所述均衡化速率小于所述 内插速率;调节所述均衡化采样的增益;使用所述增益调节后的同步均衡化采样检测表示最大似然序列估计的 数据符号。
CN 200680031148 2005-08-26 2006-07-03 用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备 CN101248493A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11213127 US7394608B2 (en) 2005-08-26 2005-08-26 Read channel apparatus for asynchronous sampling and synchronous equalization
US11/213,127 2005-08-26

Publications (1)

Publication Number Publication Date
CN101248493A true true CN101248493A (zh) 2008-08-20

Family

ID=37307226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200680031148 CN101248493A (zh) 2005-08-26 2006-07-03 用于异步过采样、同步分数间隔均衡化以及数字增益控制的读取通道设备

Country Status (7)

Country Link
US (2) US7394608B2 (zh)
JP (1) JP4959704B2 (zh)
KR (1) KR100968336B1 (zh)
CN (1) CN101248493A (zh)
DE (1) DE602006009123D1 (zh)
EP (1) EP1917662B1 (zh)
WO (1) WO2007023012A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668399B (zh) * 2009-11-26 2015-05-27 飞思卡尔半导体公司 用于均衡信号的接收器和方法

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522367B2 (en) * 2005-11-23 2009-04-21 International Business Machines Corporation Asynchronous read channel shaped toward generalized partial response characteristics
US7953187B2 (en) * 2006-06-21 2011-05-31 Forte Design Systems Limited Likelihood detector apparatus and method
US7738201B2 (en) * 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US9252994B2 (en) * 2007-10-29 2016-02-02 Realtek Semiconductor Corp. Network apparatus and network signal processing method
US8166333B2 (en) * 2008-02-04 2012-04-24 Realtek Semiconductor Corp. Network signal processing apparatus
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
KR101460835B1 (ko) * 2008-05-19 2014-11-11 에이저 시스템즈 엘엘시 데이터 검출기 피드백 루프에서 레이턴시를 완화하는 시스템들 및 방법들
US8949701B2 (en) 2008-09-23 2015-02-03 Agere Systems Inc. Systems and methods for low latency media defect detection
EP2347416A4 (en) * 2008-11-20 2012-05-30 Lsi Corp Systems and methods for noise reduced data detection
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8379498B2 (en) 2010-09-13 2013-02-19 Lsi Corporation Systems and methods for track to track phase alignment
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US20120230676A1 (en) * 2011-03-07 2012-09-13 Fan Mo Turn-up and long term operation of adaptive equalizer in optical transmission systems
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8548097B1 (en) 2012-06-20 2013-10-01 MagnaCom Ltd. Coarse phase estimation for highly-spectrally-efficient communications
US8831124B2 (en) 2012-06-20 2014-09-09 MagnaCom Ltd. Multi-mode orthogonal frequency division multiplexing transmitter for highly-spectrally-efficient communications
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US8687310B1 (en) * 2012-11-28 2014-04-01 Lsi Corporation Iterative decoding using adaptive feedback
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US8988798B2 (en) 2013-05-31 2015-03-24 International Business Machines Corporation Iterative data storage read channel architecture
US8964321B2 (en) 2013-05-31 2015-02-24 International Business Machines Corporation Iterative data storage read channel architecture having dropout mitigation
US9214187B2 (en) 2013-05-31 2015-12-15 International Business Machines Corporation Cycle-slip resilient iterative data storage read channel architecture
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9118519B2 (en) * 2013-11-01 2015-08-25 MagnaCom Ltd. Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9130637B2 (en) 2014-01-21 2015-09-08 MagnaCom Ltd. Communication methods and systems for nonlinear multi-user environments
US9496900B2 (en) 2014-05-06 2016-11-15 MagnaCom Ltd. Signal acquisition in a multimode environment
US8891701B1 (en) 2014-06-06 2014-11-18 MagnaCom Ltd. Nonlinearity compensation for reception of OFDM signals
US9246523B1 (en) 2014-08-27 2016-01-26 MagnaCom Ltd. Transmitter signal shaping
US9224420B1 (en) 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system
US9191247B1 (en) 2014-12-09 2015-11-17 MagnaCom Ltd. High-performance sequence estimation system and method of operation
US9183877B1 (en) * 2015-03-20 2015-11-10 Western Digital Technologies, Inc. Data storage device comprising two-dimensional data dependent noise whitening filters for two-dimensional recording
US9780945B1 (en) * 2016-04-01 2017-10-03 Intel IP Corporation Methods and devices for spur cancellation in digital phase locked loops

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847877A (en) * 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream
GB8800739D0 (en) 1988-01-13 1988-02-10 Ncr Co Multipoint modem system having fast synchronization
JPH04183016A (en) 1990-11-16 1992-06-30 Nec Corp Tap interval hybrid type equalizer
US5132988A (en) * 1990-12-03 1992-07-21 Board Of Trustees, Leland Stanford Jr. University Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media
WO1992010029A1 (en) * 1990-12-03 1992-06-11 Board Of Trustees, Leland Stanford, Jr. University Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media
US5751768A (en) * 1995-02-24 1998-05-12 Alcatel Italia S.P.A. Fractionally spaced equalizing circuits and method
US5835296A (en) * 1996-04-26 1998-11-10 U.S. Philips Corporation Apparatus for reproducing a digital information signal from a record carrier and counting the number of bits between two sync patterns
KR100224837B1 (ko) * 1997-02-21 1999-10-15 윤종용 디지털 vcr의 적응적인 신호 처리방법 및 그 회로
JP3540329B2 (ja) * 1997-05-15 2004-07-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ノイズ予測最尤検出の装置および方法
US6009549A (en) * 1997-05-15 1999-12-28 Cirrus Logic, Inc. Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US5966415A (en) * 1997-06-13 1999-10-12 Cirrus Logic, Inc. Adaptive equalization in a sub-sampled read channel for a disk storage system
US6111710A (en) * 1997-06-25 2000-08-29 Cirrus Logic, Inc. Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel
KR100244770B1 (ko) * 1997-06-30 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 보간 필터
US6084924A (en) * 1998-03-13 2000-07-04 International Business Machines Corporation Asynchronous low sampling rate read channel using combination midpoint and linear interpolation
US6233107B1 (en) * 1998-03-20 2001-05-15 Seagate Technology Llc Analog self-synchronization subsystem based on peak detection and post processing in a sampled channel of digital magnetic recording
JP3930202B2 (ja) * 1999-06-29 2007-06-13 株式会社東芝 適応等化器及びこれを用いた光ディスク装置
US6816328B2 (en) * 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
US6594098B1 (en) * 2000-09-12 2003-07-15 Marvell International Ltd. Acquistion timing loop for read channel
US7079576B2 (en) 2001-05-24 2006-07-18 Frank Patrick Bologna Joint zero-forcing and matched-filter adaptive digital equalizer
US6904084B2 (en) * 2001-09-05 2005-06-07 Mediatek Incorporation Read channel apparatus and method for an optical storage system
JP3813931B2 (ja) * 2003-01-31 2006-08-23 株式会社東芝 情報再生装置及び情報再生方法
JP4206886B2 (ja) * 2003-09-29 2009-01-14 ソニー株式会社 Itrデータ再生装置、記録再生システムおよび補間フィルタ
US7430084B2 (en) * 2004-12-03 2008-09-30 International Business Machines Corporation Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector
US7773324B2 (en) * 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668399B (zh) * 2009-11-26 2015-05-27 飞思卡尔半导体公司 用于均衡信号的接收器和方法

Also Published As

Publication number Publication date Type
JP2009506469A (ja) 2009-02-12 application
US20070047121A1 (en) 2007-03-01 application
JP4959704B2 (ja) 2012-06-27 grant
EP1917662B1 (en) 2009-09-09 grant
WO2007023012A1 (en) 2007-03-01 application
US7684139B2 (en) 2010-03-23 grant
KR20080040733A (ko) 2008-05-08 application
EP1917662A1 (en) 2008-05-07 application
DE602006009123D1 (de) 2009-10-22 grant
US7394608B2 (en) 2008-07-01 grant
US20080259484A1 (en) 2008-10-23 application
KR100968336B1 (ko) 2010-07-08 grant

Similar Documents

Publication Publication Date Title
Cideciyan et al. A PRML system for digital magnetic recording
US6625235B1 (en) Apparatus and method for noise-predictive maximum likelihood detection
US6819514B1 (en) Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording
US6662303B1 (en) Write precompensation circuit and read channel with write precompensation circuit that generates output signals by interpolating between selected phases
US5572558A (en) PID loop filter for timing recovery in a sampled amplitude read channel
US5760984A (en) Cost reduced interpolated timing recovery in a sampled amplitude read channel
US5961658A (en) PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US5926490A (en) Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome
US5987562A (en) Waveform sampler and method for sampling a signal from a read channel
US6216249B1 (en) Simplified branch metric for reducing the cost of a trellis sequence detector in a sampled amplitude read channel
US5802118A (en) Sub-sampled discrete time read channel for computer storage systems
US7308057B1 (en) Baseline wander compensation for perpendicular recording
US5585975A (en) Equalization for sample value estimation and sequence detection in a sampled amplitude read channel
US6912099B2 (en) Maximum likelihood detection of asynchronous servo data employing interpolation
US5297184A (en) Gain control circuit for synchronous waveform sampling
US7092462B2 (en) Asynchronous servo RRO detection employing interpolation
US5719843A (en) Method of maximum likelihood decoding and digital information playback apparatus
US5504633A (en) Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier
US20040076245A1 (en) Signal processing device utilizing partial response maximum likelihood detection
US5490091A (en) Histograms of processed noise samples for measuring error rate of a PRML data detection channel
US6009549A (en) Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US7248425B2 (en) Disk writing/reproducing apparatus and method
US5726818A (en) Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data
US5265125A (en) Signal detection apparatus for detecting digital information from PCM signal
US6487672B1 (en) Digital timing recovery using baud rate sampling

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C02 Deemed withdrawal of patent application after publication (patent law 2001)