CN101150312A - 电压电平转换电路以及包括该电路的显示装置 - Google Patents

电压电平转换电路以及包括该电路的显示装置 Download PDF

Info

Publication number
CN101150312A
CN101150312A CNA200710140043XA CN200710140043A CN101150312A CN 101150312 A CN101150312 A CN 101150312A CN A200710140043X A CNA200710140043X A CN A200710140043XA CN 200710140043 A CN200710140043 A CN 200710140043A CN 101150312 A CN101150312 A CN 101150312A
Authority
CN
China
Prior art keywords
coupled
voltage
transistor
switching transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710140043XA
Other languages
English (en)
Inventor
金道益
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101150312A publication Critical patent/CN101150312A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

一种电压电平转换电路可以包括：第一开关晶体管，它具有耦合于施加第一电压的第一电源端的第一端和耦合于输入端的控制端；第二开关晶体管，它具有耦合于施加小于第一电压的第二电压的第二电源端的第一端和耦合于输入端的控制端；第三开关晶体管，它具有耦合于施加大于第一电压的第三电压的第三电源端的第一端，耦合于输出端的第二端，和耦合于第二开关晶体管第二端的控制端；以及第四开关晶体管，它具有耦合于施加小于第二电压的第四电压的第四电源端的第一端，耦合于输出端的第二端，和耦合于第一开关晶体管第二端的控制端。

Description

电压电平转换电路以及包括该电路的显示装置
技术领域
本发明的实施例涉及电压电平转换电路，以及包括该电压电平转换电路的显示装置。尤其是，本发明的实施例涉及一种能够获得快的上升和/或快的下降速度的电压电平转换电路，它用于压摆输出电压和/或以相当低的成本制造，还涉及一种包括该电压电平转换电路的显示装置。
背景技术
电压电平转换电路一般用于驱动集成电路(IC)。例如，显示屏的显示驱动器可以具有几个至几百个的输出通道。各个输出通道可以压摆的方式工作，以便于根据输入的小的信号，输出正常状态中的“高”或者“低”的电压电平，和瞬时输出不同于正常状态中的输出电压电平的“低”或者“高”的电压电平，然后再输出正常状态中的电压电平。
然而，传统的电压电平转换电路一般都采用模拟开关，它包括具有复杂结构的昂贵的半导体芯片或者相当复杂的运算放大器(OP-AMP)，因此一般来说制造都相当昂贵。此外，传统的电压电平转换电路的电压压摆输出的幅度一般都是不足的。
发明内容
因此，本发明的实施例提出了一种电压电平转换电路以及包括该电压电平转换电路的显示装置，它基本克服了由于现有技术的限制和缺点所引起的一个或者多个问题。
因此，本发明一个实施例的特征是提供了一种能够获得大的幅度的电压压摆输出的电压电平转换电路，以及一种包括该电压电平转换电路的显示装置。
因此，本发明一个实施例的其它特征是提供了一种使用相对廉价器件并具有简单结构的电压电平转换电路，以及一种包括该电压电平转换电路的显示装置。
本发明的上述和其它特征和优点中的至少一部分可以通过提供电压电平转换电路来实现，该电压电平转换电路可以包括：第一开关晶体管，它具有耦合于施加第一电压的第一电源端的第一端和耦合于输入端的控制端；第二开关晶体管，它具有耦合于施加小于第一电压的第二电压的第二电源端的第一端和耦合于输入端的控制端；第三开关晶体管，它具有耦合于施加大于第一电压的第三电压的第三电源端的第一端，耦合于输出端的第二端，和耦合于第二开关晶体管第二端的控制端；以及第四开关晶体管，它具有耦合于施加小于第二电压的第四电压的第四电源端的第一端，耦合于输出端的第二端，和耦合于第一开关晶体管第二端的控制端。
当包括第一电压的高电平输入信号或者包括第二电压的低电平输入信号施加于输入端时，通过放大第三电压所获得的高电平输出信号或者通过放大第四电压所获得的低电平输出信号可以通过输出端输出。
该电路可以包括：第一电阻器，它耦合于第一电源端和第一开关晶体管的第一端；第二电阻器，它耦合于第二电源端和第二开关晶体管的第一端；第三电阻器，它耦合于第三电源端和第三开关晶体管的第一端；以及第四电阻器，它耦合于第四电源端和第四开关晶体管的第一端。
该电路可以至少包括一个第五电阻器和第六电阻器，第五电阻器耦合于第三电源端和第三开关晶体管的控制端；第六电阻器耦合于第四电源端和第四开关晶体管的控制端。第五电阻器可以具有大于第三电阻器的阻值，以及第六电阻器可以具有大于第四电阻器的阻值。
该电路可以包括第七电阻器，它耦合于输入端和接地电压。第二电压可以是接地电压。
第一至第四开关晶体管可以是双极型晶体管。第一和第三开关晶体管可以是pnp双极型晶体管，而第二和第四开关晶体管可以是npn双极型晶体管。第一至第四开关晶体管各自的第一端可以是发射极，第一至第四开关晶体管各自的第二端可以是集电极，而第一至第四开关晶体管各自的控制端可以是基极。
该电路包括开关速度增强器件，各个器件耦合于第三双极型晶体管和第四双极型晶体管。
该电路可以包括：第一二极管，它具有耦合于第二双极型晶体管集电极的阴极和耦合于第三双极型晶体管基极的阳极；第二二极管，它具有耦合于第二双极型晶体管集电极的阴极和耦合于第三双极型晶体管集电极的阳极；第三二极管，它具有耦合于第一双极型晶体管集电极的阳极和耦合于第四双极型晶体管集电极的阴极；以及第四二极管，它具有耦合于第一双极型晶体管集电极的阳极和耦合于第四双极型晶体管基极的阴极。
该电路可以包括：第一肖特基二极管，它具有耦合于第三双极型晶体管基极的阴极和耦合于第三双极型晶体管集电极的阳极；以及第二肖特基二极管，它具有耦合于第四双极型晶体管基极的阳极和耦合于第四双极型晶体管集电极的阴极。
第一至第四晶体管可以是MOS晶体管。第一和第三开关晶体管可以是PMOS晶体管，而第二和第四考核晶体管可以是NMOS晶体管。第一至第四晶体管各自的第一端可以是源极，第一至第四晶体管各自的第二端可以是漏极，而第一至第四晶体管各自的控制端可以是栅极。
至少一个第三开关晶体管可以是高电压晶体管。
本发明的上述和其它性能和优点中的至少部分可以通过提供显示装置来实现，该显示装置包括具有多个象素的显示单元，以及包括电压电平转换电路以便于驱动多个象素的驱动单元，其中所述电压电平转换电路包括：第一开关晶体管，它具有耦合于施加第一电压的第一电源端的第一端和耦合于输入端的控制端；第二开关晶体管，它具有耦合于施加小于第一电压的第二电压的第二电源端的第一端和耦合于输入端的控制端；第三开关晶体管，它具有耦合于施加大于第一电压的第三电压的第三电源端的第一端，耦合于输出端的第二端，和耦合于第二开关晶体管第二端的控制端；以及第四开关晶体管，它具有耦合于施加小于第二电压的第四电压的第四电源端的第一端，耦合于输出端的第二端，和耦合于第一开关晶体管第二端的控制端。
当包括第一电压的高电平输入信号或者包括第二电压的低电平输入信号施加于输入端时，通过放大第三电压所获得的高电平输出信号或者通过放大第四电压所获得的低电平输出信号可以通过输出端输出。
该电压电平转换电路还可以包括：第一电阻器，它耦合于第一电源端和第一开关晶体管的第一端；第二电阻器，它耦合于第二电源端和第二开关晶体管的第一端；第三电阻器，它耦合于第三电源端和第三开关晶体管的第一端；以及第四电阻器，它耦合于第四电源端和第四开关晶体管的第一端。
附图简述
本领域内的熟练技术人士通过参考附图的典型实施例的详细描述可以更加清晰地了解本发明的上述和其它性能和优点，附图包括：
图1示出了根据本发明一个典型实施例的电压电平转换电路的电路图；
图2示出了根据本发明另一个典型实施例的电压电平转换电路的电路图；
图3示出了根据本发明又一个典型实施例的电压电平转换电路的电路图；以及
图4示出了根据本发明又一个典型实施例的电压电平转换电路的电路图。
具体实施方式
2006年9月19日向韩国知识产权局提交的题为“电压电平转换电路和包括该电路的显示装置”的韩国专利申请No.10-2006-0090456以引用全文方式合并与此。
以下将参考图示说明了本发明典型实施例的附图更加全面地讨论本发明。然而，本发明可以包含各种不同的形式并且不应该限制于本文所阐述的实施例。此外，这些实施例的提供使得该披露更加全面和完整，并将本发明的范围告知本领域的技术人员。在整个说明书中，类似的标号表示相似的元件。
图1示出了根据本发明一个典型实施例的电压电平转换电路100的电路图。
参考图1，电压电平转换电路100可以包括：第一电源端31，第二电源端32，第三电源端33，第四电源端34，输入端35，输出端36，第一至第四开关晶体管Q1至Q4，以及第一至第七电阻器R1至R7。第一电压可以施加于第一电源端31，第二电压可以小于第一电压并施加于第二电源端32。例如，在本发明的一些实施例中，第一电压可以是5V，而第二电压可以是接地电压。但是本发明的实施例并不限于此。
包括第一电压的高电平输入信号或者包括第二电压的低电平输入信号可以施加于输入端35。在本发明的一些实施例中，TTL电平(0-5V)的低电压可以施加于输入端35。
第三电压+VCC可以大于第一电压并可以施加于第三电源端33。第四电压-VEE可以小于第二电压并可以施加于第四电源端34。
在本发明的一些实施例中，通过放大第三电压+VCC所获得的高电平输出信号或者通过放大第四电压-VEE所获得的低电平输出信号可以输出至输出端36。
在使用通用晶体管作为第三开关晶体管Q3的实施例中，第三电压+VCC可以上升到大约50V的最大电压。在使用高电压晶体管作为第三开关晶体管Q3的实施例中，可以输出大于50V的电压。
第一开关晶体管Q1可以是pnp双极型晶体管。在采用pnp双极型晶体管作为第一开关晶体管Q1的这类实施例中，第一开关晶体管Q1的发射极可以耦合于第一电源端31，其基极可以耦合于输入端35，以及其集电极可以耦合于第四开关晶体管Q4的基极。如果高电平的第一电压(例如，5V)施加于输入端35，则第一开关晶体管Q1可以截止。如果低电平的第二电压(例如，0V)施加于输入端35，则第一开关晶体管Q1可以导通。
第一电阻器R1可以耦合在第一电源端31和第一开关晶体管Q1的发射极之间。第一电阻器R1可以限制第一开关晶体管Q1的发射极电流和集电极电流。
第二开关晶体管Q2可以是npn双极型晶体管。在采用npn双极型晶体管作为第二开关晶体管Q2的这类实施例中，第二开关晶体管Q2的发射极可以耦合于第二电源端32，其基极可以耦合于输入端35，以及其集电极可以耦合于第三开关晶体管Q3的基极。当高电平的第一电压(例如，5V)施加于输入端35时，第二开关晶体管Q2导通。当低电平的第二电压(例如，0V)施加于输入端35时，第二开关晶体管Q2可以截止。
第二电阻器R2可以耦合在第二电源端32和第二开关晶体管Q2的发射极之间。第二电阻器R2限制第二开关晶体管Q2的发射极电流和集电极电流。
第七电阻器R7的第一端可以耦合于接地电压，其第二端可以耦合于第一开关晶体管Q1的基极和第二开关晶体管Q2的基极。当输入端35开路时，第七电阻器R7可以允许0V电压的应用。
第三开关晶体管Q3可以是pnp双极型晶体管。在采用pnp双极型晶体管作为第三开关晶体管Q3的这类实施例中，第三开关晶体管Q3的发射极可以耦合于第三电源端33，其集电极可以耦合于输出端36，而其基极可以耦合于第二开关晶体管Q2的集电极。当第二开关晶体管Q2导通时，则第三开关晶体管Q3也可以导通。
第三电阻器R3可以耦合在第三电源端33和第三开关晶体管Q3的发射极之间。第三电阻器R3可以限制第三开关晶体管Q3的发射极电流和集电极电流。
第五电阻器R5的第一端可以耦合于第三电源端33，其第二端可以耦合于第三开关晶体管Q3的基极和第二开关晶体管Q2的集电极。第五电阻器R5可以相第三开关晶体管Q3的基极和第二开关晶体管Q2的集电极提供恒定的和/或基本恒定的电压。当第二开关晶体管Q2导通时，可以将第三电压+VCC减去第五电阻器R5的电压降所获得的电压提供给第三开关晶体管Q3的基极和第二开关晶体管Q2的集电极，并因此第三开关晶体管Q3也导通。为了使第三开关晶体管Q3导通，第五电阻器R5可以具有大于第三电阻器R3的阻值。
第四开关晶体管Q4可以是npn双极型晶体管。在采用npn双极型晶体管作为第四开关晶体管Q4的这类实施例中，第四开关晶体管Q4的发射极可以耦合于第四电源端34，其集电极可以耦合于输出端36，而其基极可以耦合于第一开关晶体管Q1的集电极。当第一开关晶体管Q1导通时，第四开关晶体管Q4也可以导通。
第四电阻器R4可以耦合在第四电源端34和第四开关晶体管Q4的发射极之间。第四电阻器R4可以限制第四开关晶体管Q4的发射极电流和集电极电流。
第六电阻器R6的第一端可以耦合于十第一端34，而其第二端可以耦合于第四开关晶体管Q4的基极和第一开关晶体管Q1的集电极。第六电阻器R6可以向第四开关晶体管Q4的基极和第一开关晶体管Q1的集电极提供恒定的和/或基本恒定的电压。当第一开关晶体管Q1导通时，则可以将由于第六电阻器R6的电压降加上第四电压-VEE所获得的电压提供给第四开关晶体管Q4的基极和第一开关晶体管Q1的集电极。因此，第四开关晶体管Q4也可以导通。为了使十开关晶体管Q4导通，第六电阻器R6可以具有大于第四电阻器R4的阻值。
以下将详细讨论图1所示的典型实例电压电平转换电路100的典型运行情况。
TTL电平(0-5V)的低电压可以施加于输入端35。在这种情况下，例如，包括第一电压(例如，5V)的高电平输入信号或者包括第二电压(例如，0V)的低电平输入信号可以施加于输入端35。
当低电平输入信号施加于输入端35时，第一开关晶体管Q1可以导通，而第二开关晶体管Q2可以截止。当第一开关晶体管Q1导通时，恒定的和/或基本恒定的电压可以施加于第一开关晶体管Q1的集电极和第四开关晶体管Q4的基极。因此，第四开关晶体管Q4可以导通并且第四电压-VEE可以通过输出端36输出。
当高电平输入信号施加于输入端35时，第一开关晶体管Q1可以截止，而第二考核晶体管Q2可以导通。当第二开关晶体管Q2导通时，恒定的和/或基本恒定的电压可以施加于第二开关晶体管Q1的集电极和第三开关晶体管Q4的基极。因此，第三开关晶体管Q3可以导通并且第三电压+VCC可以通过输出端36输出。
在使用通用晶体管作为第三开关晶体管Q3的实施例中，第三电压+VCC可以上升到大约50V的最大电压，并由此输出电压压摆可以增加到大约50V的相当高的电压。在采用高电压晶体管作为第三开关晶体管Q3的实施例中，可以输出大于50V的电压，并由此输出电压压摆可以增加到大于50V的电压。
在本发明的实施例中，因为输出电压可以在第三电压+VCC和第四电压-VEE之间摆动，因此有可能通过改变第三电压+VCC和第四电压-VEE来改变输出电压的压摆。
图2示出了根据本发明另一个典型实施例的电压电平转换电路200的电路图。
以下将主要只讨论图2所示的典型电压电平转换电路200和图1所示的典型电压电平转换电路100之间的差异。
参考图2，与图1所示的典型电压电平转换电路100进行比较，图2所示的典型电压电平转换电路200还可以包括第一至第四二极管D1至D4。
第一二极管D1的阴极可以耦合于第二开关晶体管Q2的集电极，而其阳极可以耦合于第三开关晶体管Q3的集电极。第二二极管D2的阴极可以耦合于第二开关晶体管Q2的集电极，而其阳极可以耦合于第三开关晶体管Q3的集电极。
第三二极管D3的阳极可以耦合于第一开关晶体管Q1的集电极，而其阴极可以耦合于第四开关晶体管Q4的集电极。第四二极管D4的阳极可以耦合于第一开关晶体管Q1的集电极，而其阴极可以耦合于第四开关晶体管Q4的基极。
当第一至第四二极管D1至D4采用图2所示的耦合方式时，第三双极型晶体管Q3和第四双极型晶体管Q4的开关速度可以显著改善。
具体地说，例如，在第三双极型晶体管Q3的发射极-基极电压进入到饱和区域之前，第二二极管D2可以导通，从而将第三双极型晶体管Q3的基极电流旁路到第三双极型晶体管Q3的集电极。其结果是，第三双极型晶体管Q3可以避免在饱和区域中工作，并因此可以改善第三双极型晶体管Q3的开关速度。
同样，在第四双极型晶体管Q4的发射极-基极电压进入到饱和区域之前，第三二极管D3可以导通，从而将第四双极型晶体管Q4的基极电流旁路到第四双极型晶体管Q4的集电极。其结果是，第四双极型晶体管Q4可以避免在饱和区域中工作，并因此改善第四双极型晶体管Q4的开关速度。
图3示出了根据本发明又一个典型实施例的电压电平转换电路300的电路图。
以下将主要只讨论图3所示的典型电压电平转换电路200和图1所示的典型电压电平转换电路100之间的差异。
参考图3，与图1所示的典型电压电平转换电路100进行比较，图3所示的典型电压电平转换电路300还可以包括第一肖特基二极管SD1和第二肖特基二极管SD2，并且可以不包括第五电阻器R5和第六电阻器R6。
第一肖特基二极管SD1的阴极可以耦合于第三双极型晶体管Q3的基极，而其阳极可以耦合于第三双极型晶体管Q3的集电极。
第二肖特基二极管SD2的阳极可以耦合于第四双极型晶体管Q4的基极，而其阴极可以耦合于第四双极型晶体管Q4的集电极。
当第一肖特基二极管SDl和第二肖特基二极管S2都采用图3所示的耦合方式时，类似于图2所说明的第一至第四二极管D1至D4的情况，第三双极型晶体管Q3和第四双极型晶体管Q4的开关速度可以得到改善。
在第三双极型晶体管Q3的发射极-基极电压进入到饱和区域之前，第一肖特基极管SDl可以导通，从而将第三双极型晶体管Q3的基极电流旁路到第三双极型晶体管Q3的集电极。其结果是，第三双极型晶体管Q3可以避免在饱和区域中工作，并因此可以改善第三双极型晶体管Q3的开关速度。
同样，在第四双极型晶体管Q4的发射极-基极电压进入到饱和区域之前，第二肖特基二极管SD2可以导通，从而将第四双极型晶体管Q4的基极电流旁路到第四双极型晶体管Q4的集电极。其结果是，第四双极型晶体管Q4可以避免在饱和区域中工作，并因此改善第四双极型晶体管Q4的开关速度。
当第一至第四二极管D1至D4采用图2所示的耦合方式时，或者当第一肖特基二极管SD1和第二肖特基二极管S2采用图3所示的耦合方式时，输出信号的上升时间周期和下降时间周期可以减小到大约100ns。因此，图2和图3所示的典型电压电平转换电路200、300可以进行高速的开关工作。
图4示出了根据本发明又一个典型实施例的电压电平转换电路400的电路图。
以下将主要只讨论图4所示的典型电压电平转换电路400和图1所示的典型电压电平转换电路100之间的差异。
参考图4，与图1所示的典型电压电平转换电路100进行比较，图4所示的典型电压电平转换电路400还可以采用，例如，第一至第四MOS晶体管M1至M4，而不是例如pnp或者npn双极型晶体管，来作为第一至第四开关晶体管Q1至Q4。
第一开关晶体管M1可以是PMOS晶体管。在采用PMOS晶体管作为第一开关晶体管M1的这类实施例中，第一开关晶体管M1的第一端可以通过第一电阻器R1耦合于第一电源端31，其栅极可以耦合于输入端35，而其第二端可以耦合于第四开关晶体管M4的栅极。
第二开关晶体管M2可以是NMOS晶体管。在采用NMOS晶体管作为第二开关晶体管M2的这类实施例中，第二开关晶体管M2的第一端可以通过第二电阻器R2耦合于第二电源端32，其栅极可以耦合于输入端35，而其第二端可以耦合于第三开关晶体管M3的栅极。
第三开关晶体管M3可以是PMOS晶体管。在采用PMOS晶体管作为第三开关晶体管M3的这类实施例中，第三开关晶体管M3的第一端可以通过第三电阻器R3耦合于第三电源端33，其第二端可以耦合于输出端，而其栅极可以耦合于第二开关晶体管M2的第二端。
第四开关晶体管M4可以是NMOS晶体管。在采用NMOS晶体管作为第四开关晶体管M4的这类实施例中，第四开关晶体管M4的第一端可以通过第四电阻器R4耦合于第四电源端34，其第二端可以耦合于输出端，而其栅极可以耦合于第一开关晶体管M1的第二端。
第一至第四开关晶体管M1至M4的第一和第二端可以分别是源极和漏极，然而，本发明的实施例并不限制与此。
与包括模拟开关和OP-AMP的传统电压电平转换电路相比较，本发明的实施例可以提供一种能够获得具有大的幅度的电压压摆的电压电平转换电路。
本发明的实施例可以分别提供一种能够使电压压摆输出具有较快和/或改善上升速度和下降速度的电压电平转换电路。
本发明的实施例可以分别提供一种能够采用相对廉价器件并因此能够以相对于传统电压电平转换电路较低廉成本制造的电压电平转换电路。
应该理解的是，尽管本文使用第一、第二等等术语来讨论各种不同的元件，但是这些元件应该并不受这些术语的限制。这些术语的使用只是用于元件之间的相互区分。例如，第一元件可以用于指定第二元件，同样，第二元件也可以用于指定第一元件，这些都不背离本发明的范围。正如本文所使用的，术语“和/或“包括一个或者多个相关列举术语的任何或者所有组合。
应该理解的是，当一个元件称之为“连接着”或“耦合于”另一个元件时，该元件可以是直接连接或耦合其它元件或者可以存在着中间元件。相反，当一个元件称之为“直接连接”或“直接耦合”其它元件时，不存在着中间元件。用于讨论在元件件之间关系的其它文字应该采用类似的方式来解释(例如，“在...之间”与“直接在...之间”，“相邻”与“直接相邻”，等等)。
本文已经揭示了本发明的典型实施例，尽管采用了专用的术语，但是这些术语可以用于和解释为普通和描述性的讨论，而不是用于限制的目的。因此，本领域内熟练技术人士应该理解的是，可以在不背离后附权利要求所阐述的本发明的精神和范围的条件下对形式和细节作出各种不同的变化。

Claims (20)

1.一种电压电平转换电路，它包括：
第一开关晶体管，它具有耦合于施加第一电压的第一电源端的第一端和耦合于输入端的控制端；
第二开关晶体管，它具有耦合于施加小于第一电压的第二电压的第二电源端的第一端和耦合于输入端的控制端；
第三开关晶体管，它具有耦合于施加大于第一电压的第三电压的第三电源端的第一端，耦合于输出端的第二端，和耦合于第二开关晶体管第二端的控制端；以及，
第四开关晶体管，它具有耦合于施加小于第二电压的第四电压的第四电源端的第一端，耦合于输出端的第二端，和耦合于第一开关晶体管第二端的控制端。
2.如权利要求1所述的电路，其特征在于，当包括第一电压的高电平输入信号或者包括第二电压的低电平输入信号施加于输入端时，通过放大第三电压所获得的高电平输出信号或者通过放大第四电压所获得的低电平输出信号可以通过输出端输出。
3.如权利要求1所述的电路，其特征在于，还包括：第一电阻器，它耦合于第一电源端和第一开关晶体管的第一端；第二电阻器，它耦合于第二电源端和第二开关晶体管的第一端；第三电阻器，它耦合于第三电源端和第三开关晶体管的第一端；以及第四电阻器，它耦合于第四电源端和第四开关晶体管的第一端。
4.如权利要求3所述的电路，其特征在于，还包括：至少一个第五电阻器和第六电阻器，第五电阻器耦合于第三电源端和第三开关晶体管的控制端；第六电阻器耦合于第四电源端和第四开关晶体管的控制端。
5.如权利要求4所述的电路，其特征在于，所述第五电阻器可以具有大于第三电阻器的阻值，以及所述第六电阻器可以具有大于第四电阻器的阻值。
6.如权利要求1所述的电路，其特征在于，还包括第七电阻器，它耦合于输入端和接地电压。
7.如权利要求1所述的电路，其特征在于，所述第二电压是接地电压。
8.如权利要求1所述的电路，其特征在于，所述第一至第四开关晶体管是双极型晶体管。
9.如权利要求8所述的电路，其特征在于，所述第一和第三开关晶体管是pnp双极型晶体管，而所述第二和第四开关晶体管是npn双极型晶体管。
10.如权利要求8所述的电路，其特征在于，所述第一至第四开关晶体管各自的第一端是发射极，所述第一至第四开关晶体管各自的第二端是集电极，而所述第一至第四开关晶体管各自的控制端是基极。
11.如权利要求8所述的电路，其特征在于，还包括开关速度增强器件且各自耦合于第三双极型晶体管和第四双极型晶体管。
12.如权利要求10所述的电路，其特征在于，还包括：
第一二极管，它具有耦合于第二双极型晶体管集电极的阴极和耦合于第三双极型晶体管基极的阳极；
第二二极管，它具有耦合于第二双极型晶体管集电极的阴极和耦合于第三双极型晶体管集电极的阳极；
第三二极管，它具有耦合于第一双极型晶体管集电极的阳极和耦合于第四双极型晶体管集电极的阴极；以及，
第四二极管，它具有耦合于第一双极型晶体管集电极的阳极和耦合于第四双极型晶体管基极的阴极。
13.如权利要求10所述的电路，其特征在于，还包括：
第一肖特基二极管，它具有耦合于第三双极型晶体管基极的阴极和耦合于第三双极型晶体管集电极的阳极；以及，
第二肖特基二极管，它具有耦合于第四双极型晶体管基极的阳极和耦合于第四双极型晶体管集电极的阴极。
14.如权利要求1所述的电路，其特征在于，所述第一至第四晶体管是MOS晶体管。
15.如权利要求14所述的电路，其特征在于，所述第一和第三开关晶体管是PMOS晶体管，而所述第二和第四考核晶体管是NMOS晶体管。
16.如权利要求14所述的电路，其特征在于，所述第一至第四晶体管各自的第一端是源极，所述第一至第四晶体管各自的第二端是漏极，而所述第一至第四晶体管各自的控制端是栅极。
17.如权利要求1所述的电路，其特征在于，至少一个第三开关晶体管是高电压晶体管。
18.一种显示装置，它包括具有多个象素的显示单元，以及包括电压电平转换电路以便于驱动多个象素的驱动单元，其中所述电压电平转换电路包括：
第一开关晶体管，它具有耦合于施加第一电压的第一电源端的第一端和耦合于输入端的控制端；
第二开关晶体管，它具有耦合于施加小于第一电压的第二电压的第二电源端的第一端和耦合于输入端的控制端；
第三开关晶体管，它具有耦合于施加大于第一电压的第三电压的第三电源端的第一端，耦合于输出端的第二端，和耦合于第二开关晶体管第二端的控制端；以及，
第四开关晶体管，它具有耦合于施加小于第二电压的第四电压的第四电源端的第一端，耦合于输出端的第二端，和耦合于第一开关晶体管第二端的控制端。
19.如权利要求18所述的显示装置，其特征在于，当包括第一电压的高电平输入信号或者包括第二电压的低电平输入信号施加于输入端时，通过放大第三电压所获得的高电平输出信号或者通过放大第四电压所获得的低电平输出信号可以通过输出端输出。
20.如权利要求18所述的显示装置，其特征在于，所述电压电平转换电路还包括：第一电阻器，它耦合于第一电源端和第一开关晶体管的第一端；第二电阻器，它耦合于第二电源端和第二开关晶体管的第一端；第三电阻器，它耦合于第三电源端和第三开关晶体管的第一端；以及第四电阻器，它耦合于第四电源端和第四开关晶体管的第一端。
CNA200710140043XA 2006-09-19 2007-08-03 电压电平转换电路以及包括该电路的显示装置 Pending CN101150312A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060090456 2006-09-19
KR1020060090456A KR100768240B1 (ko) 2006-09-19 2006-09-19 전압 레벨 변환 회로

Publications (1)

Publication Number Publication Date
CN101150312A true CN101150312A (zh) 2008-03-26

Family

ID=38617206

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710140043XA Pending CN101150312A (zh) 2006-09-19 2007-08-03 电压电平转换电路以及包括该电路的显示装置

Country Status (5)

Country Link
US (1) US20080068063A1 (zh)
EP (1) EP1903680A3 (zh)
JP (1) JP2008079276A (zh)
KR (1) KR100768240B1 (zh)
CN (1) CN101150312A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162196A (zh) * 2015-09-10 2015-12-16 青岛大学 一种基于晶体管的电动汽车充电控制导引电路
CN107707245A (zh) * 2017-09-25 2018-02-16 京东方科技集团股份有限公司 电平转移电路、显示装置驱动电路及显示装置
CN110870205A (zh) * 2017-07-11 2020-03-06 克诺尔商用车制动系统有限公司 电平转换器以及用于在车辆控制设备中转换电平值的方法
CN112037722A (zh) * 2020-08-07 2020-12-04 Tcl华星光电技术有限公司 电压提供电路及显示设备
CN112185314A (zh) * 2020-10-19 2021-01-05 Tcl华星光电技术有限公司 电压转换电路及显示设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162198B (zh) * 2015-09-10 2017-06-06 青岛大学 一种基于模拟开关的电动汽车充电控制导引电路
CN105680845A (zh) * 2016-01-04 2016-06-15 京东方科技集团股份有限公司 一种电平转换电路、电平转换方法及相关装置
CN107888183B (zh) * 2017-12-16 2024-03-15 苏州新优化投资咨询有限公司 低压系统中npn/pnp传感器接入器
EP3806336A4 (en) * 2018-06-05 2021-08-04 Panasonic Intellectual Property Management Co., Ltd. INPUT / OUTPUT CIRCUIT

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321491A (en) * 1979-06-06 1982-03-23 Rca Corporation Level shift circuit
JPH06177746A (ja) * 1992-12-11 1994-06-24 Hitachi Ltd 論理回路
US5493245A (en) * 1995-01-04 1996-02-20 United Microelectronics Corp. Low power high speed level shift circuit
DE19500393C1 (de) * 1995-01-09 1996-02-22 Siemens Ag Schaltungsanordnung zum Schalten höherer Spannungen auf einem Halbleiterchip und Verfahren zu dessen Betreiben
JP2734426B2 (ja) * 1995-09-20 1998-03-30 日本電気株式会社 レベル変換回路
JPH09205351A (ja) * 1996-01-25 1997-08-05 Sony Corp レベルシフト回路
JP3359844B2 (ja) * 1996-07-22 2002-12-24 シャープ株式会社 マトリクス型画像表示装置
JPH10209851A (ja) * 1997-01-17 1998-08-07 Sony Corp レベルシフト回路
JP3123463B2 (ja) * 1997-05-16 2001-01-09 日本電気株式会社 レベル変換回路
JP3532181B2 (ja) * 2001-11-21 2004-05-31 沖電気工業株式会社 電圧トランスレータ
CN100338879C (zh) * 2002-12-25 2007-09-19 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
KR20050018439A (ko) * 2003-08-13 2005-02-23 현대모비스 주식회사 전압 레벨 변환 장치
JP4609884B2 (ja) 2005-02-23 2011-01-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105162196A (zh) * 2015-09-10 2015-12-16 青岛大学 一种基于晶体管的电动汽车充电控制导引电路
CN105162196B (zh) * 2015-09-10 2018-07-03 青岛大学 一种基于晶体管的电动汽车充电控制导引电路
CN110870205A (zh) * 2017-07-11 2020-03-06 克诺尔商用车制动系统有限公司 电平转换器以及用于在车辆控制设备中转换电平值的方法
CN110870205B (zh) * 2017-07-11 2023-08-29 克诺尔商用车制动系统有限公司 电平转换器以及用于在车辆控制设备中转换电平值的方法
CN107707245A (zh) * 2017-09-25 2018-02-16 京东方科技集团股份有限公司 电平转移电路、显示装置驱动电路及显示装置
CN112037722A (zh) * 2020-08-07 2020-12-04 Tcl华星光电技术有限公司 电压提供电路及显示设备
CN112185314A (zh) * 2020-10-19 2021-01-05 Tcl华星光电技术有限公司 电压转换电路及显示设备

Also Published As

Publication number Publication date
EP1903680A3 (en) 2008-09-17
US20080068063A1 (en) 2008-03-20
KR100768240B1 (ko) 2007-10-17
JP2008079276A (ja) 2008-04-03
EP1903680A2 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
CN101150312A (zh) 电压电平转换电路以及包括该电路的显示装置
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN104038209B (zh) 一种电平位移电路
JPH0879050A (ja) ＢｉＣＭＯＳ論理回路
JPH01288010A (ja) ドライバ回路
WO2009101770A1 (ja) 半導体装置
US8063689B2 (en) Output stage system
CN101346881B (zh) 用于借助微处理器的输出信号驱动电子部件的电路装置和方法
JP3620089B2 (ja) Ｅｃｌ−ｃｍｏｓレベル変換器
JPH0573292B2 (zh)
KR920009708B1 (ko) 반도체논리회로
JP5465548B2 (ja) レベルシフト回路
JP2004032619A (ja) 演算増幅回路
JP3644156B2 (ja) 電流制限回路
CN111211763A (zh) 高电位侧驱动电路
US12345965B2 (en) Driver circuit
US20030006804A1 (en) Current mode logic circuit with output common mode voltage and impedance control
JP2006129481A (ja) レベルシフト回路装置
CN103023285A (zh) 一种新型高频开关驱动控制电路
JP2001244758A (ja) バッファ回路およびホールド回路
EP1638205A1 (en) Driver circuit
JPH09298870A (ja) ゲート駆動装置およびパワーモジュール
JP5511975B2 (ja) 低電流の論理およびドライバ回路
CN119135090A (zh) 一种放大器电路
JPH02276273A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090123

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090123

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080326