CN101093984B - 电压箝位电路、半导体芯片和电压箝位方法 - Google Patents

电压箝位电路、半导体芯片和电压箝位方法 Download PDF

Info

Publication number
CN101093984B
CN101093984B CN2007101282467A CN200710128246A CN101093984B CN 101093984 B CN101093984 B CN 101093984B CN 2007101282467 A CN2007101282467 A CN 2007101282467A CN 200710128246 A CN200710128246 A CN 200710128246A CN 101093984 B CN101093984 B CN 101093984B
Authority
CN
China
Prior art keywords
circuit
voltage
mos transistor
node
clamp
Prior art date
Application number
CN2007101282467A
Other languages
English (en)
Other versions
CN101093984A (zh
Inventor
任敬植
金汉求
高在赫
孙日宪
金锡震
Original Assignee
三星电子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020060001668A priority Critical patent/KR100723519B1/ko
Priority to KR1668/06 priority
Application filed by 三星电子株式会社 filed Critical 三星电子株式会社
Publication of CN101093984A publication Critical patent/CN101093984A/zh
Application granted granted Critical
Publication of CN101093984B publication Critical patent/CN101093984B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067Devices for protecting against damage from electrostatic discharge

Abstract

提供一种箝位电路,其可以通过使用已包括在电路中的晶体管而将电路节点处的电压箝位到稳定电平。当发生静电放电(ESD)时,箝位电路可以将半导体芯片内部的电路的第一节点处的电压箝位到更稳定的电平。箝位电路可包括晶体管和电容性元件以存储用来响应于ESD而导通晶体管的控制电压。

Description

电压箝位电路、半导体芯片和电压箝位方法技术领域

[0001] 示例实施例可涉及电路和/或半导体芯片。例如,示例实施例可涉及电压箝位电 路,其可以在半导体芯片的电路内部的节点处箝位电压。示例实施例可以包括MOS晶体管 和/或具有其的半导体芯片。背景技术

[0002] 在现有技术中,当集成半导体芯片时,由于静电,所以电流可能由配线通过衬垫引 入。该电流可能导致错误和/或损坏半导体芯片。为了保护半导体芯片内部的电路免受静 电放电(ESD)的影响或类似的情况,半导体芯片可以包括ESD保护电路。ESD保护电路可被 布置在半导体芯片中的衬垫附近和/或可位于衬垫和半导体芯片的电路之间。因此,当通 过衬垫引入由静电产生的电流时,ESD保护电路可以对该电流放电,由此抑制对半导体芯片 中的电路的损坏。

[0003] 为了抑制在传统半导体芯片中的电路上的节点处的电压变化,可以使用箝位元 件。箝位元件可以箝位节点处的电压。可以由金属氧化物半导体(M0Q和/或硅可控整流 器(SCR)构成的箝位元件可执行快反向(snapback)操作。

[0004] 当由于静电而在半导体芯片中的电路上的节点处发生电压变化时,内部电路可能 发生故障。例如,电压变化可以损坏相对薄的栅极氧化物。

[0005] 图1是传统的电平移动器(shifter)的示例。参照图1,电平移动器可以改变输 入信号的电压并输出改变后的电压。电平移动器可以由PMOS晶体管Pl和P2、NM0S晶体管 Nl和N2和/或反相器11构成。

[0006] PMOS晶体管Pl和P2可具有锁存器结构,并且可彼此连接。PMOS晶体管Pl的栅 电极可以连接到PMOS晶体管P2的漏电极,并且PMOS晶体管P2的栅电极可以连接到PMOS 晶体管Pl的漏电极。PMOS晶体管Pl和P2的源电极可以连接到升压电压Vp。

[0007] NMOS晶体管m的栅电极可连接到输入信号Vin,NMOS晶体管N2的栅电极可连接 到反相信号vin。NMOS晶体管m和N2的漏电极可分别连接到PMOS晶体管Pl和P2,并且 NMOS晶体管附和N2的源电极可连接到接地电压GND。

[0008] 当输入信号Vin从低电平转变为高电平时,NMOS晶体管m可导通,而NMOS晶体管 N2可截止。在此例中,节点(a)处的电压转变为低电平,并且可施加到PMOS晶体管P2的 栅电极,由此导通PMOS晶体管P2。另外,节点(b)处的电压转变为高电平,并且可施加到 PMOS晶体管Pl的栅电极,由此截止PMOS晶体管Pl。结果,可提供在节点(b)处的升压电 压Vp作为输出信号V。ut。

[0009] 当输入信号Vin从高电平转变为低电平时,NMOS晶体管N2可导通,并且NMOS晶体 管m可截止。在这个示例中,节点(b)处的电压转变为低电平,且可施加到PMOS晶体管Pi 的栅电极,由此导通PMOS晶体管P1。另外,节点(a)处的电压转变为高电平,且可施加到 PMOS晶体管P2的栅电极,由此截止PMOS晶体管P2。结果,可提供节点(b)处的接地电压 GND作为输出信号V。ut。[0010] 可以是电平移动器的输出电压V。ut的节点(b)处的电压可以作为升压电压Vp的高 电平电压输出或以更稳定的方式作为接地电压GND的低电平电压输出。另外,半导体芯片 可以包括用于稳定图1中的节点(b)处的电压的电路。

[0011] 然而,额外的箝位电路可能增加半导体芯片的尺寸。并且,箝位由ESD产生的相对 高的电压的箝位电路可能需要大的设计规则,这可能限制半导体芯片的尺寸减小。发明内容

[0012] 示例实施例从下列详细说明书、附图和相关权利要求中更加完整清楚。

[0013] 示例实施例提供可箝位节点处的电压的电压箝位电路。电压箝位电路可包括在半 导体芯片电路中包括的MOS晶体管、和具有其的半导体芯片。

[0014] 根据至少一个示例实施例,箝位电路可包括第一电路的MOS晶体管和电容性元 件。MOS晶体管的第一电极可连接到第一节点,MOS晶体管的第二电极可连接到接地电压。 电容性元件可连接在第一衬垫和MOS晶体管之间,电容性元件可存储控制电压以响应于静 电放电而导通MOS晶体管。例如,箝位电路可将第一电路的第一节点处的电压箝位到稳定 电平,并且第一电路可通过第一衬垫发送和/或接收信号。

[0015] 在至少一个示例实施例中,响应于静电放电(ESD)箝位第一电路的第一节点处的 电压的方法可包括:响应于ESD,在连接到电路的MOS晶体管的电容中存储电压,以及通过 利用响应于ESD而存储的电压来导通MOS晶体管,从而箝位第一节点处的电压。

[0016] 在示例实施例中,可以提供用于将电路第一节点处的电压箝位到稳定电平的箝位 电路。示例箝位电路可位于半导体芯片内,并且可包括MOS晶体管和电容性元件。MOS晶体 管可被包括在通过衬垫发送/接收信号的电路中,其可具有连接到需要箝位的第一节点的 第一电极以及连接到接地电压的第二电极。电容性元件可连接在衬垫和MOS晶体管之间, 并且可存储响应于ESD的发生而导通MOS晶体管的控制电压。

[0017] 在示例实施例中,MOS晶体管可以是栅极耦合NMOS (GCNMOS)。根据此示例实施例, 电容性元件可连接在衬垫和MOS晶体管的栅电极之间。

[0018] 在示例实施例中,电容性元件可以是电容器。

[0019] 在另一示例实施例中,电路可以是包括一对PMOS晶体管和一对NMOS晶体管的电 平移动器。PMOS晶体管可形成锁存器结构。一对NMOS晶体管可分别连接到PMOS晶体管。 另外,示例箝位电路的MOS晶体管可以是NMOS晶体管中的一个,NMOS晶体管的第一电极可 连接到电平移动器的输出节点,其第二电极可连接到接地电压。

[0020] 在示例实施例中,电平移动器的输出节点可输出第一节点处的电压。

[0021] 在示例实施例中,可在第二节点和接地电压之间连接压降电路。第二节点可连接 到MOS晶体管的栅电极和/或电容性元件。

[0022] 根据另一示例实施例,可提供包括一个或多个衬垫和通过衬垫发送/接收信号的 第一内部电路的半导体芯片。第一电路可包括MOS晶体管,其第一电极可连接到需要箝位 的第一节点,第二电极可连接到接地电压,并且其可输出第一节点处的电压作为信号。另 外,电容性元件可连接在衬垫和MOS晶体管之间,并且可存储控制电压。控制电压可在ESD 发生期间导通MOS晶体管。

[0023] 根据另一示例实施例,可提供响应于静电放电(ESD)而箝位第一电路的第一节点的电压的方法,该方法包括响应于ESD在连接到电路的MOS晶体管的电容中存储电压,和通 过利用响应于ESD而存储的电压来导通MOS晶体管,从而箝位第一节点处的电压。附图说明

[0024] 通过参考附图的详细示例实施例的描述,本发明将变得更清楚,附图中:

[0025] 图1是说明在半导体芯片中包括的传统电平移动器的电路图;

[0026] 图2是说明根据示例实施例的箝位电路的电路图;

[0027] 图3是说明根据示例实施例的电平移动器/箝位电路的电路图,其中图1的电路 1可以是电平移动器;

[0028] 图4是说明根据示例实施例的半导体芯片的框图;以及

[0029] 图5A和图5B是说明与传统器件相比,根据示例实施例的箝位电路的操作结果的 图。具体实施方式

[0030] 在此公开了具体的例证性实施例。然而,在此公开的具体结构和功能细节仅仅为 了描述示例实施例的目的。然而,在此公开的示例可以以许多替代形式实现,且不应该被解 释为限于在此阐述的实施例。

[0031] 因此,虽然示例实施例具有多种变体和替代形式,其实施例可通过示例方式在附 图中示出,且将在此详细描述。然而应当理解,不意图将示例实施例限制到所公开的具体 形式,而是相反地,示例实施例将覆盖落入在这些实施例范围内的所有修改、等价物和替代 物。贯穿附图的描述中,相同的附图标记表示相同的元件。

[0032] 将会理解,虽然这里可以使用术语第一、第二等来描述多个元件,但这些元件不应 该被这些术语所限制。这些术语仅仅用于把一个元件与另一元件区分开。例如,在不脱离 本发明的示例实施例的情况下,第一元件可以被称作第二元件,类似地,第二元件可以被称 作第一元件。如这里所用的,术语“和/或”包括相关列出术语的任何一个和所有组合。

[0033] 将理解的是,当元件被称作“连接”或“耦连”到另一元件时,其可以直接连接或耦 连到另一元件或者可以存在中间元件。相反地,当元件被称作“直接连接”或“直接耦连” 到另一元件时,不存在中间元件。应当以相同的方式解释用来描述元件之间关系的其它词 (例如“之间”和“直接之间”,“邻接”和“直接邻接”等)。

[0034] 这里使用的术语仅仅是用于描述具体实施例的目的,并不意图成为示例实施例的 限制。如这里所用的,单数形式“一个”和“这个”意图包括多种形式,除非上下文清楚地表 示其它。还将理解,术语“由…构成”、“包含”、“包括”和/或“由…组成”,当在这里使用时, 说明存在所述的特征、整数、步骤、操作、元件和/或部件,但是不排除存在或附加有一个或 多个其它整数、步骤、操作、元件、部件和/或它们的组合。

[0035] 应该注意在某些替代实施方式中,功能/动作可以不按照附图所示的顺序来发 生。例如,根据所涉及的功能/动作,以连续方式示出的两幅图实际上可以基本同时执行, 或有时可以按相反顺序执行。

[0036] 在下文中,将通过参考附图解释示例实施例来详细地描述示例实施例。附图中相 同的附图标记表示相同的元件。[0037] 图2是说明根据示例实施例的箝位电路的电路图。箝位电路可响应于静电放电 (ESD)或类似情况,在半导体芯片的电路10的第一节点处箝位电压。箝位电路可以抑制在 第一节点(e)处的电压的升高和/或错误地输出到外部电路。如图2中所示,箝位电路可 包括MOS晶体管mi和/或电容性元件C。在至少一个实施例中,电容性元件C可以是电容 器;然而,可使用任何电容性元件。例如,在某些情况下可以使用P-N结(例如二极管)和 金属氧化物半导体结构(例如MOS电容器)作为电容性元件,以及几乎任何晶体管。

[0038] 电路10可通过输入/输出衬垫PAD发送和接收信号。半导体芯片的电路10可包 括NMOS晶体管mi。NMOS晶体管mi的第一电极可连接到第一节点(e),第二电极可连接 到电压Vss。NMOS晶体管mi的第二电极也可以连接到接地节点。电容性元件C可连接在 输入/输出衬垫PAD和NMOS晶体管mi的栅电极之间。

[0039] 电路10可以把电压信号V。ut通过第一节点(e)输出到外部电路。当ESD发生时, 正电荷可以被引入到第一节点(e)以升高第一节点处的电压。在此示例中,由于相对高电 压(例如超过操作电压范围的电压)的引入,接收来自第一节点(e)的电压信号的电路可 能发生故障。另外,相对高的电压会损坏栅极氧化层。根据示例实施例,在箝位电路中,当 发生ESD时,可抑制第一节点处的电压上升。例如,箝位电路可导通电路10的NMOS晶体管 Nll0因此,NMOS晶体管Nll可用作下拉晶体管,减小第一节点(e)处的电压。

[0040] NMOS晶体管Nll可响应于ESD而导通,由此下拉第一节点(e)处的电压。电容性 元件C可存储控制电压以导通NMOS晶体管mi。电容性元件C可连接在输入/输出衬垫 PAD和NMOS晶体管m 1的栅电极之间。从输入/输出衬垫PAD引入的正电荷可通过节点 (d)、经由电容性元件C和压降电路20而传输到接地节点。压降电路20可连接在第二节点 (f)和接地节点Vss之间,在第二节点(f)处连接NMOS晶体管mi的栅电极和电容性元件 C。例如,压降电路20可以包括电阻元件,以在电流流过时得到压降。

[0041] 通过输入/输出衬垫PAD传输的正电荷可经由压降电路20传输到接地节点Vss, 并且对应于压降电路20处的压降的电压可被施加到第二节点(f)。因为电容性元件C可连 接在NMOS晶体管mi的栅电极及其第一电极(连接到第一节点(e)的电极)之间,电容性 元件C可以存储足够的电压以导通NMOS晶体管m 1。在这个示例中,可认为电容性元件C 的电容相对较小。

[0042] 根据上述图2,当ESD发生时,响应于正电荷的引入,可在电容性元件C中存储用 来导通NMOS晶体管mi的控制电压。结果,当ESD发生时,NMOS晶体管Nll可保持导通状 态,并且可减小存储电容性元件C中的控制电压。另外,施加到NMOS晶体管mi的栅电极 的电压可降低,由此抑制对栅极氧化层的损坏。

[0043] NMOS晶体管Nll可响应于控制电压而导通。当发生ESD时,由于NMOS晶体管Nll 可用作下拉晶体管,所以可以以稳定方式来箝位第一节点(e)处的电压。因为在电路中包 括的NMOS晶体管可以用作NMOS晶体管mi,不需要用于箝位第一节点(e)的额外电路元 件。

[0044] 图3是说明根据示例实施例的电平移动器/箝位电路的电路图。如图3中所示, 电平移动器10是图2的电路10的示例。电平移动器10可以包括PMOS晶体管Pll和P12、 NMOS晶体管Nll和附2、和/或反相器111。电平移动器10的操作可类似于图1中描述的 电平移动器的操作,由此为了简短,这里将省略其详细说明。[0045] 如图3中所示,节点(g)可连接到PMOS晶体管P12的栅极,第一节点(e)可连接 到PMOS晶体管Pll的栅极,并且PMOS晶体管Pll和P12可以形成锁存器结构。第一节点 (e)可连接到电平移动器10的输出节点,由此第一节点(e)处的电压可作为电压V。ut输出。

[0046] NMOS晶体管m 1的第一电极可连接到电平移动器10的输出电压,第二电极可以连 接到接地电压Vss。电容性元件C可连接在NMOS晶体管Nll和输入/输出衬垫PAD之间。 电容性元件C可连接在NMOS晶体管Nll的栅电极和输入/输出衬垫PAD之间。在第二节 点(f)和接地电压Vss之间还可包括压降电路20,在第二节点(f)处连接NMOS晶体管Nll 和电容性元件C。压降电路20可以是在电流流过时降低电压的电阻电路。

[0047] 当施加输入电压Vin时,具有基于电平移动器的操作的电压可以作为电压V。ut输 出。然而,由ESD产生的电荷可以通过其中引入了升压电压Vp的输入/输出衬垫PAD经由 节点(d)引入。在此示例中,由于引入电荷,第一节点(e)处的电压可以升高。根据示例实 施例,在箝位电路中,NMOS晶体管Nll可用作下拉晶体管,由此降低在连接到NMOS晶体管 Nll的第一电极的第一节点(e)处电压。

[0048] 可由ESD产生且可通过节点(d)传输的电荷可以经由电容性元件C和压降电路20 而传输到接地电压Vss。对应于压降电路20处的压降的电压可被施加到第二节点(f)。电 容性元件C可存储能够导通NMOS晶体管mi的控制电压。结果,在ESD发生期间,可在电 容性元件C中存储控制电压,NMOS晶体管Nll可导通,并且可箝位在第一节点(e)处的电压。

[0049] 电容性元件C可存储足以导通NMOS晶体管Nll的电荷,因此电容性元件C的电容 可相对较小。另外,由于电平移动器10内部的NMOS晶体管Nll可用作箝位电路,因此,示 例实施例可减小芯片尺寸。此外,当电压上升时,例如当ESD发生时,NMOS晶体管Nll可导 通,由此执行开关操作。否则,NMOS晶体管Nll可执行电平移动器10的一般操作。

[0050] 图4是说明根据示例实施例的半导体芯片的框图。参考图4,半导体芯片包括: NOR (或非)门,其可接收数据信号DATA和/或写使能信号W_EN以执行或非操作;以及电 平移动器/箝位电路100可从NOR门接收输入信号Vin,并输出信号V。ut。例如,电平移动器 /箝位电路100可以与图3的电平移动器/箝位电路100相同。

[0051] 作为半导体芯片中包括的电路的示例,在图4中示出可写/可擦除存储器件,例如 电可擦除可编程只读存储器(EEPROM) 200。可通过第一衬垫PADl和第二衬垫PAD2传输控 制信号。可将控制信号分别通过第一开关111和第二开关112传输到控制门CG和电平移 动器/箝位电路100。例如,第一和第二开关可以是附加的MOS晶体管、传输门或任何合适 的开关器件。

[0052] 当由ESD生成的电荷通过第二衬垫PAD2引入时,可以类似于参考图3所描述的相 同方式进行箝位操作。因此,电平移动器/箝位电路100的输出电压v。ut可以通过压降来 输出。在电平移动器/箝位电路100中,作为箝位元件的NMOS晶体管可执行下拉操作,由 此箝位输出信号V。ut到接地电压。

[0053] 为了 EEPROM 200的擦除和读取操作,可向EEPROM 200的控制门CG施加电源电 压,还可以向EEPROM 200的擦除门EG施加OV的电压。当执行擦除和读取操作时,由于可 能的ESD,电平移动器/箝位电路100的输出电压V。ut可能增加,EEPROM 200可能发生故 障,例如,EEPROM 200可以以擦除或读取模式进行数据编程。然而,当使用在如上所述的电8平移动器中包括的MOS晶体管来配置箝位电路时,电平移动器/箝位电路100的输出电压 Vout可以被以稳定方式箝位,由此抑制EEPROM 200的故障。

[0054] 图5A和图5B是根据示例实施例说明与传统器件相比的箝位电路的工作结果的 图。

[0055] 在图5A和图5B的图中,可相对于时间轴示出在图3的节点(d)、(e)、(f)处的电压变化。

[0056] 图5A可描述当在电平移动器中不包括电容性元件C时,由于ESD,在每个节点处 的电压变化。参考图5A,当由ESD生成的电荷通过衬垫引入时,节点(d)处的电压可上升。 另外,因为节点(f)在正常操作中可具有相对低的电压,所以图3的NMOS晶体管Nll可保 持截止状态。另外,在这个示例中,节点(e)处的电压可上升约20V。

[0057] 图5B可示出当电容性元件C连接到电平移动器中的MOS晶体管的栅电极时,由于 ESD引起的节点处的电压变化。参考图5B,可引入由ESD生成的电荷,从而增加节点(d)处 的电压。响应于该电荷,可在电容性元件C中存储控制电压。

[0058] 节点(f)处的电压可施加到MOS晶体管的栅电极,由此MOS晶体管可导通。然后, 节点(e)可通过MOS晶体管的下拉操作而被箝位,由此将节点(e)处的电压降低到大约0V。 结果,可输出被箝位到稳定电平后的电平移动器的输出电压V。ut。这可防止内部电路接收到 不稳定的电压V。ut。

[0059] 在示例实施例中,通过使用在半导体芯片的内部电路中包括的MOS晶体管,可实 现箝位电路。因此,可不需要额外的元件,由此减小了芯片尺寸。另外,可以以更稳定的方 式进行箝位操作。

[0060] 在已经讨论了一些实施例的情况下,很显然这些实施例可以以多种方式变化。这 些变化不被认为是脱离了示例实施例的精神和范围,并且意图将所有修改包括在示例实施 例的范围内。

[0061] 优先权声明

[0062] 本申请在35U. S. C. § 119下面要求2006年1月6日申请的韩国专利申请 10-2006-0001668的优先权,其全部内容以引用的形式并入本文。

Claims (20)

1. 一种箝位在第一电路的第一节点处的电压的箝位电路,该第一电路通过第一衬垫发 送和/或接收信号,该箝位电路包括:第一电路的MOS晶体管,该MOS晶体管的第一电极连接到第一节点,并且该MOS晶体管 的第二电极连接到接地电压;以及在第一衬垫和MOS晶体管之间连接的电容性元件,该电容性元件存储用来响应于静电 放电而导通MOS晶体管的控制电压,其中所述第一电路是电平移动器,其包括形成锁存器结构的一对PMOS晶体管和连接 到PMOS晶体管的一对NMOS晶体管,其中所述MOS晶体管是所述一对NMOS晶体管中的一个。
2.如权利要求1所述的箝位电路,其中: 所述MOS晶体管是栅极耦合NMOS晶体管;以及所述电容性元件被连接在第一衬垫和栅极耦合NMOS晶体管的栅电极之间。
3.如权利要求1所述的箝位电路,其中所述电容性元件是电容器。
4.如权利要求1所述的箝位电路,其中: 所述第一节点是电平移动器的输出节点。
5.如权利要求4所述的箝位电路,其中所述电平移动器的输出节点输出第一节点处的 电压。
6.如权利要求1所述的箝位电路,其中: 在第二节点和接地电压之间连接压降电路;以及所述第二节点是MOS晶体管和电容性元件被连接的位置。
7. 一种半导体芯片包括:箝位在第一电路的第一节点处的电压的箝位电路,该第一电路通过第一衬垫发送和/ 或接收信号;以及 第二衬垫,其中, 该箝位电路包括:第一电路的MOS晶体管,该MOS晶体管的第一电极连接到第一节点,并且该MOS晶体管 的第二电极连接到接地电压;以及在第一衬垫和MOS晶体管之间连接的电容性元件,该电容性元件存储用来响应于静电 放电而导通MOS晶体管的控制电压,其中所述第一电路是电平移动器,其包括形成锁存器结构的一对PMOS晶体管和连接 到PMOS晶体管的一对NMOS晶体管,并且所述第一电路将第一节点处的电压作为电压信号 而输出到第二电路,其中所述MOS晶体管是所述一对NMOS晶体管中的一个。
8.如权利要求7所述的半导体芯片,其中: 所述MOS晶体管是栅极耦合NMOS晶体管;以及所述电容性元件被连接在第一衬垫和栅极耦合NMOS晶体管的栅电极之间。
9.如权利要求7所述的半导体芯片,其中: 所述第一节点是电平移动器的输出节点。
10.如权利要求9所述的半导体芯片,其中所述电平移动器输出第一节点处的电压。
11.如权利要求7所述的半导体芯片,其中:在第二节点和接地电压之间连接压降电路;以及 所述第二节点是MOS晶体管和电容性元件被连接的位置。
12.如权利要求7所述的半导体芯片,还包括: 连接在第二衬垫和第二电路之间的第一开关;连接在第一衬垫和箝位电路之间的第二开关;以及 连接到箝位电路的输入的逻辑门。
13.如权利要求12所述的半导体芯片,其中所述第一开关将控制信号传送到第二电路 的输入。
14.如权利要求12所述的半导体芯片,其中所述第二开关将控制信号传送到箝位电路。
15.如权利要求12所述的半导体芯片,其中所述第二电路是电可擦除可编程只读存储 器 EEPROM。
16.如权利要求15所述的半导体芯片,其中所述逻辑门接收用于EEPROM的数据信号和写使能信号。
17.如权利要求12所述的半导体芯片,其中所述逻辑门是或非门。
18. —种响应于静电放电而箝位第一电路的第一节点的电压的方法,该方法包括: 响应于静电放电,在连接到电路的MOS晶体管的电容中存储电压;以及通过利用响应于静电放电而存储的电压来导通MOS晶体管,箝位第一节点的电压, 其中所述第一电路是电平移动器,其包括形成锁存器结构的一对PMOS晶体管和连接 到PMOS晶体管的一对NMOS晶体管,其中所述MOS晶体管是所述一对NMOS晶体管中的一个。
19.如权利要求18所述的方法,还包括:通过电容和压降电路中的至少一个,将来自静电放电的过量电荷传输到地。
20.如权利要求19所述的方法,还包括: 截止MOS晶体管。
CN2007101282467A 2006-01-06 2007-01-08 电压箝位电路、半导体芯片和电压箝位方法 CN101093984B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060001668A KR100723519B1 (ko) 2006-01-06 2006-01-06 Mos 트랜지스터를 이용한 전압 클램핑 회로 및 이를구비하는 반도체 칩
KR1668/06 2006-01-06

Publications (2)

Publication Number Publication Date
CN101093984A CN101093984A (zh) 2007-12-26
CN101093984B true CN101093984B (zh) 2011-05-11

Family

ID=38278758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101282467A CN101093984B (zh) 2006-01-06 2007-01-08 电压箝位电路、半导体芯片和电压箝位方法

Country Status (3)

Country Link
US (1) US7697249B2 (zh)
KR (1) KR100723519B1 (zh)
CN (1) CN101093984B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391063B2 (en) * 2011-05-24 2016-07-12 Fairchild Semiconductor Corporation Under voltage tolerant clamp
CN102354246B (zh) * 2011-10-28 2013-07-17 电子科技大学 一种有源箝位电路
US9466978B2 (en) * 2013-08-30 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection for level-shifter circuit
US10134725B2 (en) * 2016-09-26 2018-11-20 Shenzhen GOODIX Technology Co., Ltd. Electrostatic discharge protection circuit applied in integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US6731488B2 (en) * 2002-04-01 2004-05-04 International Business Machines Corporation Dual emitter transistor with ESD protection
CN1501561A (zh) * 2002-11-15 2004-06-02 华邦电子股份有限公司 快速触发的静电保护电路及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311071A (en) 1991-10-21 1994-05-10 Silicon Systems, Inc. High speed threshold crossing detector with reset
US6208191B1 (en) 1998-10-29 2001-03-27 Microchip Technology Incorporated Positive and negative voltage clamp for a wireless communication input circuit
JP2001060663A (ja) * 1999-08-20 2001-03-06 Nec Corp Semiconductor integrated circuit device
US6667867B2 (en) 2001-01-23 2003-12-23 National Semiconductor Corp. Stable BJT electrostatic discharge protection clamp
JP3901671B2 (ja) 2003-08-19 2007-04-04 松下電器産業株式会社 半導体集積回路装置
KR100605580B1 (ko) 2003-12-29 2006-07-28 주식회사 하이닉스반도체 정전기 보호회로
JP2005235947A (ja) 2004-02-18 2005-09-02 Fujitsu Ltd 静電気放電保護回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US6731488B2 (en) * 2002-04-01 2004-05-04 International Business Machines Corporation Dual emitter transistor with ESD protection
CN1501561A (zh) * 2002-11-15 2004-06-02 华邦电子股份有限公司 快速触发的静电保护电路及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
附图3.
附图5、说明书第4页第58-63行.

Also Published As

Publication number Publication date
US20070177329A1 (en) 2007-08-02
US7697249B2 (en) 2010-04-13
KR100723519B1 (ko) 2007-05-30
CN101093984A (zh) 2007-12-26

Similar Documents

Publication Publication Date Title
TWI246765B (en) Electrostatic discharge protection circuit
EP1024431B1 (en) Antifuse circuitry for post-package dram repair
US8254198B2 (en) Anti-fuse element
CN100359685C (zh) 具有控制电路的esd保护电路
JP4727584B2 (ja) 静電気放電に対する保護回路及びその動作方法
US5311470A (en) Data latch circuit having non-volatile memory cell
TWI420527B (zh) 非揮發性記憶體裝置
KR100297139B1 (ko) 반도체 집적회로
US6538868B2 (en) Electrostatic discharge protective circuit
CN101436592B (zh) 半导体集成电路
CN100421248C (zh) 具有静电放电保护的电性熔丝电路
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
TWI380584B (en) Level shifters and the related input/output buffers
KR100285184B1 (ko) Step-up Circuits and Semiconductor Memory Devices
US5570043A (en) Overvoltage tolerant intergrated circuit output buffer
TWI413351B (zh) 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
KR100378273B1 (ko) 채널 소거형 불휘발성 반도체 기억 장치
JP3435007B2 (ja) 低電圧技術による高い電圧の振れを出力するバッファ
JP2008533824A (ja) 電源電圧を超える入力のサンプリングを可能にするブートストラップ回路
US7245152B2 (en) Voltage-level shifter
JP2006139900A (ja) 内部発生されたプログラミング電圧を用いてアンチヒューズをプログラムする方法及び装置
EP0643487A2 (en) An output circuit and method of operation
JP2005064374A (ja) 半導体集積回路装置
CN103430448B (zh) 电荷泵静电放电保护
US20030080780A1 (en) Output circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant