CN101073125A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101073125A
CN101073125A CNA2005800420670A CN200580042067A CN101073125A CN 101073125 A CN101073125 A CN 101073125A CN A2005800420670 A CNA2005800420670 A CN A2005800420670A CN 200580042067 A CN200580042067 A CN 200580042067A CN 101073125 A CN101073125 A CN 101073125A
Authority
CN
China
Prior art keywords
conductive layer
layer
transistor
memory element
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800420670A
Other languages
English (en)
Other versions
CN101073125B (zh
Inventor
守屋芳隆
安部宽子
汤川干央
野村亮二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201210068013.3A priority Critical patent/CN102682837B/zh
Publication of CN101073125A publication Critical patent/CN101073125A/zh
Application granted granted Critical
Publication of CN101073125B publication Critical patent/CN101073125B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array

Abstract

半导体器件及其制造方法。本发明的目的在于提供一种可以另外地写入数据并且容易制造的易失性半导体器件,及其制造方法。本发明的特征是半导体器件包括元件形成层,它包括提供在衬底上的第一晶体管和第二晶体管;提供在元件形成层上的存储元件;以及提供在存储元件上的传感器部分,其中存储元件具有包括第一导电层、有机化合物层和第二导电层的分层结构,第一导电层电连接到第一晶体管,并且传感器部分电连接到第二晶体管。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件,优选地涉及一种通过对存储电路使用有机化合物的能够存储数据的半导体器件。
背景技术
近年来,个别识别技术已经引起注意。例如,存在一种用于生产和管理的技术,其中通过将ID(个体识别码)提供给各个对象来阐明信息例如对象的历史。首先,已经进行了可以非接触地发送和接收数据的半导体器件的研制。作为这种半导体器件,特别地,RFID(射频身份识别)标签(也称作ID标签,IC标签和IC芯片,RF(射频)标签,无线标签,电子标签或无线芯片)开始在公司、市场等中使用。
已经推向实际使用的许多半导体器件每个具有使用半导体衬底例如Si衬底(也称作IC(集成电路)芯片)和天线的电路,并且IC芯片包括存储电路(也称作存储器)和控制电路。特别地,通过装备存储许多数据的存储电路,可以获得提供更高性能的高增值半导体器件。
作为在半导体器件中提供的存储电路,通常可以使用DRAM(动态随机存取存储器),SRAM(静态随机存取存储器),FeRAM(铁电随机存取存储器),掩模ROM(只读存储器),EPROM(电可编程只读存储器),EEPROM(电可擦除可编程只读存储器),闪速存储器等。其中,当使用属于易失性存储电路的DRAM或SRAM时,当电源关闭时数据被擦除,使得每当电源导通时数据需要被写入。FeRAM是一种非易失性存储电路,它使用包括铁电层的电容器并且需要大量制造过程。掩模ROM具有简单的结构,但是,数据需要在制造步骤期间写入,从而数据不能另外地写入。EPROM、EEPROM和闪速存储器是使用具有两个栅电极的元件的非易失性存储电路,所以增加制造步骤。
发明内容
考虑到上面的问题,本发明的目的在于提供一种可以另外地写入数据并且容易制造的易失性半导体器件,及其制造方法。
为了实现目的,本发明提供下面的措施。
根据本发明的半导体器件包括元件形成层,它包括提供在衬底上的第一晶体管和第二晶体管;提供在元件形成层上的存储元件;以及提供在存储元件上的传感器部分,其中存储元件具有第一导电层、有机化合物层和第二导电层的分层结构,第一导电层电连接到第一晶体管,并且传感器部分电连接到第二晶体管。
根据本发明的半导体器件的另一种结构包括元件形成层,它包括提供在衬底上的第一晶体管、第二晶体管和第三晶体管;提供在元件形成层上的存储元件;用作天线的导电层;以及提供在存储元件上的传感器部分,其中存储元件具有第一导电层、有机化合物层和第二导电层的分层结构,第一导电层电连接到第一晶体管,传感器部分电连接到第二晶体管,以及用作天线的导电层电连接到第三晶体管。此外,用作天线的导电层与第一导电层提供在相同层中。
在根据本发明的半导体器件的另一种结构中,提供在传感器部分上的导电层通过导电颗粒电连接到已电连接到第二晶体管的源极或漏极区的导电层,使得传感器部分电连接到第二晶体管。
根据本发明的半导体器件的另一种结构包括元件形成层,它包括提供在衬底上的第一晶体管、第二晶体管和传感器部分;以及提供在元件形成层上的存储元件,其中存储元件具有第一导电层、有机化合物层和第二导电层的分层结构,第一导电层电连接到第一晶体管,并且传感器部分电连接到第二晶体管。
根据本发明的半导体器件的另一种结构包括元件形成层,它包括提供在衬底上的第一晶体管、第二晶体管、第三晶体管和传感器部分;提供在元件形成层上的存储元件;以及用作天线的导电层,其中存储元件具有第一导电层、有机化合物层和第二导电层的分层结构,第一导电层电连接到第一晶体管,传感器部分电连接到第二晶体管,并且用作天线的导电层电连接到第三晶体管。此外,用作天线的导电层与第一导电层提供在相同层中。
在根据本发明的半导体器件的另一种结构中,传感器部分包括光电二极管或光电晶体管。
根据本发明的半导体器件的另一种结构包括元件形成层,它包括提供在衬底上的第一晶体管和第二晶体管;以及提供在元件形成层上的存储元件和传感器部分,其中存储元件部分具有第一导电层、第一有机化合物层和第二导电层的分层结构,传感器部分具有第三导电层、第二有机化合物层和第四导电层的分层结构,第一导电层电连接到第一晶体管,并且第三导电层电连接到第二晶体管。
根据本发明的半导体器件的另一种结构包括元件形成层,它包括提供在衬底上的第一晶体管、第二晶体管和第三晶体管;提供在元件形成层上的存储元件和传感器部分;以及用作天线的导电层,其中存储元件部分具有第一导电层、第一有机化合物层和第二导电层的分层结构,传感器部分具有第三导电层、第二有机化合物层和第四导电层的分层结构,第一导电层电连接到第一晶体管,第三导电层电连接到第二晶体管,并且用作天线的导电层电连接到第三晶体管。此外,用作天线的导电层与第一导电层和第三导电层提供在相同层中。
在根据本发明的半导体器件的另一种结构中,用作天线的导电层与第一导电层和第三导电层提供在相同层中。此外,用作天线的导电层与第一导电层和第三导电层提供在相同层中。
在根据本发明的半导体器件的另一种结构中,通过在存储元件中写入的第一导电层与第二导电层之间的距离。
在根据本发明的半导体器件的另一种结构中,晶体管是有机晶体管。
在根据本发明的半导体器件的另一种结构中,晶体管提供在玻璃衬底或柔性衬底上。
在根据本发明的半导体器件的另一种结构中,有机化合物层包含高分子量化合物。
在根据本发明的半导体器件的另一种结构中,存储元件的电阻通过写入而不可逆地改变。
附图说明
图1A和1B每个显示本发明的半导体器件的结构的实例。
图2A-2D显示用于制造本发明的半导体器件的方法的实例。
图3A-3E每个显示本发明的半导体器件的结构的实例。
图4A和4B每个显示本发明的半导体器件的结构的实例。
图5A-5E显示用于制造本发明的半导体器件的方法的实例。
图6A-6C每个显示本发明的半导体器件的结构的实例。
图7A和7B每个显示本发明的半导体器件的结构的实例。
图8A和8B每个显示本发明的半导体器件的结构的实例。
图9A和9B每个显示使用激光将数据写入本发明的半导体器件中的实例。
图10A和10B每个显示本发明的半导体器件的结构。
图11A-11E显示用于制造本发明的半导体器件的方法的实例。
图12A-12E显示用于制造本发明的半导体器件的方法的实例。
图13A和13B每个显示本发明的半导体器件的结构的实例。
图14A-14C每个显示本发明的半导体器件的使用的实例。
图15显示本发明的半导体器件的实例。
图16A-16H每个显示本发明的半导体器件的使用的实例。
图17是显示本发明的半导体器件中存储元件的电流-电压特性的图。
图18是显示本发明的半导体器件中存储元件的电流-电压特性的图。
图19A-19C每个显示本发明的半导体器件的结构的实例。
图20A和20B分别显示展示存储器的电流-电压特性等的图以及本发明的半导体器件的结构。
图21A-21C显示用于制造本发明的半导体器件的方法的实例。
图22A和22B显示用于制造本发明的半导体器件的方法的实例。
图23A和23B显示用于制造本发明的半导体器件的方法的实例。
图24A和24B显示用于制造本发明的半导体器件的方法的实例。
图25显示用于制造本发明的半导体器件的方法的实例。
图26A-26C每个显示提供有本发明的半导体器件的显示设备的结构的实例。
图27A和27B每个显示提供有本发明的半导体器件的显示设备的结构的实例。
图28A和28B每个显示本发明的半导体器件的结构的实例。
图29A和29B每个显示本发明的半导体器件的结构的实例。
图30A和30B每个显示本发明的半导体器件中存储元件的电流-电压特性的测量结果。
图31显示本发明的半导体器件中存储元件的电流-电压特性的测量结果。
图32A-32C每个显示本发明的半导体器件中存储元件的电流-电压特性的测量结果。
具体实施方式
下面将参考附图描述本发明的实施方式和实施方案。但是,本发明并不局限于下面的描述。本领域技术人员容易理解,可以对本发明的方式和细节做各种改变而不背离本发明的目的和范围。因此,本发明并不解释为局限于下面的实施方式和实施方案的描述。注意,相同的参考数字可以在显示下面描述的本发明结构的不同附图中共同地用来表示相同的组件。
实施方式1
在该实施方式中,将参考附图描述存储元件包括有机化合物层的存储电路(在下文称作有机存储器)的结构的实例。更具体地说,将描述存储电路的结构是无源矩阵型的情况。
图1A显示根据本发明的半导体器件的结构的实例。半导体器件包括存储单元21以矩阵排列的存储单元阵列22;包括列解码器26a、读出电路26b和选择器26c的位线驱动电路26;包括行解码器24a和电平移位器24b的字线驱动电路24;以及具有与外部通信的写入电路的接口23。注意,这里显示的结构仅是实例;因此,存储电路16可以包括另一个电路例如读出放大器、输出电路、缓冲器,并且写入电路可以提供在位线驱动电路上。
存储单元21具有有机化合物层提供在一对导电层之间的结构(在下文也称作有机存储元件)。这里,有机存储元件具有包括形成字线Wy(1≤y≤n)的第一导电层、有机化合物层和形成位线Bx(1≤x≤m)的第二导电层的分层结构。有机化合物层在第一导电层与第二导电层之间可以具有单层结构或分层结构。
图1B显示存储单元阵列22的平面结构的实例。存储单元阵列22包括在第一方向上延伸的第一导电层27,覆盖第一导电层27的有机化合物层,以及在不同于第一方向,这里在垂直方向上的第二方向上延伸的第二导电层28。有机化合物层提供在第一导电层27和第二导电层28之间。第一导电层27用作字线Wy而第二导电层28用作位线Bx。
接下来,将参考图2A-2D描述用于制造包括有机存储元件的存储单元阵列的方法。图2A-2D每个显示沿着图1B中的线A-B的横截面结构。
首先,通过将导电组合物排放到衬底30上形成第一导电层27(图2A)。此外,可以通过汽相沉积、溅射、CVD、旋涂、丝网印刷、凹版印刷等形成第一导电层27,而不局限于液滴排放法。例如,可以通过经由溅射或CVD在整个表面上沉积导电材料,此后通过光刻法选择性地刻蚀来形成第一导电层27。
接下来,形成有机化合物层29以覆盖第一导电层27(图2B)。可以通过液滴排放法、丝网印刷、凹版印刷、旋涂、汽相沉积等形成有机化合物层29。使用这种方法,可以提高工作效率。
接下来,通过将导电组合物选择性地排放到有机化合物层29上形成第二导电层28(图2C)。这里,包括多个有机存储元件的存储元件部分39具有第一导电层27、有机化合物层29和第二导电层28的分层结构。此外,可以通过关于第一导电层的形成描述的另一种方法形成第二导电层28。第二导电层28可以由与第一导电层27不同的方法形成。例如,可以通过液滴排放法、丝网印刷等直接且选择性地形成第二导电层28,而通过经由CVD或溅射在整个表面上形成导电材料然后选择性刻蚀形成第一导电层27。在该情况下,第二导电层28可以不使用刻蚀而形成,使得可以抑制对有机化合物层29的损坏。
接下来,提供用作保护薄膜的绝缘层31以便覆盖第二导电层28(图2D)。
通过上面的步骤,可以形成包括有机存储元件的无源矩阵存储单元阵列。下面将具体描述在上面每个步骤中使用的材料。
作为衬底30,例如,可以使用玻璃衬底例如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底、石英衬底、陶瓷衬底等。此外,可以使用绝缘层在其每个的表面上形成的包含不锈钢的金属衬底或半导体衬底。虽然由柔性合成树脂例如PET制成的衬底通常具有比上述衬底低的热阻,但是它可以使用,只要它可以承受制造步骤中的处理温度。可以通过抛光例如CMP方法预先平面化衬底30的表面。
此外,第一导电层27和第二导电层28可以具有包含选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)和钛(Ti)、钽(Ta)的元素或包含多种元素的合金的单层。作为包含多种元素的合金,例如,可以使用包含Al、Ti和C的合金,包含Al和Ni的合金,包含Al和C的合金,包含Al、Ni和C的合金,包含Al和Mo的合金等。作为选择,可以使用通过掺杂等提高其导电性的导电聚合物,例如导电聚苯胺、导电聚吡咯或导电聚噻吩,聚乙烯二氧噻吩(PEDOT)和聚对苯乙烯磺酸(PSS)的络合物等。代替地,也可以使用透光导电材料。特别地在通过光学作用写入数据的情况下,使用透光导电材料是优选的。作为透光导电材料,可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加镓的氧化锌(GZO)等。代替地,可以使用包含氧化硅的氧化铟锡(在下文称作ITSO)或2-20%的氧化锌(ZnO)混合到ITSO中的材料。可以使用上面的材料通过液滴排放法、汽相沉积、溅射、CVD、旋涂、丝网印刷或凹版印刷形成导电层。
提供有机化合物层29以具有包含导电有机化合物材料的层的单层结构或分层结构。导电有机化合物材料的具体实例包括具有载流子传输性质的高分子量化合物等。
作为具有载流子传输性质的高分子量化合物,可以使用聚(p-对苯撑乙烯)(PPV)、[甲氧基-5-(2-乙基)己氧基]-p-对苯撑乙烯(MEH-PPV)、聚(9,9-二烃基芴)(PAF)、聚(9-乙烯基咔唑)(PVK)、聚吡咯、聚噻吩、聚乙炔、聚芘、聚咔唑等。此外,可以使用具有比上面的大分子化合物低的聚合度的低聚物等。可以通过旋涂、液滴排放法、丝网印刷、凹版印刷、汽相沉积等形成材料。
作为绝缘层31,可以使用包含氧或氮等的无机材料,例如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)、氮氧化硅(SiNxOy)(x>y)等的层或层叠。作为选择,可以在单层或层叠中使用有机材料例如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷。代替地,可以提供有机化合物材料与无机化合物材料的层叠。硅氧烷材料是包含Si-O-Si键的材料。关于硅氧烷,骨架结构包括硅(Si)以及与氧(O)的键。作为取代基,可以使用包含至少氢的有机官能团(例如烷基或芳香烃)。作为另一种取代基,可以使用氟代官能团。作为选择,包含至少氢的有机官能团和氟代官能团都可以用作取代基。
注意,图2A-2D中显示的结构仅是实例,并且结构并不局限于此。另一种结构的情况在图3A-3E中显示。
在图2B-2D中,形成有机化合物层29以便覆盖第一导电层27的整个表面。但是,如果关注相邻存储单元之间横向上电场的影响,可以将绝缘层32提供在存储单元中提供的有机化合物层之间,使得存储单元中提供的有机化合物层彼此绝缘(图3A)。换句话说,有机化合物层可以选择性地提供在每个存储单元中。在该情况下,可以通过液滴排放法、丝网印刷、凹版印刷等有效地在存储单元中选择性地形成有机化合物层。
此外,在提供覆盖第一导电层27的有机化合物层29时,可以提供绝缘层37以覆盖第一导电层27的端部以及第一导电层27之间,从而防止因第一导电层27之间的电平差以及单元之间横向上电场的影响而引起的有机化合物层29的断开(图3B)。在该情况下,绝缘层37可以选择性地提供在多个第一导电层27之间。
此外,在图2A-2D中显示的结构中,整流元件可以提供在第一导电层27和有机化合物层29之间(图3C)。作为典型的整流元件,可以使用肖特基二极管、具有PN结的二极管、具有PIN结的二极管,或者栅电极和漏电极连接的晶体管。当然,整流元件可以是具有另一种结构的二极管。这里,提供在第一导电层和有机化合物层之间包括半导体层34和35的PN结二极管。半导体层34和35中一个是N型半导体而另一个是P型半导体。因此,通过提供整流元件可以提高读出和写入的准确性和容限。
此外,包括多个存储元件的存储元件39提供在衬底30上的结构在图2D中显示。但是,它并不局限于此,并且存储元件部分39可以在提供在衬底30上的薄膜晶体管(TFT)779上形成(图3D),或者存储元件部分39可以提供在衬底30上形成的场效应晶体管(FET)78上,其中衬底30是半导体衬底例如Si衬底或SOI衬底。顺便提及,FET778使用衬底30作为晶体管的通道形成区(图3E)。在薄膜晶体管779或场效应晶体管778上形成存储元件部分39的实例在这里显示;但是,存储元件部分39与薄膜晶体管79或者存储元件部分39与场效应晶体管778可以连接到彼此。在该情况下,存储元件部分39与薄膜晶体管779或者存储元件部分39与场效应晶体管778可以在独立的过程中制造并且使用导电薄膜等粘附到彼此。此外,薄膜晶体管779或场效应晶体管778可以具有任何已知的结构。
因此,在该实施方式中,可以通过液滴排放法、旋涂、印刷法例如丝网印刷或凹版印刷等形成存储元件中的有机化合物层。因此,存储器件或半导体器件可以低成本容易地制造。此外,可以使用细微结构制造在该实施方式中描述的存储元件部分,使得可以获得包含具有大容量的存储电路的半导体器件。
实施方式2
在该实施方式中,将描述具有不同于实施方式1的结构的半导体器件。具体地,将显示存储电路是有源矩阵结构的情况。
图4A显示作为实例的本发明的半导体器件的结构。存储电路包括存储单元221以矩阵排列的存储单元阵列222;包括列解码器226a、读出电路226b和选择器226c的位线驱动电路226;包括行解码器224a和电平移位器224b的字线驱动电路224;以及具有与外部通信的写入电路的接口223。注意,这里显示的结构仅是实例;因此,存储电路216可以包括另一个电路例如读出放大器、输出电路、缓冲器,以及位线驱动电路上的写入电路。
存储单元221包括至少晶体管240和存储元件241(有机存储元件)。晶体管240连接到构成字线Wy(1≤y≤n)的第一布线和构成位线Bx(1≤x≤m)的第二布线。
图4B显示存储单元阵列222的平面结构的实例。
在存储单元阵列222中,在第一方向上延伸的第一布线231和在不同于第一方向(这里,在垂直方向上)的第二方向上延伸的第二布线232以矩阵排列。此外,这里第二布线232电连接到晶体管240的源极和漏极区中的一个,并且第一布线231电连接到晶体管240的栅电极。此外,晶体管240的源极和漏极区中没有与第一布线连接的另一个连接到第一导电层243。有机存储元件241提供有第一导电层243、有机化合物层和第二导电层的分层结构。
接下来,将参考图5A-5D说明用于制造具有上面结构的有机存储器的方法。图5A-5D显示沿着线a-b获取的图4B中显示的存储单元阵列222的横截面视图,以及包括在位线驱动电路226中的CMOS电路的横截面视图。
首先,每个用作存储元件的开关元件的多个晶体管240以及部分地构成包括在位线驱动电路226中的CMOS电路的晶体管248在衬底230上形成。随后,形成源电极和漏电极以便分别连接到晶体管240的源极区和漏极区(图5A)。这里,晶体管240的源电极和漏电极中的一个也用作包括在存储元件中的第一导电层243。此外,在对于第一导电层243使用不同于源电极或漏电极的材料的情况下,在形成源电极或漏电极之后,可以分离地形成第一导电层243以电连接到源极区或漏极区。可以通过汽相沉积、溅射、CVD、液滴排放法、旋涂、丝网印刷、凹版印刷等形成第一导电层243。
接下来,形成用作保护薄膜的绝缘层249以便覆盖第一导电层243的端部以及晶体管240和248的源电极和漏电极(图5B)。绝缘层249可以直接地形成或者通过例如液滴排放法、丝网印刷或凹版印刷选择性地形成。作为选择,可以通过CVD、溅射或旋涂以及选择性刻蚀形成绝缘层249,使得暴露第一导电层243的一部分。
随后,有机化合物层244在第一导电层243上形成(图5C)。注意,有机化合物层244可以在整个表面上形成,如图5C中所示,或者可以选择性地形成使得在每个存储单元中提供的有机化合物层分离。可以通过液滴排放法、丝网印刷、凹版印刷、旋涂、汽相沉积等形成有机化合物层244。如图5C中所示在整个表面上提供有机化合物层244的情况下,可以通过使用旋涂或汽相沉积提高工作效率。同时,在选择性地提供有机化合物层244的情况下,可以通过液滴排放法、丝网印刷、凹版印刷等提高材料使用的效率。此外,甚至在使用旋涂或汽相沉积的情况下,可以通过预先选择性地提供掩模,或者通过在整个表面上形成此后刻蚀它来选择性地形成有机化合物层。使用的方法可以由实践者确定。
接下来,在有机化合物层244上形成第二导电层245(图5D)。可以与第一导电层类似地通过汽相沉积、溅射、CVD、液滴排放法、旋涂、丝网印刷、凹版印刷等形成第二导电层245。第一导电层243和第二导电层245可以由不同的方法形成。因此,形成具有第一导电层243、有机化合物层244和第二导电层245的分层结构的存储元件241(有机存储元件)。
接下来,提供用作保护薄膜的绝缘层256以便覆盖第二导电层245(图5E)。可以通过汽相沉积、溅射、CVD、液滴排放法、旋涂、丝网印刷、凹版印刷等形成绝缘层256以具有单层或分层结构。
通过上面的步骤,可以形成具有有源矩阵存储电路的半导体器件。下面将具体描述在上面每个步骤中使用的材料。
作为衬底230,例如,可以使用玻璃衬底例如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底、石英衬底、陶瓷衬底等。此外,可以使用绝缘层在其每个的表面上形成的包含不锈钢的金属衬底或半导体衬底。虽然由柔性合成树脂例如PET制成的衬底通常具有比上述衬底低的热阻,但是它可以使用,只要它可以承受制造步骤中的处理温度。可以通过抛光例如CMP方法预先平面化衬底230的表面。
晶体管240可以具有任何结构,只要它可以用作开关元件。例如,玻璃衬底或柔性衬底用作衬底230,并且薄膜晶体管(TFT)可以在衬底上形成。作为选择,使用Si等的半导体衬底或SOI衬底,可以形成使用衬底作为晶体管的通道形成区的场效应晶体管(FET)。
包括在晶体管240或晶体管248中的半导体层的结构可以具有任何结构;例如,可以形成杂质区(包括源极区、漏极区和LDD区)。作为一种类型的电路,可以使用仅使用p通道型,仅使用n通道型或使用CMOS型的任何一种。此外,可以提供绝缘层(侧壁)以便与栅电极的侧面接触,或者可以在源极区、漏极区或栅电极中形成硅化物层。作为硅化物层的材料,可以使用镍、钨、钼、钴、铂等。
作为第一导电层243或第二导电层245的材料,可以在单层或分层结构中使用选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)和钛(Ti)、钽(Ta)的元素或包含多种元素的合金。作为包含多种元素的合金,例如,可以使用包含Al、Ti和C的合金,包含Al和Ni的合金,包含Al和C的合金,包含Al、Ni和C的合金,包含Al和Mo的合金等。作为选择,可以使用通过掺杂等提高其导电性的已知导电聚合物,例如导电聚苯胺、导电聚吡咯或导电聚噻吩,聚乙烯二氧噻吩(PEDOT)和聚对苯乙烯磺酸(PSS)的络合物等。代替地,也可以使用透光导电材料。特别地,如果通过光学作用写入数据则使用透光导电材料是优选的。作为透光导电材料,可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加镓的氧化锌(GZO)等。代替地,可以使用包含氧化硅的氧化铟锡(在下文称作ITSO)或2-20%的氧化锌(ZnO)混合到ITSO中的材料。可以使用上面的材料通过液滴排放法、汽相沉积、溅射、CVD、旋涂、丝网印刷或凹版印刷形成每个导电层。例如,导电层可以使用Ag通过液滴排放法形成或者可以使用Al通过汽相沉积形成。
作为有机化合物层244,可以使用与在实施方式1中描述的有机化合物层29相同的材料。例如,对于第一导电层243使用包含氧化硅的氧化铟锡,在第一导电层243上提供聚(9-乙烯基咔唑)(PVK),并且通过液滴排放法提供Ag作为有机化合物层上的第二导电层245;从而,可以形成存储元件。
作为绝缘层249或256,可以使用包含氧或氮等的无机材料,例如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x>y)或氮氧化硅(SiNxOy)(x>y),有机材料例如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷等的层或层叠。聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧树脂或硅氧烷等的材料可以通过液滴排放法、印刷法、旋涂有效地形成。
此外,在上面的结构中,整流元件可以提供在第一导电层243与有机化合物层244之间或者有机化合物层244与第二导电层245之间。整流元件可以具有在上面实施方式中描述的任何结构。
该实施方式中描述的半导体的结构并不局限于上面的结构。例如,提供绝缘层250以便覆盖晶体管240的源电极和漏电极,以及第一导电层243可以提供在绝缘层250上(图6B和6C)。在该情况下,可以通过旋涂或汽相沉积在整个表面上形成有机化合物层244以覆盖第一导电层243(图6B)。此外,关注有机化合物层244的断开或者相邻单元之间横向上电场的影响,可以提供绝缘层249以隔离在每个存储单元中提供的有机化合物层(图6C)。另外,在图6C中,通过液滴排放法、印刷法等在存储单元中选择性地提供有机化合物层244;但是,有机化合物层244可以提供在整个表面上,如图5C-5E中所示。
在这种结构中,其中提供第一导电层243以便经由绝缘层250电连接到源电极或漏电极,可以比将第一导电层243与源电极和漏电极提供在一层中的情况更自由地提供第一导电层。在图5A-5E的结构中,存储元件241必须提供在除了每个晶体管250的源电极或漏电极之外的区域中;但是,通过在绝缘层240上提供存储元件241,例如,存储元件241可以在晶体管250上形成。因此,可以实现存储单元221的更高集成(图6A)。
此外,作为不同于上面结构的另一种结构,第一导电层243和第二导电层245可以排列在一层中以形成存储元件241。将参考图19A-19C说明该情况下结构的实例。
在图5A-6C中,存储元件241使用层叠形成,其中有机化合物层夹在提供在有机化合物层上面和下面的第一导电层243和第二导电层245之间。这里,第一导电层243和第二导电层245提供在一层上以横向地夹着有机化合物层244,从而形成存储元件241(图19A-19C)。在该情况下,第一导电层243具有晶体管240的源电极或漏电极的功能,并且第二导电层也与源电极或漏电极在相同层上形成。如果导电层243和第二导电层245可以使用相同的材料形成,那么导电层243和第二导电层245可以同时形成;因此,可以减少制造步骤的数目。这里,显示在整个表面上提供有机化合物层244的实例;但是,结构并不局限于此,并且可以选择性地形成有机化合物层244。
可以提供绝缘层250以便覆盖晶体管240的源电极和漏电极,并且第一导电层243和第二导电层245可以提供在绝缘层250上(图19C)。在使用不同的材料形成源电极和漏电极以及第一导电层243的情况下,例如,在使用透光材料提供第一导电层243的情况下,该结构是有效的。此外,通过在绝缘层250上形成第一导电层243和第二导电层245,可以自由地提供第一导电层和第二导电层,使得可以提供更加高度集成的存储元件241。同样在该情况下,如果第一导电层243和第二导电层245使用相同的材料同时形成,可以减少制造步骤的数目。
注意,在图19A-19C的结构中,导电层243和第二导电层245不一定提供在相同层上。例如,在图19C的结构中,第二导电层245可以在有机化合物层245上形成,使得第一导电层243和第二导电层245倾斜地排列,并且有机化合物层244提供在第一导电层243上面和第二导电层245下面。使用这种结构,即使污染物例如灰尘存在于第一电极上,可以防止污染物影响存储元件。
该实施方式可以与上面实施方式的任何一种自由地组合。
实施方式3
在该实施方式中,将参考附图说明不同于上面实施方式的半导体器件的另一个实例。
该实施方式中显示的半导体器件能够非接触地读出和写入数据。数据传输方法概括地分成三类,使用布置在相对位置的一对线圈通过相互感应通信的电磁耦合方法,通过感应电磁场通信的电磁感应方法,以及通过使用电波通信的电波方法,并且可以使用这些方法的任何一种。用于传输数据的天线可以两种方法提供。一种方法是在提供有多个元件、存储元件等的衬底上提供天线,而另一种方法是在提供有多个元件、存储元件等的衬底上提供端子部分,并且将在另一个衬底上提供的天线连接到端子部分。
首先,将参考图7A和7B说明在提供有多个元件、存储元件等的衬底上提供天线的情况下半导体器件的结构的实例。
图7A显示包括无源矩阵有机存储器的半导体器件。包括多个晶体管451的元件形成层351提供在衬底350上,并且包括多个有机存储器的存储元件部分352以及天线部分353提供在元件形成层351上。这里显示在元件形成层351上提供存储元件部分352或天线部分353的情况;但是,结构并不局限于此。存储元件部分352和天线部分353可以提供在元件形成层351下面或者在相同层中。
作为衬底350,例如,可以使用玻璃衬底例如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底、石英衬底、陶瓷衬底等。此外,可以使用绝缘层在其每个的表面上形成的包含不锈钢的金属衬底或半导体衬底。虽然由柔性合成树脂例如PET制成的衬底通常具有比上述衬底低的热阻,但是它可以使用,只要它可以承受制造步骤中的处理温度。
包括在存储元件部分352中的多个有机存储元件提供有第一导电层361、有机化合物层362和第二导电层363的层叠,并且提供用作保护薄膜的绝缘层366以便覆盖第二导电层363。这里,绝缘层364提供在存储单元之间(多个有机存储元件之间),使得有机化合物层提供在每个存储单元中;但是,有机化合物层362可以在整个表面上形成以便覆盖第一导电层361。注意,存储元件部分352可以使用上面实施方式中显示的材料和方法形成。
在存储元件部分352中,整流元件可以提供在第一导电层361与有机化合物层362之间或者有机化合物层362与第二导电层363之间,如上面实施方式中所示。整流元件可以是上述中的一种。
在天线部分353中,提供用作天线的导电层355。这里,导电层355与第一导电层361提供在相同层上,并且可以使用相同的材料形成导电层355和第一导电层361。导电层355可以在绝缘层364或绝缘层366上形成。当导电层355提供在绝缘层364上时,它可以使用与第二导电层363相同的材料形成。
用作天线的导电层355连接到部分地构成波形整形电路或整流电路的晶体管。这里,用作天线的导电层355连接到多个晶体管451的任何一个。在波形整形电路或整流电路中处理非接触地从外部发送的数据之后,数据交换(数据写入或数据读出)经由读出电路或写入电路在有机存储元件中执行。
作为导电层355的材料,可以使用选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)或钛(Ti)的元素或包含多种元素的合金。此外,可以使用汽相沉积、溅射、CVD、液滴排放法、凹版印刷、丝网印刷等形成导电层355。
元件形成层351包括至少晶体管。使用晶体管,可以提供任何种类的集成电路,例如CPU(中央处理单元)、存储器或微处理器。此外,在该实施方式中,包括在元件形成层351中的晶体管451每个可以是p通道TFT或n通道TFT,p通道晶体管和n通道晶体管的二者,这称作CMOS电路。此外,对于包括在晶体管451中的半导体层,可以使用任何结构。例如,可以形成杂质区(包括源极区、漏极区和LDD区)。可以提供绝缘层(侧壁)以与栅电极的侧面接触,或者对于源极区、漏极区和栅电极可以形成硅化物层。作为硅化物层的材料,可以使用镍、钨、钼、钴、铂等。
包括在元件形成层351中的晶体管451每个可以是通道形成区由有机材料形成的有机晶体管。在该情况下,可以通过印刷或液滴排放法直接在衬底350上形成具有有机晶体管的元件形成层351,衬底350是柔性衬底例如塑料衬底。此外,在该情况下,如上所述可以通过经由液滴排放法、丝网印刷、凹版印刷等也形成存储元件部分352以低成本制造半导体器件。
图7B显示具有有源矩阵有机存储器的半导体器件的实例。关于图7B中显示的半导体器件,包括晶体管451和354的元件形成层351提供在衬底350上,存储元件部分356和天线部分353提供在元件形成层351上。这里,用作存储元件部分356的开关元件的晶体管354与晶体管451提供在相同层上,并且存储元件部分和天线部分353在元件形成层351上形成。但是,结构并不局限于此,并且晶体管354可以提供在元件形成层351的上面或下面,或者存储元件部分356和天线部分353可以提供在元件形成层351下面或在相同层中。
包括在存储元件部分356中的多个有机存储元件具有第一导电层371、有机化合物层372和第二导电层373的层叠,并且绝缘层376作为保护薄膜而提供以便覆盖第二导电层373。这里,形成绝缘层374以覆盖第一导电层371的端部,并且在每个存储单元中选择性地形成有机化合物层372;但是,有机化合物层372可以在整个表面上形成以便覆盖第一导电层371和绝缘层374。存储元件部分356可以使用上面实施方式中显示的材料和方法形成。此外,在存储元件部分356中,整流元件也可以提供在第一导电层371与有机化合物层372之间或者第二导电层373与有机化合物层372之间,如上所述。
在天线部分353中提供的导电层355可以与第二导电层373在相同层上形成或者在绝缘层374或绝缘层376上形成。在导电层355与第一导电层371或第二导电层373提供在相同层上的情况下,导电层355可以使用相同的处理步骤由与第一导电层371或第二导电层373相同的材料形成。用作天线的导电层355连接到部分地构成波形整形电路或整流电路的晶体管。这里,用作天线的导电层355连接到构成波形整形电路或整流电路的晶体管的任何一个。在波形整形电路或整流电路中处理非接触地从外部发送的数据之后,数据交换(数据写入或数据读出)经由读出电路或写入电路在有机存储元件中执行。
提供在元件形成层351中的晶体管354每个用作写入或读出数据到包括在存储元件部分356中的多个有机存储元件中时的开关元件。因此,晶体管354是P通道型或N通道型。此外,包括在晶体管354中的半导体层可以具有任何结构。例如,可以形成杂质区(包括源极区、漏极区和LDD区),并且可以使用P通道型或N通道型。可以提供绝缘层(侧壁)以与栅电极的侧面接触,或者对于源极区、漏极区和栅电极可以形成硅化物层。作为硅化物层的材料,可以使用镍、钨、钼、钴、铂等。
此外,可以通过汽相沉积、溅射、CVD、液滴排放法、丝网印刷、凹版印刷等形成元件形成层351、存储元件部分356和天线部分353。另外,可以使用不同的方法形成不同的部分。例如,使用结晶在衬底上形成的半导体层例如Si层的方法形成需要高速操作的晶体管451,此后使用液滴排放法、丝网印刷、凹版印刷等在元件形成层351上形成每个用作开关元件的晶体管354作为有机晶体管。
图7B中显示的存储元件356具有第一导电层371连接到元件形成层351的晶体管的源电极或漏电极且提供有绝缘层的结构。但是,第一导电层371可以与晶体管354的源电极或漏电极提供在相同层上,如图5E中所示。在图7B中,有机化合物层372选择性地提供在每个存储单元中;但是,有机化合物层可以在整个表面上形成,如图5E中所示。在有机化合物层分离地提供在每个存储单元的情况下,优选地使用液滴排放法、丝网印刷、凹版印刷等。同时,在有机化合物层提供在整个表面上的情况下,优选地使用旋涂、汽相沉积等。
接下来,将参考图8A和8B描述端子部分提供在提供有多个元件和存储元件的衬底上,并且提供在另一个衬底上的天线连接到端子部分的半导体器件的结构的实例。
图8A显示包括无源矩阵有机存储器的半导体器件。包括多个晶体管451的元件形成层351提供在衬底350上,包括多个有机存储元件的存储元件部分352提供在元件形成层351上,并且提供在衬底365上提供的天线部分357以便连接到元件形成层351的晶体管451。这里,存储元件部分352和天线部分357提供在元件形成层351上;但是,结构并不局限于此。存储元件部分352可以提供在元件形成层351下面或在相同层中,或者天线部分357可以提供在元件形成层351下面。
存储元件部分352的有机存储元件具有第一导电层361、有机化合物层362和第二导电层363的层叠。当关注有机化合物层362中的断开或者相邻存储单元之间横向上电场的影响时,可以在存储单元之间提供绝缘层以隔离有机化合物层。注意,存储元件部分352可以使用上面实施方式中相同的材料和方法形成。
提供有元件形成层351和存储元件部分352的衬底使用粘合树脂375连接到提供有天线部分357的衬底365。元件形成层351和导电层358经由包含在树脂375中的导电细微颗粒359电连接。作为选择,提供有元件形成层351和存储元件部分352的衬底可以由导电粘合剂例如银胶、铜胶或碳胶或者通过焊锡焊接连接到提供有天线部分357的衬底365。
图8B显示提供有有源矩阵有机存储器的半导体器件。包括晶体管451和354的元件形成层351提供在衬底350上,包括多个有机存储元件的存储元件部分356提供在元件形成层351上,并且提供在衬底365上提供的天线部分357以便连接到元件形成层351。这里,晶体管354与元件形成层351中的晶体管451提供在相同层中,并且天线部分357提供在元件形成层351上;但是,结构并不局限于此。存储元件部分356可以提供在元件形成层351下面或在相同层上,或者天线部分357可以提供在元件形成层351下面。
包括在存储元件部分356中的有机存储元件具有第一导电层371、有机化合物层372和第二导电层373的层叠。当关注相邻存储单元之间横向上电场的影响时,可以在存储单元之间提供绝缘层以隔离有机化合物层。注意,存储元件部分356可以使用上面实施方式中相同的材料和方法形成。
此外,同样在图8B中,提供有元件形成层351和存储元件部分356的衬底通过包含导电细微颗粒359的树脂375连接到提供有天线部分357的衬底。
因此,可以形成提供有有机存储器和天线的半导体器件。此外,在该实施方式中,薄膜晶体管作为晶体管354和451提供在衬底350上。作为选择,半导体衬底例如Si衬底用于衬底350,并且场效应晶体管(FET)可以在衬底上形成以便提供晶体管354和451。此外,SOI衬底可以用于衬底350并且晶体管354和451可以使用衬底制造。在该情况下,SOI衬底可以通过附加圆片或者通过使用称作SIMOX的方法形成,由此通过将氧离子注入到Si衬底中在衬底内部形成绝缘层。
该实施方式可以与上面实施方式的任何一种自由地组合。
实施方式4
在该实施方式中,将参考附图描述用于制造根据本发明的包括薄膜晶体管、存储元件和天线的半导体器件的方法。
首先,在衬底701的表面上形成释放层702(图21A)。衬底701可以是玻璃衬底、石英衬底、绝缘层在金属衬底或不锈钢衬底的表面上形成的衬底,或者可以抵抗制造过程的处理温度的塑料衬底。在使用这种衬底的情况下,其面积和形状并不特别限制;因此,通过使用每边至少一米长的矩形衬底,可以极大地提高生产率,例如。与使用圆形硅衬底的情况相比较,该优点非常有利。另外,在该过程中释放层702在衬底701的整个表面上形成;但是,如果必要的话,在释放层在衬底701的整个表面上形成之后,可以通过使用光刻法选择性地提供释放层702。应当注意,形成释放层702以便接触衬底701;但是,如果必要的话,绝缘层可以作为基础薄膜形成以接触衬底701,并且释放层702可以形成以接触绝缘层。
释放层702由使用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)或硅(Si)的元素、包含上述元素作为其主要成分的合金材料或化合物材料的薄膜通过使用已知方法(溅射、等离子CVD等)以单层或分层结构形成。包含硅的层的结构可以具有非晶、微晶或多晶结构的任何结构。
在释放层702具有单层结构的情况下,例如可以形成钨层、钼层或包含钨和钼的混合物的层。作为选择,可以形成包含钨的氧化物或氧氮化物的层,包含钼的氧化物或氧氮化物的层,或者包含钨和钼的混合物的氧化物或氧氮化物的层。应当注意,钨和钼的混合物是钨和钼的合金。此外,钨的氧化物可以称作氧化钨。
在释放层702具有分层结构的情况下,可以形成钨层、钼层或包含钨和钼的混合物的层作为第一层。可以形成包含钨的氧化物、氮化物、氧氮化物或氮氧化物的层,包含钼的氧化物、氮化物、氧氮化物或氮氧化物的层,或者包含钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物的层作为第二层。
当包含钨的层和包含钨的氧化物的层的层叠作为释放层702而形成时,形成包含钨的层并且可以形成包含氧化硅的层,使得钨的氧化物作为钨层和氧化硅层之间的分解面而形成。这也适用于包含钨的氮化物、氧氮化物和氮氧化物的情况。在该情况下,在形成包含钨的层之后,氮化硅层、氧氮化硅层、氮氧化硅层可以在其上形成。氧化钨由WOx表示并且X在2至3的范围内;在X为2的情况下存在WO2,在X为2.5的情况下存在W2O5,在X为2.75的情况下存在W4O11,在X为3的情况下存在WO3等。当形成钨的氧化物时,上面X的值并不特别限制,并且可以基于刻蚀速度等确定成分。在氧气环境中通过溅射形成的包含氧化钨(WOx,0<X<3)的层是优选的以获得最优选的刻蚀速度。因此,为了减少制造时间,释放层优选地可以使用在氧气环境中通过溅射形成的包含氧化钨的层形成。
接下来,形成作为基础的绝缘层703以覆盖释放层702。作为基础的绝缘层703通过已知的方法(溅射、等离子CVD等)在具有包含硅的氧化物或硅的氮化物的层的单层或分层结构中,由包含硅的氧化物或硅的氮化物的层形成。硅的氧化物是包含硅(Si)和氧(O)的材料,例如氧化硅、氧氮化硅或氮氧化硅。硅的氮化物是包含硅和氮(N)的材料,例如氮化硅、氧氮化硅或氮氧化硅。在作为基础的绝缘层具有两层结构的情况下,氮氧化硅层可以作为第一层而形成,而氧氮化硅层可以作为第二层而形成,例如。在作为基础的绝缘层具有三层结构的情况下,氧化硅层、氮氧化硅层和氧氮化硅层可以分别作为第一层绝缘层、第二层绝缘层和第三层绝缘层形成。作为选择,氧氮化硅层、氮氧化硅层和氧氮化硅层可以分别作为第一层绝缘层、第二层绝缘层和第三层绝缘层形成。作为基础的绝缘层用作防止杂质进入衬底701的阻挡薄膜。
随后,非晶半导体层704(例如,包含非晶硅的层)在绝缘层703上形成。通过已知方法(溅射、LPCVD、等离子CVD等)将非晶半导体层704形成25nm-200nm(优选地30nm-150nm)的厚度。通过已知的结晶方法(激光结晶法,使用RTA或退火炉的热结晶法,使用促进结晶的金属元素的热结晶法,激光结晶法与使用促进结晶的金属元素的热结晶法结合的方法等)使非晶半导体层704结晶以形成结晶半导体层。然后将获得的结晶半导体层刻蚀成期望的形状,从而形成结晶半导体层706-710(图21B)。
下面将简要地描述结晶半导体层706-710的形成步骤的实例。首先,通过等离子CVD将非晶半导体层形成66nm的厚度。接下来,包含作为促进结晶的金属元素的镍的溶液涂敷到非晶半导体层上,并且在非晶半导体层上执行脱氢处理(500℃,长达1小时)和热结晶处理(550℃,长达4小时),从而形成结晶半导体层。此后,根据需要使用激光照射结晶半导体层,并且执行光刻和刻蚀处理以形成结晶半导体层706-710。在使用激光结晶法形成结晶半导体层的情况下,可以使用连续波或脉冲气体激光器或固态激光器。作为气体激光器,可以使用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti:蓝宝石激光器等。作为固态激光器,可以使用利用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的晶体例如YAG、YVO4、YLF和YAlO3的激光器。
另外,通过使用促进结晶的金属元素的非晶半导体层的结晶是有利的,因为结晶可以在低温下短时间内执行并且晶体的方向变得统一。同时,也存在特性不稳定的问题,因为关态电流因结晶半导体层中金属元素的残余而增加。因此,在结晶半导体层上形成非晶半导体层作为吸取位是优选的。作为吸取位的非晶半导体层需要包含杂质元素例如磷或氩;因此,通过可以高浓度包含氩的溅射形成是优选的。随后,执行热处理(RTA、使用退火炉的热退火等)以将金属元素扩散到非晶半导体层中,并且包含金属元素的非晶半导体层从其去除。这样,可以减少或消除结晶半导体层中金属元素的含量。
然后,形成栅极绝缘薄膜705以覆盖结晶半导体层706-710。栅极绝缘薄膜705通过已知方法(等离子CVD或溅射)使用包含硅的氧化物或硅的氮化物的层的单层或层叠形成。具体地,包含氧化硅的层、包含氧氮化硅的层或包含氮氧化硅的层在单层或分层结构中形成。
随后,第一导电层和第二导电层层叠在栅极绝缘薄膜705上。通过已知方法(等离子CVD或溅射)将第一导电层形成20-100nm的厚度。通过已知方法将第二导电层形成100-400nm的厚度。第一导电层和第二导电层通过使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素、包含上述元素作为其主要成分的合金材料或化合物材料形成。作为选择,可以使用半导体材料,典型地掺杂有杂质元素例如磷的多晶硅。作为第一导电层和第二导电层的组合,例如可以使用氮化钽(TaN)层和钨(W)层,氮化钨(WN)层和钨层,氮化钼(MoN)层和钼(Mo)层等。因为钨、氮化钽等具有高热阻,可以在形成第一导电层和第二导电层之后执行用于热激活的热处理。作为选择,在使用三层结构代替两层结构的情况下,可以使用钼层、铝层和钼层的分层结构。
然后,通过光刻法形成抗蚀剂掩模并且执行用于形成栅电极和栅极线的刻蚀处理,从而形成用作栅电极的导电层716-725(也称作栅电极)。
接下来,通过光刻法形成另一个抗蚀剂掩模。然后,通过离子掺杂或离子注入将提供N型导电性的杂质元素以低浓度添加到结晶半导体层706和708-710中,从而形成N型杂质区711,和713-715以及通道形成区780,和782-784。属于元素周期表中组15的元素可以用于提供N型导电性的杂质元素。例如,使用磷(P)或砷(As)。
接下来,通过光刻法形成另一个抗蚀剂掩模。然后,将提供p型导电性的杂质元素添加到结晶半导体层707中,从而形成p型杂质区712和通道形成区781。例如,硼(B)用于提供p型导电性的杂质元素。
接下来,形成绝缘层以便覆盖栅极绝缘薄膜705和导电层716-725。绝缘层通过已知方法(等离子CVD或溅射)使用包含无机材料例如硅、硅的氧化物或硅的氮化物的层,或者包含有机材料例如有机树脂的层的单层或层叠形成。然后,通过主要在垂直方向上各向异性刻蚀来选择性地刻蚀绝缘层,从而形成与导电层716-725的侧面接触的绝缘层(也称作侧壁)739-743(参看图21C)。与绝缘层739-743的形成同时地,通过刻蚀绝缘层705形成绝缘层734-738。绝缘层739-743用作在随后LDD(轻掺杂漏)区的形成时用于掺杂的掩模。
然后,使用通过光刻法由抗蚀剂形成的掩模以及绝缘层739-743作为掩模,将提供N型导电性的杂质元素添加到结晶半导体层706,和708-710中使得形成第一N型杂质区(也称作LDD区)727,729,731和733以及第二N型杂质区(也称作源极和漏极区)726,728,730和732。第一N型杂质区727,729,731和733中杂质元素的浓度比第二N型杂质区726,728,730和732中杂质元素的浓度低。通过上述步骤,完成N型薄膜晶体管744和746-748以及p型薄膜晶体管745。
应当注意,存在例如下面两种用于形成LDD区的方法。一种是栅电极在具有两层或更多层的分层结构中形成,并且在栅电极上执行楔形刻蚀或各向异性刻蚀,使得包括在栅电极中的较低层的导电层用作掩模的方法。另一种是侧壁绝缘层用作掩模的方法。由前者方法形成的薄膜晶体管具有LDD区与栅电极重叠且栅极绝缘层置于其间的结构。在该结构中,因为将栅电极刻蚀成楔形或者使用各向异性刻蚀,控制LDD区的宽度是困难的,并且如果刻蚀步骤没有适当地执行,LDD区可能没有形成。另一方面,与前者方法相比较,使用侧壁绝缘层作为掩模的后者方法容易控制LDD区的宽度,并且可以必定形成LDD区。
然后,绝缘层在单层或分层结构中形成以便覆盖薄膜晶体管744-748(图22A)。覆盖薄膜晶体管744-748的绝缘层通过已知方法(SOG法、液滴排放法等)由使用无机材料例如硅的氧化物或硅的氮化物,有机材料例如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧树脂和硅氧烷等的单层或层叠形成。硅氧烷材料包含Si-O-Si键。硅氧烷包括由硅(Si)和氧(O)的键形成的骨架,其中包含至少包含氢的有机官能团(例如烷基或芳香烃)作为取代基。作为选择,氟代官能团可以用作取代基。此外作为选择,氟代官能团和至少包含氢的有机官能团可以用作取代基。例如,在覆盖薄膜晶体管744-748的绝缘层具有三层结构的情况下,优选地,包含氧化硅的层可以作为第一层绝缘层749而形成,包含树脂的层可以作为第二层绝缘层750而形成,以及包含氮化硅的层可以作为第三层绝缘层751而形成。
应当注意,在绝缘层749-751形成之前或者在绝缘层749-751的薄层的一层或多层形成之后,优选地执行用于恢复半导体层的结晶度,用于激活已经添加到半导体层中的杂质元素,或者用于使半导体层脱氢的热处理。对于热处理,优选地使用热退火、激光退火、RTA等。
然后,通过使用光刻法刻蚀绝缘层749-751以形成接触孔使得暴露N型杂质区726和728-732以及p型杂质区712。随后,形成导电层以便填充接触孔并且形成图案以形成每个用作源极或漏极布线的导电层752-761。
导电层752-761通过已知方法(等离子CVD或溅射)由使用选自钛(Ti)、铝(Al)或钕(Nd)的元素;包含上述元素作为其主要成分的合金材料或化合物材料的单层或层叠形成。包含铝作为其主要成分的合金材料是主要成分为铝的包含镍的合金材料,或者主要成分为铝的包含镍以及碳和硅中一种或两种的合金材料,例如。导电层752-761的每个优选地使用例如阻挡层、铝-硅(Al-Si)层和阻挡层的分层结构,或者阻挡层、铝-硅(Al-Si)层、氮化钛(TiN)层和阻挡层的分层结构。应当注意,阻挡层对应于使用钛、钛的氮化物、钼或者钼的氮化物形成的薄层。铝和铝硅具有低电阻并且便宜,使得它们适合于形成导电层752-761。另外,当提供上和下阻挡层时,可以防止铝或铝硅的小丘的产生。此外,当通过使用作为高度可还原元素的钛形成阻挡层时,即使薄的天然氧化物层在结晶半导体层上形成,天然氧化物薄膜还原,使得可以获得与结晶半导体层的更好接触。
接下来,形成绝缘层762以便覆盖导电层752-761(图22B)。绝缘层762通过已知方法(SOG法、液滴排放法等)由使用无机材料或有机材料的单层或层叠形成。优选地将绝缘层762形成0.75μm-3μm的厚度。
随后,通过使用光刻法刻蚀绝缘层762以形成暴露导电层757,759和761的接触孔。然后,形成导电层以便填充接触孔。使用导电材料通过已知方法(等离子CVD或溅射)形成导电层。导电层形成图案以形成导电层763-765。应当注意,导电层763和764的每个对应于包括在存储元件中的一对导电层的一个。因此,导电层763-765优选地由使用钛、包含钛作为其主要成分的合金材料或化合物材料的单层或层叠形成。钛具有低电阻,这使得存储元件的尺寸能够减小,从而可以实现高集成度。另外,在形成导电层763-765的刻蚀步骤中,优选地执行湿法刻蚀以便防止对作为较低层的薄膜晶体管744-748的损坏;优选地氟化氢(HF)或氨和充氧水的混合溶液(NH3和H2O2)用作刻蚀剂。
然后,形成绝缘层766以便覆盖导电层763-765。绝缘层766通过已知方法(SOG法、液滴排放法等)由使用无机材料或有机材料的单层或层叠形成。另外,优选地将绝缘层766形成0.75μm-3μm的厚度。然后通过使用光刻法刻蚀绝缘层766以形成分别暴露导电层763-765的接触孔767-769。
随后,形成与导电层765接触的用作天线的导电层786(图23A)。导电层786通过已知方法(等离子CVD、溅射、印刷或液滴排放法)使用导电材料形成。优选地,导电层786由使用选自铝(Al)、钛(Ti)、银(Ag)或铜(Cu)的元素,包含上述元素作为其主要成分的合金材料或化合物材料的单层或层叠形成。具体地,导电层786通过使用包含银的胶的丝网印刷以及此后在50℃-350℃下的热处理而形成。作为选择,通过溅射形成铝层,并且形成图案以形成导电层786。优选地通过湿法刻蚀执行铝层的图案形成,并且在湿法刻蚀之后优选地执行200℃-300℃的热处理。
接下来,形成有机化合物层787以与导电层763和764接触(图23B)。有机化合物层787通过液滴排放法、旋涂、丝网印刷等形成。随后,形成导电层771以与有机化合物层787接触。导电层771通过已知方法(溅射或汽相沉积)形成。
通过上述步骤,完成包括导电层763、有机化合物层787和导电层771的存储元件789,以及包括导电层764、有机化合物层787和导电层771的存储元件790。
应当注意,根据上述制造步骤,在形成用作天线的导电层786的步骤之后执行形成有机化合物层787的步骤,因为有机化合物层787的热阻不高。
随后,通过已知方法(SOG法、液滴排放法等)形成用作保护薄膜的绝缘层772以便覆盖存储元件789和790以及用作天线的导电层786。绝缘层772由包含碳例如DLC(类金刚石)的层、包含氮化硅的层、包含氮氧化硅的层、有机材料形成,或者优选地由环氧树脂形成。
然后通过使用光刻法或激光照射刻蚀绝缘层以形成开口773和774,使得暴露释放层702(图24A)。
随后,通过将刻蚀剂注入开口773和774中去除释放层702(图24B)。作为刻蚀剂,使用包含卤素氟化物或卤间化合物的气体或液体;例如,三氟化氯(ClF3)用作包含卤素氟化物的气体。因此,薄膜集成电路791从衬底701分离。这里应当注意,薄膜集成电路791包括包含薄膜晶体管744-748和存储元件789和790的元件组,以及用作天线的导电层786。释放层702可以部分地剩余而不是完整地去除。通过剩余释放层702的一部分,可以缩短制造时间。
优选地,在分离薄膜集成电路791之后重新使用衬底701,从而减少成本。另外,形成绝缘层772以防止薄膜集成电路791在去除释放层702之后扩散。在去除释放层702之后小、薄且轻的薄膜集成电路791容易扩散,因为它没有稳固地连接到衬底701。但是,通过在薄膜集成电路791上形成绝缘层772,薄膜集成电路791加重并且可以防止从衬底701扩散。另外,通过形成绝缘层772,在衬底701分离之后独自薄且轻的薄膜集成电路791不会滚动,并且可以保证强度。
随后,薄膜集成电路791的一个表面连接到第一支座776,并且薄膜集成电路791从衬底701完全剥离(图25)。然后,在薄膜集成电路791的另一表面上提供第二支座775,并且执行热处理和加压处理的一种或两种以使用第一支座776和第二支座775密封薄膜集成电路791。第一支座776和第二支座775的每个是由聚丙烯、聚酯、乙烯树脂、聚氟乙烯、聚氯乙烯等,纤维材料的纸张,基础薄膜(聚酯、聚酰胺、无机汽相沉积薄膜、纸张等)和粘合合成树脂薄膜(基于丙烯酸的合成树脂,基于环氧树脂的合成树脂等)的薄膜层叠等形成的薄膜。薄膜通过热压焊接而经受热处理和加压处理。提供在粘合层的最外表面上的粘合层或提供在其最外表面上的层(不是粘合层)通过热处理而熔化,然后加压,使得薄膜连接。粘合层可以提供在第一支座776或第二支座775的表面上,或者它可以不提供。粘合层是包含粘合剂例如热固树脂、紫外线固化树脂、基于环氧树脂的粘合剂或树脂添加剂的层。
通过上面的步骤,可以制造具有存储元件和天线的半导体器件。此外,通过上面的步骤,可以获得柔性半导体器件。
该实施方式可以与上面实施方式的任何一种自由地组合。
实施方式5
在该实施方式中,将描述不同于上面实施方式的用于制造半导体器件的方法。
首先,通过将导电组合物从喷嘴410选择性地排放到衬底400上来形成用作布线和电极的导电层401a和401b(图11A)。可以预先在衬底400上提供基础绝缘层作为保护薄膜。作为选择,可以使用短脉冲激光例如皮秒激光或飞秒激光照射基础绝缘层以在表面上形成凹陷。这使得能够准确地控制在排放组合物时布置导电层401a和401b的位置。
接下来,通过从喷嘴410选择性地排放导电组合物来形成导电层402(图11B)。注意,导电层402可以与导电层401b同时形成。特别地,如果相同的材料用于导电层401b和导电层402,它们优选地同时形成。
接下来,通过选择性地排放组合物形成半导体层403以便覆盖导电层401a和401b,并且形成绝缘层404以便覆盖半导体层403。随后,用作栅电极的导电层(在下文称作栅电极405)在导电层401a和401b之间形成(图11C)。因为导电层401a和401b之间形成凹陷,可以控制通过排放组合物来提供栅电极405的位置。
接下来,选择性地排放绝缘组合物以形成绝缘层406,从而覆盖导电层401a和401b,半导体层403,绝缘层404以及栅电极405(图11D)。
接下来,通过选择性地排放组合物形成有机化合物层407以便与导电层402接触,并且导电层408在有机化合物层407上形成。有机化合物层407可以提供在整个表面上或者可以选择性地提供以便覆盖导电层402。因此,存储元件409由导电层402、有机化合物层407和导电层408的层叠形成。
通过上面的步骤,可以形成有源矩阵有机存储元件。在图11A-11D中,显示对于所有步骤使用液滴排放法的情况;但是,该实施方式并不局限于此,并且在每个步骤中可以使用汽相沉积、CVD、溅射、旋涂、丝网印刷或凹版印刷。此外,可以在每个步骤中使用不同的方法,换句话说,可以组合上面的方法。例如,可以通过液滴排放法形成导电层401a和401b,可以通过汽相沉积形成半导体层403,以及可以通过旋涂形成有机化合物层407。下面将描述在每个步骤中使用的材料等。
作为衬底400,例如,可以使用玻璃衬底例如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底、石英衬底、陶瓷衬底等。此外,可以使用绝缘层在其每个的表面上形成的包含不锈钢的金属衬底或半导体衬底。虽然由柔性合成树脂例如PET制成的衬底通常具有比上述衬底低的热阻,但是它可以使用,只要它可以承受制造步骤中的处理温度。可以通过抛光例如CMP方法预先平面化衬底400的表面。
导电层401a和401b的材料并不特别限制,只要它们每个是导电材料,并且可以使用包含选自Ag,Au,Pd,Cr,Mo,Ti,Ta,W或Al的元素,或者其多种金属化合物的一种的导电材料。作为选择,可以使用通过掺杂等提高其导电性的导电聚合物,例如导电聚苯胺、导电聚吡咯或导电聚噻吩,聚乙烯二氧噻吩(PEDOT)和聚对苯乙烯磺酸(PSS)的络合物等。
导电层402可以由与导电层401a和401b相同的材料形成。作为选择,代替地可以使用透光导电材料。特别地在通过光学作用写入数据时,使用透光导电材料是优选的。作为透光导电材料,可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加镓的氧化锌(GZO)等。代替地,可以使用包含氧化硅的氧化铟锡(在下文称作ITSO)或2-20%的氧化锌(ZnO)混合到ITSO中的材料。
对于半导体层403可以使用单独半导体元素(硅、锗等)或其合金,或者有机半导体材料等。有机半导体材料是具有半导体性质的有机化合物。具有包含π共轭双键的骨架的高分子量化合物是期望的。具体地,可以使用可溶高分子量材料例如聚对苯撑乙烯、聚噻吩或聚(3-烷基噻吩)衍生物。代替地可以使用材料例如戊省或丁省。在该说明书中,对于半导体层使用有机材料例如有机半导体材料的晶体管称作有机晶体管。在该实施方式中,有机半导体材料可以由液滴排放法、丝网印刷、凹版印刷、旋涂、汽相沉积等形成。
可以使用氧化硅、氮化硅酮、氧化亚氮的无机绝缘层,聚乙烯苯酚、聚酰亚胺、硅氧烷等的绝缘层。聚乙烯苯酚、聚酰亚胺、硅氧烷等可以通过液滴排放法、印刷法或旋涂有效地形成。硅氧烷可以例如根据结构分类成硅石玻璃、烷基硅氧烷聚合物、倍半氧硅氢化物(HSQ)聚合物、烷基倍半氧硅氢化物等。绝缘层可以使用包括包含Si-N键的聚合物(聚硅氨烷)的材料形成。此外,可以形成使用上面材料的层叠。
有机化合物层407可以使用上面实施方式中显示的有机化合物材料形成。
导电层408可以使用导电层401a,401b和402的材料的任何一种形成。
此外,在上面的结构中,整流元件可以提供在导电层402与有机化合物层407之间或者有机化合物层407与导电层408之间。栅电极和漏电极连接的晶体管,或者二极管可以作为整流元件而提供。例如,可以使用包括n型半导体层和p型半导体层的层叠的PN结二极管。这样,通过提供整流元件,电流仅在一个方向上流动;因此,错误减少且读出准确度提高。在提供二极管的情况下,可以使用具有另一种结构的二极管例如PIN结二极管或雪崩二极管,代替PN结二极管。
此外,显示栅电极位于比源电极和漏电极高的位置的顶栅(交错)结构。当然,代替地可以使用栅电极位于比源电极和漏电极低的位置的底栅(反向交错)结构。使用底部结构的情况在图3A中显示。
在图13A中,栅电极425、绝缘层424、半导体层423、用作源电极或漏电极的导电层421a和421b、绝缘层426、有机化合物层427和导电层428在衬底400上顺序层叠。此外,可以使用图11A-11E中相同的材料和形成方法。同样在该情况下,整流元件可以提供在导电层421b与有机化合物层427之间或者有机化合物层427与导电层428之间。
接下来,将参考图12A-12E描述不同于上面结构的结构。具体地,将显示在晶体管下面提供存储元件的情况。
首先,导电层411和有机化合物层412提供在衬底400上的层叠中(图12A)。导电层411和有机化合物层412可以使用上面方法的任何一种形成。
接下来,通过选择性地排放绝缘组合物形成绝缘层413(图12B)。注意,提供绝缘层413以便不在作为存储元件的区域中形成。
随后,将导电组合物选择性地排放到绝缘层413上以便选择性地形成每个用作布线或电极的导电层414a和414b(图12C)。在该情况下,可以使用激光照射绝缘层413中提供导电层414a和414b的区域以预先形成凹陷。
接下来,形成导电层415以便连接到导电层414b(图12D)。导电层415提供在有机化合物层412上。因此,可以获得具有导电层411、有机化合物层412和导电层415的分层结构的存储元件419。
接下来,形成半导体层416以便覆盖导电层414a和414b。此后形成绝缘层417以覆盖半导体层416,并且栅电极418在导电层414a和导电层414b之间形成(图12E)。导电层414a和导电层414b提供有凹陷;因此,可以容易地控制提供栅电极418的位置。
通过上面的步骤,完成存储元件419提供在晶体管下面的有机存储器。在图12A-12E中,描述通过每个步骤使用液滴排放法的情况;但是,并不局限于此,作为选择可以使用汽相沉积、CVD、溅射、旋涂、印刷法例如丝网印刷或凹版印刷等。此外,在每个步骤中可以使用上面方法的组合。特别地,可以通过旋涂形成在衬底的整个表面上形成的材料,例如导电层411或有机化合物层412。
在图12A-12E中,导电层411,413a,413b和419,绝缘层413,417以及半导体层416可以使用图11A-11E描述的材料的任何一种。有机化合物层412可以使用上面实施方式中描述的材料的任何一种形成。
接下来,具有与图12E中显示的结构部分不同的结构的有机存储器将在图13B中显示。
关于高度集成的存储元件,可以考虑相邻存储单元之间横向上电场的影响。因此,如图13B中所示,在每个存储元件419中提供的有机化合物层可以分离。这里,在导电层411在衬底400上形成之后选择性地形成有机化合物层。在图13B中,形成部分地构成每个存储元件419的有机化合物层422。
在图13B中,提供有机化合物层421。提供有机化合物层421使得可以通过液滴排放法等更容易地控制在绝缘层413上形成导电层414a和414b的位置。因此,通过提供有机化合物层421,凹陷可以在提供导电层414a和414b的位置形成。注意,如果使用另一种方法例如汽相沉积或溅射或者考虑平整度,可以不提供有机化合物层421。在该情况下,如上所述,优选地使用激光照射绝缘层413中提供导电层414a和414b的位置以预先形成凹陷。此外,对于有机化合物层421使用导电材料,半导体层423夹在上和下导电层之间的双栅结构。
在图12A-12E和图13B中显示的结构中,如上所述,整流元件可以提供在部分地构成存储元件的导电层与有机化合物层之间。
因此,通过提供存储元件和使用有机化合物的晶体管,可以通过简单的过程以低成本制造有机存储器以及装备有该有机存储器的半导体器件。此外,通过提供使用有机化合物的晶体管,可以直接在柔性衬底上制造有机存储器以及装备有该有机存储器的半导体器件。
该实施方式可以与上面实施方式的任何一种自由地组合。
实施方式6
在该实施方式中,将参考附图描述将上面实施方式中描述的半导体器件应用到具有像素区域的显示设备的情况。
图26A和26B显示像素区域是有源矩阵型而存储元件是无源矩阵的情况。顺便提及,图26B对应于沿着图26A中的线A-B而获取的横截面视图。
在像素区域81中,提供发光元件94,并且发光元件94包括第一导电层91、有机化合物层92和第二导电层93。第一导电层91、有机化合物层92和第二导电层93层叠。包括在发光元件94中的第一导电层91连接到用作驱动晶体管85的源电极或漏电极的导电层76。用作间隔壁的绝缘层79将提供在相邻发光元件94之间。
包括多个晶体管的元件形成层提供在驱动电路区域82中。元件形成层部分地构成用于控制像素区域81和存储单元83的操作的驱动电路。用于控制像素区域81的操作的驱动电路例如是移位寄存器、解码器、缓冲器、采样电路、锁存器等。同时,用于控制存储单元83的操作的驱动电路例如是解码器、读出放大器、选择器、缓冲器、读出电路、写入电路等。
在存储单元83中,提供存储元件98。每个存储元件98包括用作字线Wy的第一导电层95、有机化合物层96和用作位线Bx的第二导电层97。第一导电层95、有机化合物层96和第二导电层97层叠。在图26B的结构中,存储元件98可以提供在绝缘层79上;因此,存储单元83可以提供在驱动电路区域82上。使用该结构,可以增加像素区域81的面积。
此外,连接薄膜84提供在衬底80上。连接薄膜具体地对应于柔性印刷电路等。用于控制构成像素区域81和存储单元83的多个元件的信号和电源电势通过连接薄膜84从外部输入。
通过施加电作用读出包括在存储单元83中的存储元件98中的数据。具体地,电压施加在存储元件98的第一导电层95和第二导电层97之间,并且通过读取存储元件98的电阻值来读出数据。当以这种方式读出数据时,存储元件98将依赖于用于有机化合物层96的材料而发光。因此,在包括在存储元件98中的有机化合物层92和包括在存储元件98中的有机化合物层96使用相同材料形成的情况下,优选地可以布置黑色矩阵的外壳等以防止从存储元件发射的光被看到。作为选择,仅可以通过对包括在存储元件99中的有机化合物层92和包括在存储元件98中的有机化合物层96使用不同的材料,使得发光元件94发光。
提供都是有源矩阵型的像素区域和存储元件部分的情况在图26C中显示。
在像素区域81中,提供发光元件94,并且发光元件94包括第一导电层91、有机化合物层92和第二导电层93。第一导电层91、有机化合物层92和第二导电层93层叠。包括在发光元件94中的第一导电层91通过绝缘层77连接到用作驱动晶体管85的源极或漏极布线的导电层76。用作间隔壁的绝缘层78提供在相邻发光元件94之间。
包括多个晶体管的元件形成层提供在驱动电路区域82中。元件形成层部分地构成用于控制像素区域81和存储单元83的操作的驱动电路。用于控制像素区域81的操作的驱动电路例如是移位寄存器、解码器、缓冲器、采样电路、锁存器等。同时,用于控制存储单元83的操作的驱动电路例如是解码器、读出放大器、选择器、缓冲器、读出电路、写入电路等。
在像素区域81中,提供存储器,并且存储元件98包括第一导电层88、有机化合物层89和第二导电层90。第一导电层88、有机化合物层89和第二导电层90层叠。包括在存储元件98中的第一导电层88通过绝缘层77连接到用作开关晶体管87的源极或漏极布线的导电层99。用作间隔壁的绝缘层78提供在相邻存储元件98之间。此外,在图26C中显示的结构中,第一导电层91可以与用作源电极或漏电极的导电层76提供在相同层中而不提供绝缘层77,或者第一导电层88可以与用作开关晶体管87的源电极或漏电极的导电层99提供在相同层上。
此外,显示从发光元件94发射的光朝向衬底80的底部发射型的结构,但是,可以是光朝向衬底80反向的顶部发射型,或者可以是结合顶部发射和底部发射的双发射型。
在上面的结构中,可以通过液滴排放法、旋涂、丝网印刷、凹版印刷、汽相沉积等形成化合物层96,92和89。在图26B和26C中,显示通过液滴排放法、印刷法例如丝网印刷或凹版印刷等选择性地形成化合物层96,92和89的实例。在该情况下,有机化合物层每个可以在每个存储像素或每个单元中选择性地形成;因此,可以提高材料使用的效率。此外,可以使用不同的材料提供有机化合物层96,92和89。
另一方面,通过旋涂、汽相沉积等形成有机化合物层96、92和89的情况在图27A和27B中显示。在图27A和27B中,有机化合物层96,92和89使用相同材料形成。如果使用旋涂,可以极大地提高工作效率。
具有上面结构的发光器件的一个特征在于显示设备具有包括存储元件部分的存储电路,其中存储元件部分具有有机化合物层置于一对导电层之间的结构。因为存储元件部分具有与发光元件相同的结构或类似的结构,此外具有简单的结构,存储元件部分可以容易地制造而不增加制造步骤的数目,使得可以提供低成本显示设备。另外,因为可以容易地减小存储单元的面积,存储单元可以容易地高度集成。因此,可以提供包括高容量存储电路的显示设备。
此外,本发明的显示设备的另一个特征在于用于显示图像的多个像素和存储电路提供在一个衬底上。因为该特征,可以减少连接到外部的IC芯片的数目,因此,可以提供小、薄且重量轻的显示设备。
注意,该实施方式可以与上面实施方式的任何一种自由地组合。因此,上面实施方式中描述的半导体器件的材料和结构可以在该实施方式中自由地组合。
实施方式7
在该实施方式中,将描述使用具有上面结构的半导体器件读出或写入数据。
首先,将说明通过电作用写入数据的情况(图4A)。通过改变存储单元的电特性执行写入,并且存储单元的初始状态(没有电作用的状态)用作数据“0”而电特性已经改变的状态用作数据“1”。
这里,将说明写入数据到第y行第x列的存储单元221中的情况。在写入数据“1”到存储单元221中的情况下,首先通过接口223由行解码器224a、列解码器226a和选择器226c选择存储单元221。具体地,预先确定的电压V22由行解码器224a施加到连接到存储单元221的字线Wn。另外,连接到存储单元221的位线Bm由列解码器226a和选择器226c连接到读出电路226b。然后,写入电压V21从读出电路226b输出到位线Bm。
这样,包括在存储单元中的晶体管240导通,并且有机存储元件241电连接到公共电极和位线以施加大约Vw=Vcom-V21的电势。通过适当地选择电势Vm物理地或用电力改变提供在导电层之间的有机化合物层29,使得数据“1”写入。具体地,在读出操作电压中,可以改变数据“1”的状态下第一导电层与第二导电层之间的电阻,从而与数据“0”的状态下的电阻相比较极大地降低,或者简单地,可以建立短路。电压可以从(V21,V22,Vcom)=(5V-15V,5V-15V,0V)或(-12V-0V,-12V-0V,3V-5V)的范围中适当地选择。电势Vw可以是5V至15V或-5V至-15V。
在数据“1”写入有机存储元件241的情况下,提供以便插入有机化合物层的该对导电层之间的距离在一些情况下改变。具体地,在有机化合物层提供在一对导电层之间的分层结构中,通过物理地或用电力改变有机化合物层,该对导电层之间的距离L改变。例如,在图3A中显示的结构中,数据“1”写入第一导电层26和第二导电层28之间并且在有机化合物层29上引起物理或电变化;因此,第一导电层与第二导电层之间的距离L改变。
控制非选择的字线和非选择的位线使得数据“1”不写入连接到非选择字线和非选择位线的存储单元中。具体地,用于关闭连接的存储单元中晶体管的电势(例如0V)可以施加到非选择字线,并且非选择位线可以处于浮动状态或者等于Vcom的电势可以施加到非选择位线。
另一方面,在写入数据“0”到存储单元221的情况下,所需的是电作用不施加到存储单元221。在电路操作中,例如,虽然存储单元221以与写入数据“1”的情况相同的方法通过接口223由行解码器224a、列解码器226a和选择器226c选择,从读出电路226b输出到位线Bx的电势设置为等于Vcom或者位线B3设置为处于浮动状态。结果,低电势(例如-5V-5V)或者没有电势施加到存储元件241;因此,电特性不改变并且实现数据“0”的写入。
接下来,将说明通过光学作用写入数据的情况。
如图3A中所示,在通过施加光学作用写入数据的情况下,使用激光从导电层一侧照射包括在有机存储元件中的有机化合物层29,其中导电层具有透光性质(这里第二导电层28)(图9A)。这里,通过激光照射装置1001使用激光选择性地照射包括在有机存储元件中期望位置的有机化合物层29以损坏有机化合物层29。使损坏的有机化合物层碳化并绝缘;因此,与没有损坏的另一个有机存储元件的电阻相比较,第一导电层和第二导电层之间的电阻显著增加。通过利用提供以便插入有机化合物层29的两个导电层之间的电阻通过激光照射而改变的现象写入数据。例如,在包括没有使用激光照射的有机化合物层的有机存储元件用于“0”的情况下,在写入数据“1”的情况下,包括在有机存储元件中期望位置的有机化合物层使用激光选择性地照射,并且损坏以提高电阻。
在激光照射的情况下,有机存储元件的电阻的变化取决于存储单元21的大小;但是,通过使用聚焦于微米尺寸或纳米尺寸的直径的激光照射来实现变化。例如,当具有1μm直径的激光束以10m/sec的速度通过时,使用激光照射包括在一个存储单元21中的有机存储元件的时期是100nsec。为了在短至100nsec的时间内改变相位,激光功率优选地是10mW并且功率密度优选地是10kW/mm2,例如。当使用激光选择性地照射有机存储元件时,优选地使用脉冲激光照射装置。
这里,将参考图9B说明激光照射装置的实例。激光照射装置1001提供有用于在发射激光时执行各种控制的个人计算机(在下文,称作PC)1002;用于发射激光的激光振荡器1003;激光振荡器1003的电源1004;用于衰减激光的光学系统(ND滤波器)1005;用于调制激光强度的声光调制器(AOM)1006;包括用于减小激光的横截面面积的透镜,用于改变光程的镜子等的光学系统1007;具有X轴平台和Y轴平台的传送机构;用于将从PC输出的控制数据从数字转换成模拟的D/A转换器1010;用于根据从D/A转换器输出的模拟电压控制声光调制器1006的驱动器1011;用于输出驱动传送机构1009的驱动信号的驱动器1012;以及用于将激光聚焦在被照射对象上的自动聚焦机构1013。
可以发射紫外光、可见光或红外光的激光振荡器可以用作激光振荡器1003。使用KrF,ArF,XeCl,Xe等的准分子激光振荡器;使用He,He-Cd,Ar,He-Ne,HF等的气体激光振荡器;使用掺杂有Cr,Nd,Er,Ho,Ce,Co,Ti或Tm的晶体例如YAG,GdVO4,YVO4,YLF或YAlO3的固态激光振荡器;或者使用GaN,GaAs,GaAlAs,InGaAsP等的半导体激光振荡器可以用作激光振荡器。注意,基波或第二谐波至第五谐波优选地适用于固态激光振荡器。
接下来,将描述使用激光照射装置的照射方法。当提供有有机化合物层的衬底30设置在传送机构1009上时,PC1002通过图中没有显示的照相机检测将使用激光照射的有机化合物层的位置。然后,PC1002基于检测的位置数据产生用于移动传送机构1009的移动数据。
此后,PC1002通过驱动器1011控制从声光调制器1006发射的光量;因此,从激光振荡器1003发射的激光由光学系统1005衰减。然后,光量由声光调制器1006控制以便获得预先确定量的光。同时,使用光学系统1007改变从声光调制器1006输出的激光射束点的光程和形状,并且由透镜控制激光。然后,使用激光照射衬底30。
此时,根据由PC1002产生的移动数据控制传送机构1009在X方向和Y方向上移动。结果,使用激光照射预先确定的位置,并且激光的光能量密度转换成热能。因此,可以使用激光选择性地照射提供在衬底30上的有机化合物层。应当注意,通过移动传送机构1009执行激光照射;但是,可以通过调节光学系统1007移动激光到X方向和Y方向。
接下来,将说明通过电作用读出数据的操作。数据的读出通过使用在具有数据“0”的存储单元和具有数据“1”的存储单元之间不同的有机存储元件241的电特性而执行。例如,将说明通过利用电阻差的读出方法,如果包括在具有数据“0”的存储单元中的存储元件的电阻在读出电压处是R0,并且包括在具有数据“1 ”的存储单元中的存储元件的电阻在读出电压处是R1(R1<<R0)。关于读出电路226b,例如,使用图10A中所示电阻器246和差动放大器247的位线驱动电路226可以作为它的读出部分的结构。电阻器具有电阻值Rr(R1<Rr<R0)。可以使用晶体管248代替电阻器246并且可以使用定时反相器249代替差动放大器(图10B)。当然,电路构造并不局限于图10A和10B。
在从第y行第x列的存储单元221中读出数据的情况下,首先通过接口223由行解码器224a、列解码器226a和选择器226c选择存储单元221。具体地,预先确定的电压V24由行解码器224a施加到连接到存储单元221的字线Wy。另外,连接到存储单元221的位线Bx由列解码器226a和选择器226c连接到读出电路226b的端子P。因此,端子P的电势Vp是通过由电阻器246(电阻值:Rr)和有机存储元件241(电阻值:R0或R1)划分Vcom和施加到电阻器246的一个端子的V0而确定的值。因此,在存储单元221具有数据“0”的情况下等式Vp0=Vcom+(V0-Vcom)*R0/(R0+Rr)成立。作为选择,在存储单元221具有数据“1”的情况下等式Vp1=Vcom+(V0-Vcom)*R1/(R1+Rr)成立。结果,通过选择Vref以便在图10B中Vp0和Vp1之间或者通过选择定时反相器的变化点以便在图10B中Vp0和Vp1之间,输出电势Vout的Lo/Hi(或Hi/Lo)根据数据“0”/“1”而输出,使得可以执行读出。
例如,差动放大器以Vdd=3V操作,并且Vcom、V0和Vref分别是0V、3V和1.5V。如果等式R0/Rr=Rr/R1=9成立,当存储单元具有数据“0”时Hi在Vp0=2.7V处作为Vout输出,或者当存储单元具有数据“1”时Lo在Vp1=0.3V处作为Vout输出。这样,可以执行从存储单元中的读出。
根据上面的方法,读出由利用有机存储元件的电阻值与电阻划分之间的差的电压值而执行。当然,读出方法并不局限于此。例如,除了利用电阻差的方法之外,可以通过利用电流值的差执行读出。当存储单元的电特性在数据“0”和数据“1”的情况下具有在阈值电压方面的不同二极管特性时,读出可以通过使用阈值电压的差而执行。
具有上面结构的有机存储器或装备有该有机存储器的半导体器件是非易失性存储器;因此,不需要包括用于存储数据的电池,并且可以提供尺寸小、薄且重量轻的半导体器件。此外,通过将上面实施方式中描述的有机化合物材料用于有机化合物层,可以获得虽然数据可以(另外地)写入但是数据不能重写的存储元件。因此,可以防止伪造,并且可以提供具有保证安全性的半导体器件。
在该实施方式中,存储电路具有简单结构的无源矩阵有机存储器以及装备有该有机存储器的半导体器件已经当作实例。但是,即使在使用有源矩阵存储电路的情况下,数据可以类似的方式写入或读出。
这里,在有源矩阵型的情况下,将参考图20A和20B说明通过电作用读出存储元件部分中的数据的实例。
图20A显示当数据[0]写入存储元件中时存储元件的电流-电压特性941,当数据[1]写入存储元件中时存储元件的电流-电压特性942,以及电阻器246的电流-电压特性943。水平轴显示节点α的电势。这里,将描述使用晶体管作为电阻器246的情况。另外,将描述在第一导电层243和第二导电层245之间施加3V作为读出数据时的操作电压的情况。
在图20A和20B中,关于具有写入数据[0]的存储元件部分的存储单元,存储元件的电流-电压特性941与晶体管的电流-电压特性943的交叉点944是操作点,并且此时节点α的电势是V1(V)。节点α的电势提供到差动放大器247。存储在存储单元中的数据在差动放大器247中识别为[0]。
同时,关于具有写入数据[1]的存储元件部分的存储单元,存储元件的电流-电压特性942与晶体管的电流-电压特性943的交叉点945是操作点,并且此时节点α的电势是V2(V)(V1>V2)。节点α的电势提供到差动放大器247。存储在存储单元中的数据在差动放大器247中识别为[1]。
因此,存储在存储单元中的数据通过根据有机存储元件241的电阻值读出由电阻划分的电势来区别。
该实施方式可以与上面实施方式中描述的有机存储器结构的任何一种以及装备由该有机存储器的半导体器件自由地组合。
实施方式8
在该实施方式中,将参考图14A-14C描述将本发明的半导体器件用作能够非接触式数据发送和接收的RFID标签的情况。
RFID标签20具有非接触地通信数据的功能并且包括电源电路11、时钟发生电路12、数据解调/调制电路13、用于控制其他电路的控制电路14、接口电路15、存储器6、数据总线17以及天线18(天线线圈)(图14A)。
电源电路11基于从天线18输入的AC电信号产生提供到半导体器件中每个电路的各种电源。时钟发生电路12基于从天线18输入的AC电信号产生提供到半导体器件中每个电路的各种时钟信号。数据解调/调制电路13具有解调/调制数据以与读写器19通信的功能。控制电路14具有控制存储器6的功能。天线18具有发送和接收电场或电磁波的功能。读写器19控制关于与半导体器件的通信和半导体器件的控制的过程,及其数据。
存储器6具有上面实施方式中显示的每个有机存储器的结构中的一种。RFID标签20并不局限于上述结构并且可以另外地提供有其他元件例如电源电压的限幅电路和解码硬件。
关于该实施方式中的RFID标签,可以使用电源电压通过电波提供到每个电路而不安装电源(电池)的类型;电源电压通过安装电源(电池)代替天线提供到每个电路的另一种类型,或者电源电压通过电波和电源提供的再一种类型。
将本发明的半导体器件用于RFID标签是有利的,因为非接触式通信是可能的;多次读出是可能的;写入数据是可能的;处理成各种形状是可能的;方向性宽并且宽识别范围取决于所选频率而提供等。RFID标签可以应用于可以通过非接触式无线通信识别人或事物的各个信息的IC标签,通过标签处理能够附加到物品的标签,事件或娱乐的腕带等。另外,RFID标签可以使用树脂材料处理并且可以直接固定到妨碍无线通信的金属。此外,RFID标签可以用于操作系统例如进入-离开管理系统或检查系统。
接下来,将说明本发明的半导体器件实际用作RFID标签的一种方式。读写器320提供在包括显示区域321的便携式终端一侧,并且RFID标签323提供在物品322一侧(图14B)。当相对于包括在物品320中的RFID标签323持有读写器320时,关于产品的信息,例如物品的原材料和原产地、每个产品过程中的测试结果、经销过程的历史,或者进一步,产品的描述显示在显示区域321中。另外,当使用传送带传送产品326时,可以通过使用读写器324和提供在产品326上的RFID标签325检查产品326(图14C)。这样,通过将RFID标签用于系统可以容易地获得信息,并且实现高功能和高增值。
该实施方式可以与上面实施方式的任何一种自由地组合。
实施方式9
在该实施方式中,将参考图28A和28B描述具有上面结构的半导体器件,它提供有能够测量各种信息例如温度或压力的传感器。
图28A显示对于上面实施方式中描述的半导体器件提供传感器部分的情况的结构实例。包括晶体管451和354的元件形成层351位于衬底350上,并且存储元件部分356和天线部分353提供在元件形成层上。传感器部分950提供在存储元件部分356上。存储元件部分356以及晶体管451和354可以使用上面实施方式中描述的结构的任何一种。例如,存储元件部分可以具有图19A-19C中显示的结构。
传感器部分950可以通过物理或化学方法检测温度、湿度、照明度、气体、重力、压力、声音、振荡、加速度和其他特性。此外,传感器部分950包括传感器和用于控制传感器的传感器电路。传感器由电阻器、光电转换元件、热电动势元件、晶体管、热敏电阻、二极管等形成。
传感器部分950连接到包括在元件形成层351中的晶体管451。这里,传感器部分使用粘合树脂954连接到晶体管451。电连接到传感器部分950的导电层953通过包含在树脂954中的导电颗粒952连接到电连接到晶体管451的源极或漏极区的导电层951;因此,传感器部分950和晶体管451电连接。
传感器部分950可以任何方式布置而不局限于上面的结构。例如,传感器部分950可以与存储元件部分356提供在相同层中,或者它可以与晶体管451提供在相同层中。此外,传感器部分950可以提供在衬底350下面。在传感器部分950与晶体管451或存储元件部分356提供在相同层中的情况下,传感器部分950可以与晶体管451或存储元件部分356集成在一起从而同时提供;因此,可以简化制造过程并且可以减少成本。
此外,在上面的结构中,为了连接传感器部分950和晶体管451,除了上面的方法之外,可以使用导电粘合剂例如银胶、铜胶、碳胶,执行焊锡焊接,已知方法例如TCP(抽头载流子封装)法或布线焊接的方法可以被使用。
使用上面的结构,已经描述了与半导体器件分离地提供传感器部分,此后将它们连接在一起的实例;作为选择,传感器部分可以制造在半导体中。将参考图29A和29B描述该情况。
在图29A中,光传感器与包括晶体管354和451的元件形成层351提供在相同层中。这里,包括p型杂质区、本征半导体区和n型杂质区的光电二极管461作为光传感器而提供。当使用光照射时,光电二极管461的电流值改变,使得可以通过测量连接到光电二极管461的晶体管462的电流值的变化来检测光。光电二极管可以具有p型杂质区和本征半导体区,另一个p型杂质区;或者n型杂质区,本征半导体区,另一个n型杂质区或p型杂质区,以及n型杂质区的连接结构。此外,可以提供光电晶体管代替光电二极管。例如,在薄膜晶体管用于晶体管354和451的情况下,优选地,晶体管与光电二极管或光电晶体管集成在一起,使得可以简化制造过程并且可以减少成本。
在图29B中,温度传感器472与存储元件部分356提供在相同层中。这里,作为温度传感器,有机化合物层482提供在一对导电层之间。有机化合物层482具有电阻响应环境温度变化的性质。具体地,假设室温是标准温度,当温度高于室温时电阻值减小,并且当温度低于室温时电阻增加。因此,可以通过当一定值的电流流过该对导电层时测量电压来检测温度的变化。此外,在图29B中,存储元件部分356的有机化合物层和温度传感器472的有机化合物层可以使用相同的材料形成。在使用相同材料提供存储元件部分356和温度传感器472的有机化合物层的情况下,当检测到有机化合物层的电阻变化时,因为存储元件部分356的有机化合物的电阻也改变,优选地可以提供当读出存储在存储元件部分356中的数据时用于补偿因有机化合物层的电阻变化而引起的电压变化的电路。在图29A和29B中显示的结构中,可以形成上面的另一种传感器而不局限于光传感器和温度传感器。
在图28B中,显示装备有元件形成层901、存储电路区域904、传感器908和天线902的RFID标签900的结构。传感器部分906通过物理或化学方法检测温度、湿度、照明度、气体、重力、压力、声音、振荡、加速度和其他特性。传感器部分906包括传感器908和用于控制传感器908的传感器电路909。传感器由电阻器、光电转换元件、热电动势元件、晶体管、热敏电阻、二极管等形成。传感器电路909检测阻抗、电抗、电感、电压或电流的变化,并且执行模拟到数字转换(A/D转换)并将信号输出到算术处理电路区域903。
元件形成层包括算术处理电路区域903、通信电路区域905和电源电路区域907。存储电路区域904可以提供在元件形成层901中。存储电路区域904可以存储在任何时候经由传感器部分906或天线902从外部接收的信息。存储电路区域904包括存储由传感器部分906检测的信号的第一存储电路区域901,以及存储由读写设备写入的信息的第二存储电路区域911。
第一存储电路区域910可以优选地包括闪速存储器等,其中可以执行顺序写入并且数据不会损坏以便存储在传感器部分906中检测的信息。此外,优选地应用一次写入存储元件。
通信电路区域905包括解调电路912和调制电路913。解调电路912解调通过天线902输入的信号并且将信号输出到算术处理电路区域903。信号包括控制传感器部分906的信号以及将要存储在存储电路区域904中的信息。另外,从传感器电路909输出的信号和从存储电路区域904读出的信息通过算术处理电路区域903输出到调制电路913。调制电路913将该信号调制成可无线通信的信号并且将信号通过天线902输出到外部设备。
对于操作算术处理电路区域903、传感器部分906、存储电路区域904和通信电路区域905必要的电源通过天线902提供。依赖于使用,可以安装电池。
因此,通过在上面实施方式中显示的半导体器件上提供可以检测温度、压力等信息的传感器,由传感器检测的各种信息可以在存储元件部分中储存并管理。例如,包括气体传感器的半导体器件提供给食物,并且可以管理食物状态。具体地,具有气体传感器的半导体器件提供在易腐烂的食物等上,并且检测从食物产生的腐烂气体。存储的数据由提供在陈列橱柜或传送带侧面的读写器定期读出;因此,可以控制食物的新鲜度并且可以拣选已经开始腐烂的食物。
另外,通过对人体表面或人体内部提供具有传感器例如温度传感器或压力传感器的半导体器件,生物信息例如脉搏率、心率、体温、血压、心电图或肌电图可以存储在提供在半导体器件中的存储元件部分中。本发明的半导体器件可以读出生物信息而没有身体约束,因为半导体器件薄且微小。可以通过使用读写器定期读出存储的信息能够进行身体的肉体状态和锻炼状态的管理以及疾病的预防和预测。家庭保健监控系统等可以通过使用网络例如因特网获得使用读写器读出的生物信息来使用。注意,装备有传感器的半导体器件可以提供在动物例如家畜上代替人体,并且可以存储多种信息;因此,可以控制动物。
该实施方式可以与上面实施方式自由地组合。该实施方式可以在与上面实施方式中描述的半导体器件的任何一种的组合中实现。
实施方式10
根据本发明的半导体器件的使用是广泛的。例如,半导体器件可以用于存储并显示信息的电子装置。例如,半导体器件可以用于电子设备例如电视接收机、包括蜂窝式电话的便携式信息终端、数字照相机、摄影机、导航系统。将参考图15描述将本发明的半导体器件应用于蜂窝式电话的情况。
蜂窝式电话包括机壳2700和2706、面板2701、外壳2702、印刷布线板2703、操作按钮2704、电池2705等。面板2701合并到外壳2702中以便自由地拆卸/连接,并且外壳2702适合于印刷布线板2703。外壳2702的形状和大小可以依赖于面板2701包括到其中的电子装置适当地改变。多个封装的半导体器件安装在印刷布线板2703上,并且根据本发明的半导体器件可以用作多个半导体器件的一个。安装在印刷布线板2703上的多个半导体器件每个用作控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等。
面板2701通过连接薄膜2708连接到印刷布线板2703。上述面板2701、外壳2702和印刷布线板2703与操作按钮2704和电池2705一起放置在机壳2700和2706内部。布置包括在面板2701中的像素区域2709以便通过提供在机壳2700上的开窗看到。
根据本发明的半导体器件具有尺寸小、薄和重量轻的特征。根据特征,可以有效地利用电子装置的机壳2700和2706内部的有限空间。根据本发明的半导体器件具有包括具有简单结构的存储电路的特征,并且根据上面的特征,可以提供使用具有便宜且高度集成的存储电路的半导体器件的电子装置。此外,根据本发明的半导体器件具有包括非易失性并且能够一次写入多次读出的存储电路的特征,因为上面的特征,可以提供实现高功能和高增值的电子装置。此外,在本发明的半导体器件中,可以提供具有更好迁移率和响应速度的单晶半导体层用作通道区的晶体管。在该情况下,可以提供使用能够高速操作且提高其工作频率的半导体器件的电子设备。
根据本发明的半导体器件可以用作RFID标签。例如,半导体器件可以通过提供在纸币、硬币、有价证券、证书、不记名债券、封装容器、文档、记录介质、商品、交通工具、食品、服装、健康物品、生活用品、药品、电子装置等上来使用。将参考图16A-16H说明每个具有RFID标签20的这些实例。
纸币和硬币是在市场上散布的钱币并且包括在某些领域中以与钱币、纪念币类似的方法可用的货币(收款收据)。有价证券指支票、股份证书、期票等(图16A)。证书指驾照、居留证等(图16B)。不记名债券指邮票、粮票、各种商品券等(图16C)。封装容器指盒饭的包装纸、塑料瓶等(图16D)。文档指书籍、书等(图16E)。记录介质指DVD软件、录像带等(图16F)。交通工具指有轮的交通工具例如自行车、船等(图16G)。商品指书包、眼睛等(图16H)。食品指食物、饮料等。服装指衣服、鞋类等。健康物品指医疗器械、保健器械等。生活用品指家具、照明设备等。药品指医疗产品、杀虫剂等。电子装置指液晶显示装置、EL显示装置、电视装置(TV机或平板电视)、蜂窝式电话等。
可以通过在纸币、硬币、有价证券、证书、不记名债券等上提供RFID标签来防止伪造。可以通过在封装容器、文档、记录介质、商品、食品、生活用品、电子装置等上提供RFID标签来提高检查系统或在出租商店中使用的系统的效率。通过在交通工具、健康物品、药品等的每个上提供RFID标签,可以防止伪造或偷窃,此外,可以防止错误地服用药品。RFID标签通过粘在它们表面上或嵌入它们中来提供在物品上。例如,RFID标签可以在书的情况下嵌入纸张中或者在由有机树脂形成的包装的情况下嵌入有机树脂中。在以后通过光学操作写入(另外地写入)的情况下,优选地使用透明材料,使得提供在芯片上的存储元件曝光。此外,通过使用一次写入的数据不能改变的存储元件可以有效地防止伪造。用户购买产品之后的问题例如隐私可以通过提供用于擦除提供在RFID标签上的存储元件的数据的系统来解决。
可以通过在例如封装容器、记录介质、商品、食品、服装、生活用品、电子装置等上提供RFID标签来提高检查系统或在出租商店等中使用的系统的效率。可以通过在交通工具上提供RFID标签来防止伪造或偷窃。可以通过将装备有传感器的RFID标签植入生物例如动物中来容易地识别各个生物。例如,可以通过将RFID标签植入生物例如家畜中来容易地管理健康状态例如体温,除了年龄、性别、繁殖等之外。
如上所述,根据本发明的半导体器件可以提供在任何事物上,只要它们是存储数据的物品。该实施方式可以与上面实施方式的任何一种自由地组合。
实施方案1
在该实施方案中,有机存储元件提供在衬底上,并且将描述通过施加电作用到有机存储元件来写入数据的结果。
有机存储器是第一导电层、有机化合物层和第二导电层在衬底上顺序层叠的元件。氧化硅和氧化铟锡的化合物用于第一导电层。作为有机化合物层,通过旋涂形成[甲氧基-5-(2-乙基)己氧基]-p-对苯撑乙烯(可以缩写为MEH-PPV)。作为第二导电层,通过汽相沉积提供铝。
在通过电作用将数据写入其中之前和之后测量具有上面结构的有机化合物元件的电流密度-电压特性的结果在图17中显示。在图17中,水平轴显示电压值(V)而垂直轴显示电流密度(mA/cm2)。此外,在图17中,曲线861a指示在通过电作用写入数据之前的电流-电压特性,而曲线861b指示在通过电作用写入数据之后的电流-电压特性。
在图17中,可以看到在写入数据之前和之后有机存储元件的电流-电压特性之间大的变化。例如,当外加电压为1V时,写入数据之后有机存储元件的电流密度是1.1×102mA/cm2,而写入之前的电流密度是7.4×10-6mA/cm2;因此,电流密度在写入数据之前和之后以八个数量级变化。因此,在写入数据之后,有机存储元件的电阻值基本上减小。
如上所述,电阻值通过写入数据而改变。有机存储元件的电阻值的变化使用电压值和电流值读出;因此,本发明的半导体器件可以具有存储电路的功能。
此外,制造使用不同于上面结构的材料的另一种有机存储元件,并且将描述通过电作用将数据写入有机存储器的结果。
有机存储元件是第一导电层、有机化合物层和第二导电层在衬底上顺序层叠的元件。第一导电层由氧化硅和氧化铟锡的化合物形成。作为有机化合物层,通过旋涂形成聚(9-乙烯基咔唑)(可以缩写为PVK)。作为第二层,通过汽相沉积提供铝。
在通过电作用将数据写入其中之前和之后测量具有上面结构的有机化合物元件的电流密度-电压特性的结果在图18中显示。在图18中,水平轴显示电压值(V)而垂直轴显示电流密度(mA/cm2)。此外,在图18中,曲线862a指示在通过电作用写入数据之前的电流-电压特性,而曲线862b指示在通过电作用写入数据之后的电流-电压特性。
在图18中,可以看到在写入数据之前和之后有机存储元件的电流-电压特性之间大的变化。例如,当外加电压为1V时,写入数据之后有机存储元件的电流密度是2.6×102mA/cm2,而写入之前的电流密度是2.3×10-1mA/cm2;因此,电流密度在写入数据之前和之后以三个数量级变化。因此,在写入数据之后,有机存储元件的电阻值基本上减小。
如上所述,电阻值在写入数据之前和之后之间变化。有机存储元件的电阻值的变化使用电压值和电流值读出,从而使得它用作存储电路。
实施方案2
在该实施方案中,将描述其第二导电层由液滴排放法(喷墨法)形成的有机存储元件的电流密度-电压特性。注意电压施加到有机存储元件并且通过短路有机存储器而执行写入。在图30A和30B中,水平轴显示施加到有机存储元件的电压,并且垂直轴显示在有机存储元件中流动的电流的密度。
这里,包含氧化硅的ITO作为第一导电层在玻璃衬底上形成。接下来,通过旋涂而涂敷PVK(聚(9-乙烯基咔唑)),此后在100℃下执行加热长达十分钟以将有机化合物层形成30nm的厚度。接下来,通过液滴排放法排放包含Ag的组合物并且在氮气环境中200℃下加热长达一个小时以形成第二导电层。有机元件的电流密度-电压特性在图30A中显示。这里写入电压是4.2V并且写入电流密度是5.8mA/cm2
在图30A中,曲线5001指示写入之前有机存储元件的电流密度-电压特性,而曲线5002指示写入之后有机存储元件的电流密度-电压特性。可以认识到,写入之后欧姆电流流动。因此,有机存储元件可以使用4V-5V的外加电压短路。
同时,图30B显示图30A中所示有机存储元件的参考实例。这里,通过汽相沉积使用铝层形成其第二导电层的有机存储元件的电流密度-电压特性。这里写入电压是1.9V,而写入电流密度是0.26mA/cm2
在图30B中,曲线5011显示写入有机存储元件之前的电流-电压特性,并且曲线5012显示写入之后电流存储元件的电流-电压特性。如图30A和图30B中所示,当施加电压时,第二导电层由液滴排放法形成的有机存储元件以与第二导电层由汽相沉积形成的有机存储元件相同的方式短路;因此,可以执行写入。
实施方案3
在该实施方式中,测量已经加热的有机存储元件的电流-电压特性的结果。这里,有机存储元件的有机化合物层使用玻璃态转化温度为200℃的PVK形成。
作为第一导电层,包含氧化硅的ITO通过溅射在玻璃衬底上形成。通过经由旋涂在第一导电层上将PVK沉积为17nm的厚度并且在120℃下加热90分钟形成有机化合物层。通过汽相沉积在有机化合物层上形成铝层作为第二导电层。因此,形成有机存储元件。第一导电层和第二导电层的厚度分别是110nm和200nm。水平面上元件的面积是2mm×2mm。测量有机存储元件的电流-电压特性的结果在图31中使用圆形曲线表示。
接下来,在120℃下加热有机存储元件10分钟之后,在室温下测量有机存储元件的电流-电压特性。结果在图31中使用正方形曲线显示。以类似的方式,在160℃下加热有机存储元件10分钟之后,在室温下测量有机存储元件的电流-电压特性。结果在图31中使用三角形曲线显示。类似地,在200℃下加热有机存储元件10分钟之后,在室温下测量有机存储元件的电流-电压特性。结果在图31中使用菱形曲线显示。
此外,写入之后测量每个有机存储元件的电流-电压特性的结果使用交叉曲线显示。
关于没有执行写入的有机存储元件,随着施加较高的加热温度写入电压逐渐减小;因此,可以减小写入电压。
实施方案4
在该实施方案中,将参考图表1以及图32A-32C描述写入具有不同尺寸的有机存储元件中时的电压和电流。这里,有机存储元件施加有电压从而短路;因此,执行写入。
作为第一导电层,通过溅射在衬底上形成钛层。使用PVK(聚(9-乙烯基咔唑))涂敷第一导电层并且加热以将有机化合物层形成8nm的厚度。通过汽相沉积在有机化合物层上形成铝层作为第二导电层。因此,形成有机存储元件。因此,形成每个具有100μm×100μm,40μm×40μm,20μm×20μm或10μm×10μm的水平面上面积的有机存储元件,并且测量电流-电压特性。
这里,水平面上具有100μm×100μm面积的有机存储元件用作样本1,水平面上具有40μm×40μm面积的另一种有机存储元件用作样本2,水平面上每个具有20μm×20μm面积的有机存储元件用作样本3-6,以及水平面上每个具有10μm×10μm面积的有机存储元件用作样本7-10。样本1-10的每个有机存储元件的写入电压、写入电流和读出电流在图表1中显示。在写入之前2.5V的电压施加到元件,并且在写入之后0.5V的电压施加到元件;因此,执行读出。
图表1
    样本   有机存储器的尺寸(μm×μm)  写入电压(V)     写入电流值(μA)   读出电流值(μA)
  写入之前(@2.5V)   写入之后(@0.5V)
    1   100×100     7.7     27   1.3×10-3   4.7×104
    2   40×40     9.1     3.5   1.5×10-5   5.3×104
    3   20×20     7.5     3   2.2×10-2   2.6
    4   20×20     6.4     0.9   5.5×10-2   5.8×104
    5   20×20     6.2     0.31   3.3×10-2   2.4×104
    6   20×20     10.1     6.7×10-2   6.6×10-5   4.8×104
    7   10×10     3.5     93   74   1.5×103
    8   10×10     8.6     0.47   3.3×10-5   6.2×104
    9   10×10     10.1     2.4×10-2   9.6×10-5   5.9×104
    10   10×10     9.6     3.4×10-2   4.4×10-5   8.0×104
样本8-10的电流-电压特性在图32A-32C中显示。三角形曲线和圆形曲线分别显示写入数据之前和之后。
在每个样本上以8.5V-10.1V执行写入。写入之前和之后读出电流值在读出电压为1V时具有107或更大的差,使得发现样本具有用作存储器的足够特性。此外,读出时电流值是10μA,使得发现数据可以低功率写入有机存储元件中。

Claims (19)

1.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管和第二晶体管;
提供在元件形成层上的存储元件;以及
提供在存储元件上的传感器部分,
其中存储元件具有包括第一导电层、有机化合物层和第二导电层的分层结构,
其中第一导电层电连接到第一晶体管,以及
其中传感器部分电连接到第二晶体管。
2.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管、第二晶体管和第三晶体管;
提供在元件形成层上的存储元件;
用作天线的导电层;以及
提供在存储元件上的传感器部分,
其中存储元件具有包括第一导电层、有机化合物层和第二导电层的分层结构,
其中第一导电层电连接到第一晶体管,
其中传感器部分电连接到第二晶体管,以及
其中用作天线的导电层电连接到第三晶体管。
3.根据权利要求2的半导体器件,
其中用作天线的导电层与第一导电层提供在相同层中。
4.根据权利要求1或2的半导体器件,
其中提供在传感器部分中的导电层通过导电颗粒电连接到第二晶体管的源极或漏极区,使得传感器部分电连接到第二晶体管。
5.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管、第二晶体管和传感器部分;以及
提供在元件形成层上的存储元件,
其中存储元件具有包括第一导电层、有机化合物层和第二导电层的分层结构,
其中第一导电层电连接到第一晶体管,以及
其中传感器部分电连接到第二晶体管。
6.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管、第二晶体管、第三晶体管和传感器部分;
提供在元件形成层上的存储元件;以及
用作天线的导电层,
其中存储元件具有包括第一导电层、有机化合物层和第二导电层的分层结构,
其中第一导电层电连接到第一晶体管,以及
其中传感器部分电连接到第二晶体管,以及
其中用作天线的导电层电连接到第三晶体管。
7.根据权利要求6的半导体器件,
其中用作天线的导电层与第一导电层提供在相同层中。
8.根据权利要求5或6的半导体器件,
其中传感器部分包括光电二极管或光电晶体管。
9.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管和第二晶体管;以及
提供在元件形成层上的存储元件和传感器部分,
其中存储元件部分具有包括第一导电层、第一有机化合物层和第二导电层的分层结构,
其中传感器部分具有包括第三导电层、第二有机化合物层和第四导电层的分层结构,
其中第一导电层电连接到第一晶体管,以及
其中第三导电层电连接到第二晶体管。
10.一种半导体器件,包括:
元件形成层,包括提供在衬底上的第一晶体管、第二晶体管和第三晶体管;
提供在元件形成层上的存储元件和传感器部分;以及
用作天线的导电层,
其中存储元件部分具有包括第一导电层、第一有机化合物层和第二导电层的分层结构,
其中传感器部分具有包括第三导电层、第二有机化合物层和第四导电层的分层结构,
其中第一导电层电连接到第一晶体管,
其中第三导电层电连接到第二晶体管,以及
其中用作天线的导电层电连接到第三晶体管。
11.根据权利要求10的半导体器件,
其中用作天线的导电层与第一导电层和第三导电层中至少一个提供在相同层中。
12.根据权利要求9或10的半导体器件,
其中第一导电层与第三导电层提供在相同层上。
13.根据权利要求9或10的半导体器件,
相同的材料用于第一有机化合物层和第二有机化合物层。
14.根据权利要求1,2,5,6,9和10中任何一个的半导体器件,
其中通过在存储元件中写入来改变第一导电层与第二导电层之间的距离。
15.根据权利要求1,2,5,6,9和10中任何一个的半导体器件,
其中第一、第二和第三晶体管的每个是有机晶体管。
16.根据权利要求1,2,5,6,9和10中任何一个的半导体器件,
其中衬底是玻璃衬底或柔性衬底。
17.根据权利要求1,2,5,6,9和10中任何一个的半导体器件,
其中有机化合物层包含高分子量化合物。
18.根据权利要求17的半导体器件,
其中高分子量化合物是[甲氧基-5-(2-乙基)己氧基]-p-对苯撑乙烯(MEH-PPV)或聚(9-乙烯基咔唑)(PVK)。
19.根据权利要求1,2,5,6,9和10中任何一个的半导体器件,
其中存储元件的电阻通过写入而不可逆地改变。
CN2005800420670A 2004-12-07 2005-12-01 半导体器件 Expired - Fee Related CN101073125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210068013.3A CN102682837B (zh) 2004-12-07 2005-12-01 半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP354490/2004 2004-12-07
JP2004354490 2004-12-07
PCT/JP2005/022594 WO2006062175A1 (en) 2004-12-07 2005-12-01 Semiconductor device and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210068013.3A Division CN102682837B (zh) 2004-12-07 2005-12-01 半导体器件

Publications (2)

Publication Number Publication Date
CN101073125A true CN101073125A (zh) 2007-11-14
CN101073125B CN101073125B (zh) 2012-05-30

Family

ID=35978334

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005800420670A Expired - Fee Related CN101073125B (zh) 2004-12-07 2005-12-01 半导体器件
CN201210068013.3A Expired - Fee Related CN102682837B (zh) 2004-12-07 2005-12-01 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210068013.3A Expired - Fee Related CN102682837B (zh) 2004-12-07 2005-12-01 半导体器件

Country Status (6)

Country Link
US (1) US7622736B2 (zh)
EP (1) EP1825478B1 (zh)
KR (1) KR101219750B1 (zh)
CN (2) CN101073125B (zh)
DE (1) DE602005013692D1 (zh)
WO (1) WO2006062175A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016091070A1 (zh) * 2014-12-12 2016-06-16 广东东邦科技有限公司 一种电子皮肤及其制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187400B1 (ko) * 2004-11-26 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2006085633A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US7700984B2 (en) 2005-05-20 2010-04-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device including memory cell
WO2006129739A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI411964B (zh) 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
US7965180B2 (en) 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US7692999B2 (en) * 2006-12-25 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Nonvolatile memory and semiconductor device including nonvolatile memory
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
WO2009022921A1 (en) * 2007-08-16 2009-02-19 Times-7 Holdings Limited An rfid tag and a method of forming an rfid tag
US20090076322A1 (en) * 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
EP2366271B1 (en) 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
JP5223967B2 (ja) * 2009-04-02 2013-06-26 株式会社村田製作所 心電信号検出装置
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5560142B2 (ja) * 2010-02-10 2014-07-23 富士フイルム株式会社 光電変換素子及び固体撮像素子
US8674218B2 (en) 2010-12-15 2014-03-18 General Electric Company Restraint system for an energy storage device
US8709889B2 (en) * 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
JP2013050818A (ja) * 2011-08-30 2013-03-14 Toshiba Corp メモリシステム
JP7436309B2 (ja) * 2020-07-06 2024-02-21 東芝テック株式会社 プリンタおよび無線タグ書込装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
DE19901384A1 (de) * 1999-01-15 2000-07-27 Siemens Ag Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) * 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
EP1186042A1 (en) * 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
KR100771258B1 (ko) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP2002163622A (ja) * 2000-06-30 2002-06-07 Toshiba Corp 情報記録媒体、読取装置、記録読取方法、及び薄膜コンデンサ
JP3962250B2 (ja) * 2001-08-29 2007-08-22 株式会社レアメタル 生体内情報検出システム及びこれに用いるタグ装置、中継装置
US6773929B2 (en) * 2001-09-14 2004-08-10 Hynix Semiconductor Inc. Ferroelectric memory device and method for manufacturing the same
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
US7326475B2 (en) * 2003-04-23 2008-02-05 Konica Minolta Holdings, Inc. Material for organic electroluminescent device, organic electroluminescent device, illuminating device and display
JP4545397B2 (ja) * 2003-06-19 2010-09-15 株式会社 日立ディスプレイズ 画像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016091070A1 (zh) * 2014-12-12 2016-06-16 广东东邦科技有限公司 一种电子皮肤及其制备方法
US10624582B2 (en) 2014-12-12 2020-04-21 Guang Dong Dongbond Technology Co., Ltd. Electronic skin and manufacturing method therefor

Also Published As

Publication number Publication date
CN102682837A (zh) 2012-09-19
KR20070098846A (ko) 2007-10-05
WO2006062175A1 (en) 2006-06-15
CN101073125B (zh) 2012-05-30
EP1825478A1 (en) 2007-08-29
US20070215869A1 (en) 2007-09-20
KR101219750B1 (ko) 2013-01-08
US7622736B2 (en) 2009-11-24
EP1825478B1 (en) 2009-04-01
CN102682837B (zh) 2015-08-19
DE602005013692D1 (de) 2009-05-14

Similar Documents

Publication Publication Date Title
CN101073125B (zh) 半导体器件
CN100576557C (zh) 半导体器件及其制造方法
CN100576593C (zh) 存储设备和半导体器件
KR101258672B1 (ko) 반도체장치
US8067316B2 (en) Method for manufacturing memory element
US7829473B2 (en) Method for manufacturing memory element
CN102831460A (zh) 无线芯片
CN101523419A (zh) 半导体器件
CN101582438A (zh) 半导体器件
US8580700B2 (en) Method for manufacturing semiconductor device
US7679107B2 (en) Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting
EP1886344B1 (en) Memory element and semiconductor device
US9006741B2 (en) Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers
JP4758274B2 (ja) 記憶素子および半導体装置
JP4954540B2 (ja) 半導体装置
JP4912671B2 (ja) 半導体装置
JP5052055B2 (ja) 記憶装置及び半導体装置の作製方法
JP4727495B2 (ja) 記憶装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20171201