CN101068135A - 主扰码序列生成装置 - Google Patents

Abstract

本发明公开了一种主扰码序列生成装置，包括：偏移计算单元，用于计算进程的符号偏移和/或时隙偏移；初值计算单元，用于利用主扰码初值、主扰码索引、和/或符号偏移和/或时隙偏移，计算主扰码序列的第一个主扰码初值；以及主扰码序列生成单元，用于从第一个主扰码初值和主扰码索引生成主扰码序列。本发明能够保证系统实时性，又能够满足复杂信道环境下和压缩模式下的信道解扰，同时能够节省硬件资源。

Description

主扰码序列生成装置

技术领域

本发明涉及通信领域，更具体地涉及一种主扰码序列生成装置。

背景技术

宽带码分多址(Wideband Code Division Multiple Access，简称WCDMA)下行链路第n个复扰码序列S_dl，n定义为：

S_dl，n(i)＝Z_n(i)+jZ_n((i+131072)mod(2¹⁸-1))，mod 2，i＝0，1，…，38399  (1)

其中，实值Gold序列Z_n由二进制Gold序列z_n转化而来，二进制Gold序列z_n由x和y两个m序列复合而成，其表达式如下：

z_n(i)＝x((i+n)mod(2¹⁸-1))+y(i)，mod 2，i＝0，1，…，2¹⁸-2    (2)

协议规定两个m序列的初始值为：

$\left\{\begin{array}{c}x\left(0\right)=1,x\left(1\right)=x\left(2\right)=\·\·\·=x\left(17\right)=0\\ y\left(0\right)=y\left(1\right)=\·\·\·y\left(17\right)=1\end{array}\right.,n=0---\left(3\right)$

x序列由多项式1+x⁷+x¹⁸生成，y序列由多项式1+x⁵+x⁷+x¹⁰+x¹⁸生成。x和y序列的后续符号严格依据这两个生成多项式而得：

$\left\{\begin{array}{c}x(i+18)=x(i+7)+x\left(i\right),\mathrm{mod}2,i=\mathrm{0,1},\·\·\·,2^{18}-20\\ y(i+18)=y(i+10)+y(i+7)+y(i+5)+y\left(i\right),\mathrm{mod}2,i=\mathrm{0,1},\·\·\·,2^{18}-20\end{array}\right.---\left(4\right)$

下行链路扰码产生结构如图1所示。

m序列可以为一串由0、1按照伪随机方式串联而成的“项链”，从不同的位置将“项链”割断，将会产生相应序号的扰码序列。下行链路共有512个主扰码，每个主扰码是一个38400位长的序列，38400对应一帧中码片的长度。不同主扰码序号对应不同的主扰码序列，一帧中不同的码片偏移也对应不同的序列。

下行链路主扰码可分为64个主扰码序列，参见表1。其中，每序列8个主扰码，第j个主扰码序列的主扰码序号n由下式确定：

n＝16*8*j+16*k，j＝0，1，…，63，k＝0，1，…，7    (5)

                                       表1

	n值	n值	n值	n值	n值	n值	n值	n值
									主扰码序列0	0	16	32	48	64	80	96	112
主扰码序列1	128	144	160	176	192	208	224	240
									……	……	……	……	……	……	……	……	……
主扰码序列63	8064	8080	8096	8112	8128	8144	8160	8176

在已知主扰码序号的情况下，有两种方法可以获得其初值：递归法和查表法。其中，递归法需要较小的硬件资源，但损失了系统的实时性；查表法需要512×18bit的主扰码初值表格，耗费较多的硬件资源。

在下行链路中，扰码搜索、多径搜索、物理信道的多径解调、以及小区测量等都需要用到主扰码序列。在WCDMA系统中，扰码序列生成模块是个重复率非常高的模块，传统的设计方法中每个进程配置一个，对测量搜索和解调进程非常多的WCDMA下行链路接收系统，这样的处理方法会耗费较多的硬件资源，随着进程个数的递增，耗费的硬件资源等于甚至超过512×18bit的主扰码初值表格。

根据WCDAM系统的需求，不同的物理进程可能会要求不同的解扰起始边界，如特定的时间、帧边界、时隙边界或符号边界，不同的起始边界也决定着系统的实时性。WCDMA系统物理信道传输特性的复杂性决定了信道解扰的时间边界会随着时间的推移而发生变化，甚至会发生信道的生灭。另外，不同的工作模式(如压缩模式)也会使信道的解调进程变得更为复杂。

作为WCDMA系统中重要的模块，扰码生成模块需要更深层次的优化设计，以满足系统复杂性和资源节约性的要求。

发明内容

鉴于以上所述的一个或多个问题，本发明提供了一种主扰码序列生成装置。

根据本发明的主扰码序列生成装置包括：偏移计算单元，用于计算进程的符号偏移和/或时隙偏移；初值计算单元，用于利用主扰码初值、主扰码索引、和/或符号偏移和/或时隙偏移，计算主扰码序列的第一个主扰码初值；以及主扰码序列生成单元，用于从第一个主扰码初值和主扰码索引生成主扰码序列。

其中，根据本发明的主扰码序列生成装置进一步包括：状态控制单元，用于控制对掩码表和初值计算单元的时分复用。

其中，偏移计算单元包括：时隙偏移计算单元，用于计算进程的时隙偏移；符号偏移计算单元，用于计算进程的符号偏移。

其中，初值计算单元包括：组级递归计算单元，用于利用主扰码初值和主扰码索引计算第一个主扰码初值的第一值；时隙级递归计算单元，用于利用第一个主扰码初值的第一值和时隙偏移计算第一个主扰码初值的第二值；以及符号级递归计算单元，用于利用第一个主扰码初值的第二值和符号偏移计算第一个主扰码初值的最终值。

其中，主扰码序列生成单元包括：采样计数单元，用于对码片进行计数；初值载入单元，用于从初值计算单元获取第一个主扰码初值，并将所获取的第一个主扰码初值载入码片级递归单元中；码片级递归单元，用于利用第一个主扰码初值递归计算不同时间偏移的主扰码初值；以及屏蔽计算单元，用于对来自码片级递归单元的的不同时间偏移的主扰码初值进行屏蔽计算，以生成主扰码序列。

其中，状态控制单元包括：计数单元，用于对组级递归计算单元、时隙级递归计算单元、和符号级递归计算单元进行定时；掩码单元，用于存储掩码表，并根据主扰码索引从掩码表中选择适当的掩码输出至主扰码序列生成单元。

其中，偏移计算单元在解扰起始边界是特定边界或邻近的帧边界的情况下，不对进程进行处理；在解扰起始边界是临近的时隙边界的情况下，仅计算进程的时隙偏移；以及在解扰起始边界是临近的符号边界的情况下，计算进程的时隙偏移和符号偏移。并且初值计算单元在解扰起始边界是特定边界的情况下，将组级递归计算单元输出的第一个主扰码初值的第一值作为所述第一个主扰码初值的最终值输出至主扰码序列生成单元。

综上所述，本发明合理优化了硬件资源配置，共享了可共享的资源，从而能够保证系统实时性，又能够满足复杂信道环境下和压缩模式下的信道解扰，同时节省了硬件资源。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是相关技术中的下行链路扰码产生结构的示意图；

图2是根据本发明实施例的主扰码序列生成装置的框图；

图3是根据本发明实施例的偏移计算单元的示意图；

图4是根据本发明实施例的初值计算单元的示意图；

图5是根据本发明实施例的主扰码序列生成单元的示意图；以及

图6是根据本发明实施例的状态控制单元的状态转换示意图。

具体实施方式

下面参考附图，详细说明本发明的具体实施方式。

参考图2，说明根据本发明实施例的主扰码序列生成装置。如图2所示，该主扰码序列生成装置包括：时隙偏移与符号偏移计算单元(即，偏移计算单元)202、主扰码初值计算和掩码表共享状态机单元(即，状态控制单元)204、主扰码初值计算单元(即，初值计算单元)206、和码片级递归单元(即，主扰码序列生成单元)208。

生成主扰码序列需要两个过程：初值计算和码片级递归。初值计算结合考虑递归法和查表法，在保证实时性的前提下，可以节省硬件资源。将64个主扰码序列再分成8个组，参见表2。

                                  表2

主扰码序列分组号	主扰码序列内序号
							0	1	2	3	…	7
	0组	0～112	128～240	256～368	384～496	…							896～1008
1组							1024～1136	1152～1264	1280～1392	1408～1520	…	1920～2032
	2组	2048～2160	2176～2288	2304～2416	2432～2544	…							2944～3056
……							……	……	……	……	…	……
	7组	7168～7280	7296～7408	7424～7536	7552～7664	…							8064～8176

可以利用一个8×18比特的初值表格结合主扰码组级递归方程，在一个时钟周期内计算出主扰码组的第一个主扰码初值。这种设计方法是传统方法的一种变通，这种变通也是下面共享设计的前提。

从表2中可以看出，两个相邻主扰码序号之间相差16，以x路m序列为例，二者初值的递归关系满足(6)式。为方便起见，将(6)式写成(7)式。

${\stackrel{\→}{x}}_{16(i+1)+\mathrm{\Δ}}=A{\stackrel{\→}{x}}_{16i+\mathrm{\Δ}}---\left(7\right)$

主扰码组级递归方程、时隙级递归方程、和符号级递归方程可由(7)式得到，分别为：

${\stackrel{\→}{x}}_{16*8*(i+1)+\mathrm{\Δ}}=A^8{\stackrel{\→}{x}}_{16*8*i+\mathrm{\Δ}}---\left(8\right)$

${\stackrel{\→}{x}}_{16*16*8*(i+1)+\mathrm{\Δ}}=A^{160}{\stackrel{\→}{x}}_{16*16*8*i+\mathrm{\Δ}}---\left(9\right)$

${\stackrel{\→}{x}}_{16*16*(i+1)+\mathrm{\Δ}}=A^{16}{\stackrel{\→}{x}}_{16*16*i+\mathrm{\Δ}}---\left(10\right)$

初值计算模块并未能得到具体的主扰码初值，得到的只是主扰码序列的第一个主扰码初值，结合屏蔽方法，可以由该初值和主扰码序列序号递归生成最终的主扰码序列。根据下行链路扰码产生结构图，移位寄存器的第0位(x₀)随时钟的推移所形成的序列就是主扰码序列。由(6)式得：

${\left(x_0\right)}_{16(i+1)}=\left(\mathrm{01,0000,0000,0000,0000}\right){\stackrel{\→}{x}}_{16i}---\left(11\right)$

即，下一个主扰码的x₀位可以由相邻的上一个主扰码初值乘以特定的屏蔽序列得到，主扰码序列内序号决定了8个屏蔽序列，它们分别是矩阵A，A²，A³，A⁴，A⁵，A⁶，A⁷的第18行，x和y路的屏蔽序列合成一个16×18比特的掩码表。这样，利用掩码表和简单的屏蔽电路即可递归输出主扰码序列。

初值计算模块在功能上具有独立性和通用性的特点，码片级递归单元中的16×18掩码表是一个固定的单元，从资源占用上，初值计算模块和掩码表比码片级递归单元中的其他模块占用了更多的硬件资源。本发明通过对主扰码序列生成过程的分解，对其中占用资源较大的初值计算模块和码片级递归单元中的16×18比特掩码表实现共享。

下面参考附图，详细说明根据本发明实施例的主扰码序列生成装置的各部分。

参考图3，说明根据本发明实施例的时隙偏移与符号偏移计算单元(即，偏移计算单元)。时隙偏移与符号偏移计算单元用于完成各进程符号偏移和时隙偏移的计算，输出偏移量准备好指示信号。符号/时隙偏移量是实际解扰起始边界的符号/时隙号与系统配置帧边界中的符号/时隙号之差。不同的进程可能要求在不同的边界开始解扰，不同的边界包括特定时间边界、特定或临近的帧边界、时隙边界或符号边界。如果在特定边界或在临近的帧边界开始解扰，则该进程就不需要计算时隙偏移和符号偏移；如果在临近的时隙边界开始解扰，则该进程只需计算时隙偏移量，即只需要一个减法器；如果在临近的符号边界开始解扰，则该进程需要计算时隙偏移量和符号偏移量，即需要两个减法器。

参考图4，说明根据本发明实施例的主扰码初值计算单元(即，初值计算单元)。如图4所示，该单元包括三级递归电路。但并非所有的进程都需要三级递归，如果解扰起始边界是特定边界，则初值计算就只需要主扰码组级递归，其他情况都需要三级递归，递归单元的取舍会在主扰码初值计算和掩码表共享状态机单元中实现。

参考图5，说明根据本发明实施例的主扰码序列生成码片级递归单元(即，主扰码序列生成单元)。该单元用于生成最终的主扰码序列。如图5所示，主扰码序列生成码片级递归单元包括：采样计数器、初值载入单元、码片级递归计算单元、和屏蔽单元。其中，采样计数器用来记录码片，初值载入单元用来载入初值计算单元计算得到的主扰码初值，码片级递归计算单元用来完成(4)式的递归运算，屏蔽单元用于完成(11)式的屏蔽运算。其中，屏蔽需要用到的掩码放在掩码表中，经由主扰码序列内的扰码序号选择。在解扰过程中，WCDMA信道的复杂性会导致解扰边界的漂移或生灭，扰码序列生成需要适应这样的信道环境，根据不同的解扰边界调整扰码序列生成过程。为此，扰码序列生成支持加速模式和暂停模式，暂停模式下，扰码序列迭代停止；加速模式下，每个时钟递归产生一个扰码，如果系统的过采样率是k，则加速模式是正常模式递归速度的k倍，合理分配加速模式和暂停模式的工作时间，可以使扰码生成能够适应解扰边界的超前或滞后。同样，加速模式和暂停模式的使用也能适应压缩模式下解扰过程的变化。

参考图6，说明根据本发明实施例的主扰码初值计算和掩码表共享状态机单元(即，状态控制单元)的状态转换情况。其中，主扰码初值计算和掩码表共享状态机单元外挂一个16×18比特掩码表。

WCDMA下行链路有很多进程，为了使各进程能共享主扰码初值计算单元，需要设计一个主扰码初值计算和掩码表共享状态机单元，以避开两个或多个进程同时请求计算初值，将初值计算时分复用。主扰码组初值计算是个固定的过程，需要固定的时间，如图6所示，图中只给出了4个状态。在图6中，通过一个计数器和一个计算结束标志信号来描述状态之间的转换关系，以计算使能信号标志当前状态是否处于初值计算过程中。复位后，主扰码初值计算和掩码表共享状态机单元处于IDLE状态，在IDLE状态，硬件将初值计算使能信号清零，将结束标志置位，将计数器清零，等待进程请求有效。当X1进程请求有效，且计算结束无效时，状态转换到X1状态，进入到X1状态后，硬件将计算使能置位，并根据当前的主扰码偏移值在16×18比特掩码表中选择合适的掩码输出至码片级递归单元，同时计数器开始计数。在计数过程中，硬件根据计数器状态依次计算时隙偏移和符号偏移，生成主扰码组级递归使能、时隙级递归使能和符号级递归使能，递归计算依次得到主扰码组级初值、时隙级初值和符号级初值，递归结束后依次关闭递归计算使能，得到符号级初值时计数器满。当计数器满时，转换到IDLE状态，等待下一个进程的请求。各进程状态之间以IDLE作为过渡状态，以牺牲1个时钟周期为代价，可达到简化状态转换关系的目的。

初值计算是个固定的过程，可以按时间顺序划分为主扰码组级递归、时隙级递归、和符号级递归，如果进程不需要时隙级递归和符号级递归，可以通过改变计数器满标志条件使这两个递归过程无效，以节省时间。通常情况下，通过主扰码初值计算和掩码表共享状态机单元分配初值来进行计算，硬件资源不会降低系统实时性。在非常特殊的情况下，如多个进程同时申请计算主扰码初值，并且申请时间与某个进程的临近边界足够短，这样可能会造成该进程损失一个符号或一个时隙的实时性。另外，主扰码初值计算和掩码表共享状态机单元提供的共享设计可以很方便的实现掩码表的共享。

综上所述，本发明合理优化了硬件资源配置，共享了可共享的资源，从而能够保证系统实时性，又能够满足复杂信道环境下和压缩模式下的信道解扰，同时节省了硬件资源。

以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种主扰码序列生成装置，其特征在于，包括：

偏移计算单元，用于计算进程的符号偏移和/或时隙偏移；

初值计算单元，用于利用主扰码初值、主扰码索引、和/或所述符号偏移和/或所述时隙偏移，计算主扰码序列的第一个主扰码初值；以及

主扰码序列生成单元，用于从所述第一个主扰码初值和所述主扰码索引生成主扰码序列。

2.根据权利要求1所述的主扰码序列生成装置，其特征在于，进一步包括：

状态控制单元，用于控制对掩码表和所述初值计算单元的时分复用。

3.根据权利要求1所述的主扰码序列生成装置，其特征在于，所述偏移计算单元包括：

时隙偏移计算单元，用于计算所述进程的所述时隙偏移；

符号偏移计算单元，用于计算所述进程的所述符号偏移。

4.根据权利要求1所述的主扰码序列生成装置，其特征在于，所述初值计算单元包括：

组级递归计算单元，用于利用所述主扰码初值和所述主扰码索引计算所述第一个主扰码初值的第一值；

时隙级递归计算单元，用于利用所述第一个主扰码初值的第一值和所述时隙偏移计算所述第一个主扰码初值的第二值；

以及

符号级递归计算单元，用于利用所述第一个主扰码初值的第二值和所述符号偏移计算所述第一个主扰码初值的最终值。

5.根据权利要求1所述的主扰码序列生成装置，其特征在于，所述主扰码序列生成单元包括：

采样计数单元，用于对码片进行数；

初值载入单元，用于从所述初值计算单元获取所述第一个主扰码初值，并将所获取的所述第一个主扰码初值载入码片级递归单元中；

所述码片级递归单元，用于利用所述第一个主扰码初值递归计算不同时间偏移的主扰码初值；以及

屏蔽计算单元，用于对来自所述码片级递归单元的不同时间偏移的主扰码初值进行屏蔽计算，以生成所述主扰码序列。

6.根据权利要求1所述的主扰码序列生成装置，其特征在于，所述状态控制单元包括：

计数单元，用于对所述组级递归计算单元、所述时隙级递归计算单元、和所述符号级递归计算单元进行定时；

掩码单元，用于存储掩码表，并根据所述主扰码索引从所述掩码表中选择适当的掩码输出至所述主扰码序列生成单元。

7.根据权利要求1至6中任一项所述的主扰码序列生成装置，其特征在于，所述偏移计算单元在解扰起始边界是特定边界或邻近的帧边界的情况下，不对所述进程进行处理。

8.根据权利要求1至6中任一项所述的主扰码序列生成装置，其特征在于，所述偏移计算单元在解扰起始边界是临近的时隙边界的情况下，仅计算所述进程的所述时隙偏移。

9.根据权利要求1至6中任一项所述的主扰码序列生成装置，其特征在于，所述偏移计算单元在解扰起始边界是临近的符号边界的情况下，计算所述进程的所述时隙偏移和所述符号偏移。

10.根据权利要求1至6中任一项所述的主扰码序列生成装置，其特征在于，所述初值计算单元在解扰起始边界是特定边界的情况下，将所述组级递归计算单元输出的所述第一个主扰码初值的第一值作为所述第一个主扰码初值的最终值输出至所述主扰码序列生成单元。

Images