CN101044609A - 形成无铅焊料凸块和相关结构的方法 - Google Patents

形成无铅焊料凸块和相关结构的方法 Download PDF

Info

Publication number
CN101044609A
CN101044609A CNA2005800218814A CN200580021881A CN101044609A CN 101044609 A CN101044609 A CN 101044609A CN A2005800218814 A CNA2005800218814 A CN A2005800218814A CN 200580021881 A CN200580021881 A CN 200580021881A CN 101044609 A CN101044609 A CN 101044609A
Authority
CN
China
Prior art keywords
layer
solder
projection
brilliant
metallurgy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800218814A
Other languages
English (en)
Inventor
J·D·米斯
G·M·阿德马
S·巴姆加纳
P·基卢库里
C·林恩
G·A·林恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unitive International Ltd
Original Assignee
Unitive International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unitive International Ltd filed Critical Unitive International Ltd
Publication of CN101044609A publication Critical patent/CN101044609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

形成电子器件的方法可以包括在电子基板上形成凸块下种晶冶金层。可以在凸块下种晶冶金层上形成镍层，使得凸块下种晶冶金层在镍层和电子基板之间，并且部分凸块下种晶冶金层可以没有镍层。此外，可以在镍层上形成焊料层，使得镍层在焊料层和凸块下种晶冶金层之间。此外，在形成镍层之前，铜层可以形成在凸块下种晶冶金层上，并且部分凸块下种晶冶金层没有铜层。因此，凸块下种晶冶金层可以在铜层和电子基板之间，并且铜层可以在凸块下种晶冶金层和镍层之间。还讨论了相关结构。

Description

形成无铅焊料凸块和相关结构的方法
相关申请
本申请要求享有在2003年6月23日提交的美国专利申请序列号No.10/601,938的部分继续申请的优先权，其要求享有2002年6月25日提交的美国临时专利申请No.60/391,511的优先权。美国专利申请No.10/601,938和美国临时专利申请No.60/391,511所公开的全部内容在此被并入作为参考。本申请还要求享有2004年6月30日提交的美国临时申请No.60/584,016的优先权，该美国临时申请所公开的全部内容在此被并入作为参考。
背景技术
对于较多的管脚数和/或较高的性能的SoC(芯片上系统)，300mm晶片上的焊料凸块形成正从开发阶段发展到大批量生产阶段。同时，禁止含铅(Pb)焊料的法律正在制定。为了适应大规模生产中对无铅焊料使用的需要，已经有人提议了共晶的锡-银(Sn-Ag)焊料合金。另外，锡-银-铜(Sn-Ag-Cu)三元合金已经被提出用以潜在地提供改进的热疲劳特性。
在Hirokazu Ezawa等人的标题为″Pb-Free Bumpling By AlloyingElectroplated Metal Stacks″(IEEE，2003 Electronic Components And TechnologyConference，第664-667页)的参考文献中，论述了利用两步骤电镀银/锡金属叠层的共晶锡-银焊料凸块形成工艺。在Ezawa的参考文献中，银/锡和银/锡/铜电镀金属叠层的合金化性能使用差示扫描量热法(DSC)分析来进行研究。特别地，2μm Ag/50μm Sn电镀金属叠层可以提供成分为Sn-3.5wt.％Ag、熔化温度为227℃的Sn-Ag焊料合金，其使用DSC分析的单个峰值来确定。对于2μmAg/Cu/50μm Sn电镀叠层，当铜厚度从0μm增加到0.8μm时，单个峰值温度可以减至222℃。按照Ezawa的参考文献，由多步电镀形成的金属叠层可以通过回流退火成功地转变成焊料合金。因此，在此并入Esawa参考文献所公开的全部内容作为参考。
发明内容
按照本发明的一些实施例，一种形成电子器件的方法可以包括在电子基板上形成凸块下种晶冶金层。镍层可以形成在该凸块下种晶冶金层上，使得该凸块下种晶冶金层位于镍层和电子基板之间，并且部分凸块下种晶冶金层可以是没有镍层的。在形成镍层以后，无铅焊料层可以形成在镍层上，使得镍层位于焊料层和该凸块下种晶冶金层之间。此外，在形成镍层之前，铜层可以形成在该凸块下种晶冶金层上，使得该凸块下种晶冶金层位于铜层和电子基板之间，并且使得铜层位于镍层和该凸块下种晶冶金层之间。此外，部分凸块下种晶冶金层可以是没有铜层的。
另外，在形成铜层之前，电镀掩模可以形成在该凸块下种晶冶金层上，而且部分凸块下种晶冶金层可以通过该电镀掩模而暴露。因此，铜层可以通过在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀铜层来形成，镍层可以通过在铜层上电镀镍层来形成，并且焊料层可以通过在镍层上电镀焊料层形成。然后在形成焊料层之后，电镀掩模可以被去除，并且在去除电镀掩模后，凸块下种晶冶金层的没有铜和/或镍层的部分可以被去除。
镍层可以具有在大约1μm(微米)到大约5μm(微米)的范围内的厚度，更特别地，在大约1.5μm(微米)到大约5μm(微米)的范围内，并且铜层可以具有大于大约5μm(微米)的厚度。此外，该焊料层可以包含无铅焊料层，例如，包括锡和银、铋、铜、铟、锑、金和/或锌中的至少一种，并且锡在该焊料中的重量百分数可以大于大约95重量百分数。更特别地，锡在焊料层中的重量百分数可以在大约97重量百分数到大约99.5重量百分数的范围内。
形成焊料层可以包括形成第一层的锡和形成第二层的银、铋、铜、铟、锑、金、和/或锌，并且第一层可以是在第二层和镍层之间。第一层的锡可以大于焊料层的大约95重量百分数。更特别地，第一层的锡可以在焊料层的大约97重量百分数和大约99.5重量百分数的范围内，并且在形成焊料层之后，第一和第二层可以被加热以提供其合金。更特别地，加热第一和第二层可以包括加热第一和第二层至小于第一和/或第二层的熔化温度的温度。在替换实施例中，加热第一和第二层可以包括加热第一和第二层至小于第一或第二层中的一个的熔化温度且大于第一或第二层中的另一个的熔化温度的温度。在另一个替换实施例中，加热第一和第二层可以包括加热第一和第二层至小于第一和第二层中的任一个的熔化温度且高于其合金的熔化温度的温度。
此外，形成凸块下种晶冶金层可以包括在电子基板上形成粘附层，以及在粘附层上形成导电层，使得粘附层位于导电层和电子基板之间。此外，粘附层和导电层可以包括不同的材料。粘附层可以包括Ti(钛)、TiW(钛-钨)、TiN(氮化钛)、和/或Cr(铬)，以及导电层可以包括Cu(铜)、Ag(银)、和/或Au(金)。
在替换实施例中，形成焊料层可以包括使用包括第一和第二电镀金属的同样的电镀槽来电镀焊料层的第一和第二部分。焊料层的第一部分可以使用第一电镀电压和/或电流在电镀槽中电镀，使得焊料层的第一部分具有第一浓度的第一电镀金属。焊料层的第二部分可以使用第二电镀电压和/或电流在电镀槽中电镀，使得焊料层的第二部分具有不同于第一浓度的第二浓度的第一电镀金属。
按照本发明的一些另外的实施例，一种电子器件的形成方法可以包括在电子基板上形成凸块下种晶冶金层。包含第一金属的第一焊料层可以形成在部分凸块下种晶冶金层上，使得该凸块下种晶冶金层位于第一焊料层和电子基板之间。包含第二金属的第二焊料层可以形成于第一焊料层上，使得第一焊料层位于第二焊料层和凸块下种晶冶金层之间。然后，第一和第二焊料层可以被加热到小于第一和/或第二金属的熔化温度的温度，以提供第一和第二金属的合金。
第一金属可以包括银或锡之一，以及第二金属可以包括银或锡中的另一个。更特别地，第一焊料层可以是锡层，以及第二焊料层可以是银层。此外，加热第一和第二焊料层可以包括加热第一和第二焊料层至小于第一和第二金属中的任一个的熔化温度且大于第一和第二金属的合金的熔化温度的温度。形成第一焊料层可以包括形成第一金属层，并且形成第二焊料层可以包括形成第二金属层。
在替换实施例中，第一和第二焊料层可以使用包括第一和第二金属的同样的电镀槽来形成。因此，形成第一焊料层可以包括使用电镀槽并且使用第一电镀电压和/或电镀电流来电镀第一焊料层，使得第一焊料层具有第一浓度的第一金属。类似地，形成第二焊料层可以包括使用电镀槽并且使用第二电镀电压和/或电镀电流来电镀第二焊料层，使得第二焊料层具有不同于第一金属的第一浓度的第二浓度的第一金属。
此外，在形成第一和第二焊料层之前，电镀掩模可以形成于凸块下种晶冶金层上，并且部分凸块下种晶冶金层可以通过电镀掩模而被暴露。因此，形成第一焊料层可以包括在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀第一焊料层，并且形成第二焊料层可以包括在第一焊料层上电镀第二焊料层。此外，在形成第一和第二焊料层之前，铜层可以电镀在凸块下种晶冶金层的通过电镀掩模而露出的部分上。此外，在形成第一和第二焊料层以前镍层可以形成于铜层上。因此，铜层可以位于镍层和凸块下种晶冶金层之间，镍层可以位于第一焊料层和铜层之间，并且第一焊料层可以位于第二焊料层和镍层之间。
此外，第一和第二金属的合金可以是无铅的。例如，第一金属可以包括锡，且第二金属可以包括银、铋、铜、铟、锑、金和/或锌，并且锡在该焊料中的重量百分数可以大于大约95重量百分数。更特别地，锡在第一和第二金属的合金中的重量百分数可以在大约97重量百分数到大约99.5重量百分数的范围内。
此外，形成凸块下种晶冶金层可以包括在电子基板上形成粘附层，以及在粘附层上形成导电层。粘附层可以位于导电层和电子基板之间，并且粘附层和导电层可以包括不同的材料。更特别地，粘附层可以包括Ti(钛)、TiW(钛-钨)、TiN(氮化钛)、和/或Cr(铬)，以及导电层可以包括Cu(铜)、Ag(银)、和/或Au(金)。
按照本发明的一些更多的实施例，一种形成电子器件的方法可以包括在电子基板上形成凸块下种晶冶金层，并且第一和第二焊料层可以使用包括第一和第二电镀金属的同样的电镀槽来电镀。更特别地，第一焊料层可以使用该电镀槽并且使用第一电镀电压和/或电镀电流电镀在部分凸块下种晶冶金层上，使得第一焊料层具有第一浓度的第一电镀金属。第二焊料层可以使用该电镀槽并且使用第二电镀电压和/或电镀电流电镀在第一焊料层上，使得第二焊料层具有不同于第一电镀金属的第一浓度的第二浓度的第一电镀金属。
在电镀第一和第二焊料层之后，第一和第二焊料层可以被加热到小于第一和/或第二金属的熔化温度的温度以提供至少部分混合的第一和第二焊料层。例如，第一金属可以是锡，并且锡在第一和第二焊料层的混合物中的重量百分数可以大于大约95重量百分数。更特别地，锡在第一和第二焊料层的混合物中的重量百分数可以在大约97重量百分数到大约99.5重量百分数的范围内。此外，第一金属可以包括锡，以及第二金属可以包括银、铋、铜、铟、锑、金、和/或锌。
第一焊料层可以具有第三浓度的第二金属，第二焊料层可以具有第四浓度的第二金属，并且第三和第四浓度可以是不同的。更特别地，第一浓度可以大于第二浓度，以及第四浓度可以大于第三浓度。
此外，在电镀第一和第二焊料层之前，电镀掩模可以形成于凸块下种晶冶金层上，使得部分凸块下种晶冶金层通过电镀掩模而暴露。因此，电镀第一焊料层可以包括在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀第一焊料层，电镀第二焊料层可以包括在第一焊料层上电镀第二焊料层，并且第一焊料层可以位于第二焊料层和凸块下种晶冶金层之间。在电镀第一和第二焊料层之前，铜层可以电镀在凸块下种晶冶金层的通过电镀掩模而露出的部分上，并且镍层可以电镀在铜层上。因此，铜层可以位于镍层和凸块下种晶冶金层之间，并且镍层可以位于第一焊料层和铜层之间。此外，第一和第二焊料层可以是无铅的。
仍按照本发明的更多的实施例，一种电子器件可以包括电子基板和位于此电子基板上的凸块下种晶冶金层。镍层可以设置于凸块下种晶冶金层上，使得凸块下种晶冶金层位于镍层和电子基板之间，并且部分凸块下种晶冶金层可以是没有镍层的。此外，无铅焊料层可以设置在镍层上，使得镍层位于焊料层和凸块下种晶冶金层之间。此外，在形成镍层之前，铜层可以在凸块下种晶冶金层上，使得凸块下种晶冶金层位于铜层和电子基板之间，并且使得铜层位于镍层和凸块下种晶冶金层之间。此外，部分凸块下种晶冶金层可以是没有铜层的。
镍层可以具有大约1μm(微米)到大约5μm(微米)的厚度，更特别地，在大约1.5μm(微米)到大约5μm(微米)的范围内。铜层可以具有大于大约5μm(微米)的厚度。此外，焊料层可以是无铅焊料层，例如，包括锡和银、铋、铜、铟、锑、金和/或锌中的至少一种，并且锡在该焊料中的重量百分数可以大于大约95重量百分数。锡在焊料层中的重量百分数可以在大约97重量百分数到大约99.5重量百分数的范围内。
在替换实施例中，焊料层可以包括第一层的锡和第二层的银、铋、铜、铟、锑、金、和/或锌，并且第一层的锡可以在第二层和镍层之间。第一层的锡可以大于焊料层的大约95重量百分数。更特别地，第一层的锡可以在焊料层的大约97重量百分数和大约99.5重量百分数的范围内。
附图说明
图14是说明按照本发明的实施例的形成焊料凸块的步骤的截面图。
图5-8是说明按照本发明的另一实施例的形成焊料凸块的步骤的截面图。
具体实施方式
下面将参考附图更加详尽地描述本发明，附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式实施，并且不应被理解为局限于这里所述的实施例。而且，提供这些实施例以便本公开将是全面的和完整的，并且这些实施例将本发明的范围完全传达给本领域的技术人员。
为了清楚起见，在图中，层和区域的厚度被放大了。还应当理解，当例如层、区域或者基板的元件被称为在另一个元件上时，它可以直接在该另一元件上或者也可以存在插入元件。相反，如果例如层、区域或基板的元件被称为直接在另一元件上，则不存在其他插入元件。类似地，当例如层、区域或者基板的元件被称为和另一元件耦接或连接时，它可以直接和另一元件耦接或连接，或者也可以存在其他元件或插入元件。相反，如果例如层、区域或基板的元件被称为直接和另一元件耦接或连接时，则不存在其他插入元件。如这里所使用的，术语″和/或″包括相关所列项目中的一个或多个的任何和所有组合。符号″/″也被用作″和/或″的简化符号。
此外，相对术语，例如在...之下、上部、下部、顶部和/或底部在这里可用来描述如图所示的一个元件和另一个元件的关系。将理解的是，除了图中所示的定向以外，相对术语旨在包含装置的不同定向。例如，如果装置在其中一个图中被翻转，则被描述为位于其他元件下面的元件被定向在其他元件上面。所以，该示范性术语″在...下面″可以包含“在...上面”和“在...下面”两个定向。
将理解的是，虽然术语″第一″和″第二″在这里被用来描述不同的区域、层和/或部分，但是这些区域、层和/或部分将不受这些术语所限。这些术语只是用来把一个区域、层或部分区别于另一个区域、层或部分。因此，在不脱离本发明的教导的情况下，下面所述的第一区域、层或部分也可以被称做第二区域、层或部分，并且类似地，第二区域、层或部分也可以被称做第一区域、层或部分。类似的数字总是表示类似的元件。
在这里使用的术语仅是为了描述特定的实施例，并且不是用来限制本发明。如这里所使用的，单数形式″一″、″一个″和“该”也旨在包括复数形式，除非文中另有明确说明。还将理解的是，当用在本说明书中时，术语″包含″和/或″包括″规定了所述特征、整数、步骤、操作、元件和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组合。
除非另外限定，这里所使用的所有术语(包括技术术语和科学术语)具有和本发明所属技术领域的普通技术人员所通常理解的相同的意思。还将理解到的是，例如在通常使用的字典中限定的那些的术语应当解释为具有与它们在相关领域以及本公开的情况下的意思一致的意思，并且不应以理想化的或过度正式的意义来解释，除非这里明确如此限定。
二元无铅结构所面对的一个潜在难题是在制造环境中控制工艺同时允许对于组装足够大的工艺窗口的能力。当电镀锡-银焊料时，例如，由于在电化学电位上的差异，锡可以明显比银更容易电镀，并且所得到的二元焊料中锡的期望浓度可以明显大于银的期望浓度。然而，银在电镀溶液中的浓度可以远大于锡在电镀溶液中的浓度，以提供电镀焊料中的期望的浓度。由于锡在电镀溶液中的浓度相对低而所得到的电镀焊料中锡的浓度相对高，因此锡可能从焊料中相对快地被耗尽，并且工艺控制可能难以维持。
根据图1-4中所示的本发明的实施例，集成电路基板101可以包括在其中具有电子电路(如一个或多个电阻器、晶体管、二极管、电容器、电感器等等)的半导体基板，并且基板101上的导电输入/输出垫103(如铝和/或铜垫)可以提供与基板101的一个或多个电路的电连接。此外，绝缘钝化层105可以提供在基板101和输入/输出垫103上，并且钝化层105中的通孔可以露出至少部分的输入/输出垫103。如在这里使用的，术语″基板″也可以被限定为包括输入/输出垫和钝化层。术语″基板″也可以包括在其中的互连布线。
如图1所示，凸块下种晶冶金层107可以沉积在钝化层105和输入/输出垫103的露出部分上，并且凸块下种晶冶金层107可以包括粘附层107a，例如包括钛(Ti)、钛-钨(TiW)、氮化钛(TiN)和/或铬(Cr)的层，和导电层107b，例如包括铜(Cu)、银(Ag)和/或金(Au)的层。然后，有机和/或无机材料的电镀模版(plating stencil)108可以形成在凸块下种晶冶金层107上。电镀模版108，例如，可以通过下述形成：将感光材料旋涂或层压在凸块下种晶冶金层107上、烘烤此感光材料、选择性地把感光材料曝光、以及使感光材料显影以形成露出至少部分输入/输出垫103的通孔。
然后，凸块下阻挡冶金层109可以电镀在凸块下种晶冶金层107的通过电镀模版108而露出的部分上，并且凸块下阻挡冶金层109可包括镍(Ni)和/或铜(Cu)。凸块下阻挡冶金层109可以是厚度范围为大约1μm(微米)到大约5μm(微米)的镍层，更特别地，在大约1.5μm(微米)到大约5μm(微米)的范围内。种晶层和镍阻挡层在例如题为″Methods Of Forming ElectronicStructures Including Conductive Shunt Layers And Related Structures″的美国专利公开物No.20040053483中被讨论，在此并入其公开的全部内容作为参考。在替换实施例中，凸块下阻挡冶金层109可以是铜层，其厚度大于大约5μm(微米)。按照本发明的一些实施例，凸块下阻挡冶金层109可以包括铜层(例如其厚度大于大约5μm)和镍层(例如其厚度范围在大约1μm到大约5μm)，使得铜层位于镍层和凸块下种晶冶金层107之间。在本发明的一些实施例中，凸块下阻挡冶金层109可以包括直接电镀在凸块下种晶冶金层107上而不具有插入的电镀铜层的镍层。
在电镀凸块下阻挡冶金层109之后，无铅焊料凸块111可以电镀到凸块下阻挡冶金层109上，并且该无铅焊料凸块111可以是二元无铅合金焊料凸块，比如锡-银(SnAg)合金焊料凸块，锡-银-铜合金焊料凸块，和/或锡-铜合金焊料凸块。此外，无铅焊料凸块111可以被电镀为锡和银的单独层(或者锡、银和铜的单独层；锡和铜的单独层；等等)，并且可使用随后的回流(在一些实施例中是在去除电镀模版之后)来形成其合金。在替换实施例中，锡和银可以是一起电镀的。在任一种情况下，锡和银都可以被提供成在所得到的焊料合金中银的浓度足够小，以抑制SnAg片晶、沉淀物和/或针状物(needle)的形成，其可能另外由于温度偏移而出现。所得到的焊料合金中的锡的浓度可以大于大约95重量百分数。更特别地，所得到的焊料合金中的银的浓度可以在大约1重量百分数至大约3重量百分数的范围内，和/或所得到的焊料合金中的锡的浓度可以在大约97重量百分数至大约99重量百分数的范围内。在其他的替换实施例中，无铅焊料凸块111可以包括锡和铋、铜、铟、锑、金、锌和/或银中的至少一种。例如，无铅焊料凸块111可以包括锡-银-铜焊料。在另一个替换实施例中，无铅焊料凸块可以包括其中锡的浓度为大约99.5重量百分数的锡-铜焊料。
例如，可以第一层的锡电镀后接着是第二层的银，或者可以第一层的银电镀后接着是第二层的锡，并且锡和银的层的厚度可以被确定以提供在所得到的SnAg焊料合金(在回流之后)中的银的平均浓度在大约1重量百分数至大约3重量百分数的范围内，和/或以提供锡的平均浓度在大约97重量百分数至大约99重量百分数的范围内。例如，较厚的锡层可以在电镀较薄的银层之前电镀，因为较厚的锡层可以更容易电镀在由电镀模版108所限定的孔内的凸块下阻挡冶金层109上。换句话说，在电镀较厚的锡层之后，可以以更好的均匀性和/或控制来电镀较薄的银层。在电镀不同的金属层之后(并且在一些实施例中是在去除电镀模版之后和/或在去除部分凸块下种晶冶金层之后)，锡和银的层可以被加热到小于至少其中一个金属的熔化温度的温度以提供此两种金属(例如锡和银)的合金。更特别地，两种金属的层可以被加热到小于两种金属中的任何一个的熔化温度(例如，对于锡来说小于大约232℃，以及对于银来说小于大约962℃)，但是大于这两种金属的合金的熔化温度(例如，对于锡-银来说大于大约220℃)的温度。在另一个替换实施例中，两种金属的层可以被加热到高于其中一种金属的熔化温度(例如，对于锡来说高于大约232℃)但是低于另一种金属的熔化温度(例如，对于银来说小于大约962℃)的温度。
在形成焊料层111的替换实施例中，锡和银可以一起电镀(同时地)以提供具有在大约1重量百分数至大约3重量百分数的范围内的银的平均浓度的电镀合金，和/或以提供在大约97重量百分数至大约99重量百分数的范围内的锡的平均浓度。在使用包括锡和银的电镀溶液电镀锡和银时，电镀合金的成分可以通过调整电镀电流密度来控制。
在形成焊料层111的另一个替换实施例中，可以电镀第一相对富含锡的层，然后可以使用包括锡和银的同样的电镀槽电镀第二相对富含银的层。更特别地，该第一相对富含锡的层可以使用电镀槽并且使用第一电镀电压和/或电镀电流来电镀，以及该第二相对富含银的层可以使用同样的电镀槽和第二电镀电压和/或电镀电流(不同于第一电镀电压和/或电镀电流)来电镀，使得在该第一相对富含锡的层中锡的浓度大于在该第二相对富含银的层中锡的浓度，并且使得在该第一相对富含锡的层中银的浓度小于在该第二相对富含银的层中银的浓度。例如，第一电镀电压和第一电镀电流可以小于第二电镀电压和第二电镀电流。在较高的电镀电压和较高的电镀电流下，在电镀附近电镀槽可以相对地耗尽锡，因此在电镀第二相对富含银的层时，锡的电镀速率降低。如这里所使用的，“富含银”意味着银的浓度在第二层中比在第一层中更大，而并不一定意味着，银在第二层中的浓度比锡在第二层中的浓度更大。在电镀第一相对富含锡的层和第二相对富含银的层之后(并且在一些实施例中是在去除电镀模版之后和/或在去除部分凸块下种晶冶金层之后)，这些层可以被加热，以提供这些层的至少部分地混合。更特别地，这些层可以被加热到小于银和/或锡中的至少一个的熔化温度的温度。
如图1所示，部分凸块下冶金种晶层107可以没有构成凸块下阻挡冶金层109的一层或多层。例如，部分凸块下冶金种晶层107可以没有构成凸块下阻挡冶金层109的电镀铜层和镍层。类似地，部分凸块下冶金种晶层107可以没有构成焊料凸块111的一层或多层。例如，部分凸块下冶金种晶层107可以没有构成焊料凸块111的电镀锡层和银层。
如图2所示，电镀模版108可以被去除，从而露出凸块下种晶冶金层107围绕电镀层(即焊料凸块111和/或凸块下阻挡冶金层109)的部分。如图3所示，凸块下种晶冶金层107的露出部分可以利用凸块下阻挡冶金层109和/或焊料凸块111作为蚀刻掩模来蚀刻。更特别地，湿法蚀刻剂可以被选择为其相对于凸块下阻挡冶金层109选择性地蚀刻凸块下种晶冶金层107。因此，凸块下种晶冶金层107可以相对于凸块下阻挡冶金层109被钻蚀，如图3所示。虽然在图3中没有示出，但是用来蚀刻凸块下种晶冶金层107的蚀刻剂可相对于凸块下阻挡冶金层109选择性地蚀刻焊料凸块111(或者其部分)，因此图3中的焊料凸块111(或者其部分)可以相对于凸块下阻挡冶金层109缩进(setback)。换句话说，图3中的凸块下阻挡冶金层109可以包括横向延伸超过凸块下种晶冶金层107和焊料凸块111(或者其部分)的凸缘部分。在替换实施例中，用来去除凸块下种晶冶金层107的露出部分的蚀刻剂可以相对于焊料凸块或其部分是选择性的。
在去除凸块下种晶冶金层107的露出部分以提供如图3所示的结构之后，焊料凸块111可以经受回流操作以提供如图4所示的结构。如果焊料凸块111被电镀为不同金属的单独层，则回流操作可用作将这些单独层至少部分地混合成焊料合金。例如，如果焊料凸块111被电镀为锡和银的单独层，则回流操作可用作将锡和银至少部分地混合成锡-银焊料合金，此合金具有在大约1重量百分数至大约3重量百分数的范围内的银的平均浓度，和/或具有在大约97重量百分数至大约99重量百分数的范围内的锡的平均浓度。该回流操作可以通过下述来进行：加热焊料凸块111至少至具有最高液线温度的焊料凸块的金属的液线温度。按照具体实施例，焊料凸块可以被加热到不超过具有最高液线温度的金属的液线温度的温度。在其他替换实施例中，回流操作可以省略，可以利用在比任一金属的熔化温度低的温度下的固态扩散来至少部分地混合不同层的金属，和/或可以将这些金属加热到大于合金的熔化温度且小于这些金属中的任一个的熔化温度的温度。
如果焊料凸块111的不同金属是使用相同的电镀溶液同时电镀的，则可以执行回流操作以提供图4的圆形形状，和/或使焊料合金的金属更加均匀地分布。如果焊料凸块111被电镀为锡和银的混合物，则回流操作可以用于在锡-银焊料合金中更加均匀地分布锡和银，使得银的平均浓度在大约1重量百分数至大约3重量百分数的范围内，和/或锡的平均浓度在大约97重量百分数至大约99重量百分数的范围内。回流操作可以通过加热焊料凸块111至少至焊料合金的液线温度来进行。按照具体实施例，焊料凸块可以被加热到不超过焊料合金的液线温度的温度。在其他替换实施例中，回流操作可以省略，可以利用在比任一金属的熔化温度低的温度下的固态扩散来至少部分地混合焊料凸块的金属，和/或可以将这些金属加热到大于合金的熔化温度且小于这些金属中的任一个的熔化温度的温度。
在替换实施例中，凸块回流操作可以在去除凸块下种晶冶金层107的露出部分之前和/或在去除电镀模版108之前进行。如果焊料回流操作是在去除凸块下种晶冶金层107的露出部分之前进行的，则另外的焊料不可润湿层(比如铬层)，可以提供在凸块下种晶冶金层107围绕电镀层(即凸块下阻挡冶金层109和焊料凸块111)的部分上。此外或在替换实施例中，氧化层可以维持在焊料上，以防止在回流期间跨越凸块下种晶冶金层进行扩展。
按照图5-8所示的本发明的实施例，可以提供从输入/输出垫的焊料凸块的重新分布，和/或可以提供增加的焊料凸块尺寸。如图5所示，集成电路基板201可以包括在其中具有电子电路(如一个或多个电阻器、晶体管、二极管、电容器、电感器等等)的半导体基板，并且基板201上的导电输入/输出垫203(如铝和/或铜垫)可以提供与基板201的一个或多个电路的电连接。此外，绝缘的钝化层205可以提供在基板201和输入/输出垫203上，并且钝化层205中的通孔可以暴露至少部分输入/输出垫203。在这里，术语″基板″也可以被限定为包括输入/输出垫和钝化层。术语″基板″也可以包括在其中的互连布线。
如图5所示，凸块下种晶冶金层207可以沉积在钝化层205和输入/输出垫203的露出部分上，并且凸块下种晶冶金层207可以包括粘附层207a，例如包括钛(Ti)、钛-钨(TiW)、氮化钛(TiN)和/或铬(Cr)的层，和导电层207b，例如包括铜(Cu)、银(Ag)和/或金(Au)的层。然后有机和/或无机材料的电镀模版208可以形成在凸块下种晶冶金层207上。例如，电镀模版208可以通过下述来形成：将感光材料旋涂或层压在凸块下种晶冶金层207上、烘烤此感光材料、选择性地把感光材料露光、并且使感光材料显影以形成暴露至少部分输入/输出垫203的通孔。
在图5-8所示的实施例中，电镀模版可以露出凸块下种晶冶金层207远离输入/输出垫203延伸的具有相对窄的宽度的细长部分以及凸块下种晶冶金层207与输入/输出垫203横向间隔的扩大宽度部分。在随后的电镀和回流步骤中，相对宽的焊料结构可以导致提供和输入/输出垫207横向间隔开的相对厚的焊料凸块，以及相对窄的焊料结构可以导致提供在焊料凸块和输入/输出垫207之间的相对薄的焊料重新分布线。重新分布布线导体在例如题为″Controlled-ShapedSolder Reservoirs For Increasing The Volume Of Solder Bumps″的美国专利No.6,392,163；题为″Methods For Forming Integrated Redistribution RoutingConductors And Solder Bumps″的美国专利No.6,389,691；题为″Controlled-ShapedSolder Reservoirs For Increasing The Volume Of Solder Bumps，And StructuresFormed Thereby″的美国专利No.6,388,203；题为″Key-Shaped Solder Bumps AndUnder Bump Metallurgy″的美国专利No.6,329,608中被讨论。在此并入这些专利的公开的全部内容作为参考。
然后凸块下阻挡冶金层209可以电镀在凸块下种晶冶金层207的通过电镀模版208暴露的部分上，并且凸块下阻挡冶金层209可以包括镍(Ni)和/或铜(Cu)。凸块下阻挡冶金层209可以是镍层，其厚度范围在大约1μm(微米)到5μm(微米)，更特别地，在大约1.5μm(微米)到大约5μm(微米)的范围内。在替换实施例中，凸块下阻挡冶金层209可以是铜层，其厚度大于大约5μm(微米)。按照本发明的一些实施例，凸块下阻挡冶金层209可以包括铜层(例如，具有大于大约5μm的厚度)和镍层(例如，具有在大约1μm到大约5μm的范围内的厚度)，使得铜层位于镍层和凸块下种晶冶金层207之间。因为凸块下阻挡冶金层209是利用电镀模版208进行电镀的，因此凸块下阻挡冶金层209可以包括与输入/输出垫203横向地间隔开的扩大宽度部分，和位于此扩大宽度部分和输入/输出垫203之间的细长部分。在本发明的一些实施例中，凸块下阻挡冶金层209可以包括直接电镀在凸块下种晶冶金层207上而不具有插入的电镀铜层的镍层。
在电镀凸块下阻挡冶金层209之后，无铅焊料结构211可以电镀在凸块下阻挡冶金层209上，并且该无铅焊料结构211可以是二元的无铅合金焊料结构，比如锡-银(SnAg)合金焊料结构，锡-银-铜合金焊料结构，和/或锡-铜合金焊料结构。此外，无铅焊料结构211可以电镀为锡和银的单独层(或锡、银和铜的单独层；锡和铜的单独层；等等)，并且可以利用随后的回流(并且在一些实施例中是在去除电镀模版之后)来形成其合金。在替换实施例中，锡和银可以一起电镀。在任一种情况下，锡和银可以被提供为使得在所得到的焊料合金中银的浓度足够低以抑制SnAg片晶、沉淀物和/或针状物的形成，其可能另外由于温度偏移而出现。例如，在所得到的焊料合金中的锡的浓度可以大于大约95重量百分数。更特别地，在所得到的焊料合金中的银的浓度可以在大约1重量百分数至大约3重量百分数的范围内，和/或在所得到的焊料合金中的锡的浓度可以在大约97重量百分数至大约99重量百分数的范围内。在其他的替换实施例中，无铅焊料结构211可以包括锡和铋、铜、铟、锑、金、锌和/或银中的至少一种。例如，无铅焊料结构211可以包括锡-银-铜焊料。在另一个替换实施例中，无铅焊料结构可以包括锡-铜焊料，其具有大约99.5重量百分数的锡的浓度。
因为焊料结构211是利用电镀模版208进行电镀的，因此焊料结构211可以包括与输入/输出垫203横向地间隔开的扩大宽度部分211a，和位于此扩大宽度部分和输入/输出垫203之间的细长部分211b。如所示，焊料结构211的电镀厚度可以相对均匀。焊料结构和下面的凸块下阻挡冶金层209的宽度上的差异可以在随后的回流操作期间，提供由于表面张力而引起的内部焊料压力的差异，因此焊料从细长部分211b向扩大宽度部分211a流动，从而使所得到的焊料凸块的尺寸增大。
更特别地，可以第一层的锡电镀后接着是第二层的银，或者可以第一层的银电镀后接着是第二层的锡，并且锡和银的层的厚度可以被确定以提供在所得到的SnAg焊料合金(在回流之后)中的银的平均浓度在大约1重量百分数至大约3重量百分数的范围内，和/或以提供锡的平均浓度在大约97重量百分数至大约99重量百分数的范围内。例如，较厚的锡层可以在电镀较薄的银层之前电镀，因为较厚的锡层可以更容易电镀在由电镀模版208所限定的孔内的凸块下阻挡冶金层209上。换句话说，在电镀较厚的锡层之后，可以以更好的均匀性和/或控制来电镀较薄的银层。在电镀不同金属的层之后(并且在一些实施例中是在去除电镀模版之后和/或在去除部分凸块下种晶冶金层之后)，锡和银的层可以被加热到小于至少其中一个金属的熔化温度的温度以提供此两种金属(例如锡和银)的合金。更特别地，两种金属的层可以被加热到小于两种金属中的任何一个的熔化温度(例如，对于锡来说小于大约232℃，以及对于银来说小于大约962℃)，但是大于这两种金属的合金的熔化温度(例如，对于锡-银来说大于大约220℃)的温度。在另一个替换实施例中，两种金属的层可以被加热到高于其中一种金属的熔化温度(例如，对于锡来说高于大约232℃)但是低于另一种金属的熔化温度(例如，对于银来说小于大约962℃)的温度。
在替换实施例中，锡和银可以一起电镀(同时地)以提供具有在大约1重量百分数至大约3重量百分数的范围内的银的平均浓度和/或具有在大约97重量百分数至大约99重量百分数的范围内的锡的平均浓度的电镀合金。在使用包括锡和银的电镀溶液电镀锡和银时，电镀合金的成分可以通过调整电镀电流密度来控制。
在形成焊料结构211的另一个替换实施例，可以电镀第一相对富含锡的层，然后可以使用包括锡和银的同样的电镀槽电镀第二相对富含银的层。更特别地，该第一相对富含锡的层可以使用电镀槽并且使用第一电镀电压和/或电镀电流来电镀，以及该第二相对富含银的层可以使用同样的电镀槽和第二电镀电压和/或电镀电流(不同于第一电镀电压和/或电镀电流)来电镀，使得在该第一相对富含锡的层中锡的浓度大于在该第二相对富含银的层中锡的浓度，并且使得在该第一相对富含锡的层中银的浓度小于在该第二相对富含银的层中银的浓度。例如，第一电镀电压和第一电镀电流可以小于第二电镀电压和第二电镀电流。在较高的电镀电压和较高的电镀电流下，在电镀附近电镀槽可以相对地耗尽锡，因此在电镀第二相对富含银的层时，锡的电镀速率降低。如这里所使用的，“富含银”意味着银的浓度在第二层中比在第一层中更大，而并不一定意味着，银在第二层中的浓度比锡在第二层中的浓度更大。在电镀第一相对富含锡的层和第二相对富含银的层之后(并且在一些实施例中是在去除电镀模版之后和/或在去除部分凸块下种晶冶金层之后)，这些层可以被加热，以提供这些层的至少部分地混合。更特别地，这些层可以被加热到小于银和/或锡中的至少一个的熔化温度的温度。
如图5所示，部分凸块下冶金种晶层207可以没有构成凸块下阻挡冶金层209的一层或多层。例如，部分凸块下冶金种晶层207可以没有构成凸块下阻挡冶金层209的电镀铜层和镍层。类似地，部分凸块下冶金种晶层207可以没有构成焊料结构211的一层或多层。例如，部分凸块下冶金种晶层207可以没有构成焊料结构211的电镀锡层和银层。
如图6所示，电镀模版208可以被去除，从而露出凸块下种晶冶金层207围绕电镀层(即焊料结构211和/或凸块下阻挡冶金层209)的部分。如图7所示，凸块下种晶冶金层207的露出部分可以利用凸块下阻挡冶金层209和/或焊料结构211作为蚀刻掩模来蚀刻。更特别地，湿法蚀刻剂可以被选择为其相对于凸块下阻挡冶金层209选择性地蚀刻凸块下种晶冶金层207。因此，凸块下种晶冶金层207可以相对于凸块下阻挡冶金层209被钻蚀，如图7所示。虽然在图7中没有示出，但是用来蚀刻凸块下种晶冶金层207的蚀刻剂可相对于凸块下阻挡冶金层209选择性地蚀刻焊料结构211(或者其部分)，因此图7中的焊料结构211(或者其部分)可以相对于凸块下阻挡冶金层209缩进。换句话说，图7中的凸块下阻挡冶金层209可以包括横向延伸超过凸块下种晶冶金层207和焊料结构211(或者其部分)的凸缘部分。在替换实施例中，用来去除凸块下种晶冶金层207的露出部分的蚀刻剂可以相对于焊料结构或其部分是选择性的。
在去除凸块下种晶冶金层207的露出部分以提供图7所示的结构之后，焊料结构211可以经受回流操作以提供图8所示的结构。通过提供焊料结构211和凸块下阻挡冶金层209的细长和扩大宽度部分，由于表面张力所导致的焊料的内部压力差异可能引起焊料从焊料结构211的细长部分211b流向焊料结构211的扩大宽度部分211a，因此所得到的焊料凸块的厚度和体积可以增加。此外，在导电重新分布结构上，焊料结构211的细长部分211b的厚度可减小。
如果焊料结构211被电镀为不同金属的单独层，则回流操作可用来将这些单独层至少部分地混合成焊料合金。例如，如果焊料结构211被电镀为锡和银的单独层，则回流操作可用来将锡和银至少部分地混合成锡-银焊料合金，此合金具有在大约1重量百分数至大约3重量百分数的范围内的银的平均浓度，和/或具有在大约97重量百分数至大约99重量百分数的范围内的锡的平均浓度。该回流操作可以通过下述来进行：加热焊料结构211至少至具有最高液线温度的焊料凸块的金属的液线温度。按照具体实施例，焊料凸块可以被加热到不超过具有最高液线温度的金属的液线温度的温度。在其他替换实施例中，回流操作可以省略，可以利用在比任一金属的熔化温度低的温度下的固态扩散来至少部分地混合不同层的金属，和/或可以将这些金属加热到大于合金的熔化温度且小于这些金属中的任一个的熔化温度的温度。
如果焊料结构211的不同金属是使用相同的电镀溶液同时电镀的，则回流操作可以被执行以提供图8的相对厚升高的焊料凸块211a和相对薄的重新分布焊料层211b，和/或以使焊料合金的金属更加均匀地分布。如果焊料结构211被电镀为锡和银的混合物，则回流操作可以用于在锡-银焊料合金中更加均匀地分布锡和银，使得银的平均浓度在大约1重量百分数至大约3重量百分数的范围内，和/或锡的平均浓度在大约97重量百分数至大约99重量百分数的范围内。回流操作可以通过加热焊料结构211至少至焊料合金的液线温度来进行。按照具体实施例，焊料凸块可以被加热到不超过焊料合金的液线温度的温度。在其他替换实施例中，回流操作可以省略，可以利用在比任一金属的熔化温度低的温度下的固态扩散来至少部分地混合焊料凸块的金属，和/或可以将这些金属加热到大于合金的熔化温度且小于这些金属中的任一个的熔化温度的温度。
在替换实施例中，焊料回流操作可以在去除凸块下种晶冶金层207的露出部分之前进行。如果焊料回流操作是在去除凸块下种晶冶金层207的露出部分之前进行的，则另外的焊料不可润湿层(比如铬层)可以提供在凸块下种晶冶金层207包围电镀层(即凸块下阻挡冶金层209和焊料结构211)的部分上。此外或在替换实施例中，氧化层可以维持在焊料上，以防止在回流期间跨越凸块下种晶冶金层进行扩展。
虽然在这里借助实例讨论了特定的二元焊料(比如锡-银焊料)，但是本发明的实施例可以使用其他种类的焊料来提供。按照本发明的一些实施例可以使用其他种类的焊料，比如三元焊料。例如，三元焊料(比如锡-银-铜焊料)可以按照本发明的一些实施例来使用。此外，可以使用其他二元焊料，例如锡-铜焊料，并且在此锡-铜焊料中锡的浓度为大约99.5重量百分数。
尽管已经参考其实施例具体地示出和描述了本发明，但本领域技术人员将理解的是，在不脱离由所附权利要求及其等价物所限定的本发明的精神和范围的情况下，可在形式和细节上做出多种变化。

Claims (58)

1、一种形成电子器件的方法，此方法包括：
在电子基板上形成凸块下种晶冶金层；
在凸块下种晶冶金层上形成镍层，使得凸块下种晶冶金层在镍层和电子基板之间，其中部分凸块下种晶冶金层没有镍层；以及
在镍层上形成无铅焊料层，使得镍层在焊料层和凸块下种晶冶金层之间。
2、根据权利要求1所述的方法，还包括：
在形成镍层之前，在凸块下种晶冶金层上形成电镀掩模，其中部分凸块下种晶冶金层通过电镀掩模被暴露，其中形成镍层包括在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀镍层，并且其中形成焊料层包括在镍层上电镀焊料层。
3、根据权利要求2所述的方法，还包括：
在形成镍层之前，在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀铜层，使得铜层在镍层和凸块下种晶冶金层之间。
4、根据权利要求2所述的方法，还包括：
在形成焊料层以后，去除电镀掩模；以及
在去除电镀掩模之后，去除凸块下种晶冶金层的没有镍层的部分。
5、根据权利要求1所述的方法，其中镍层具有在大约1.5μm(微米)至大约5μm(微米)的范围内的厚度。
6、根据权利要求1所述的方法，其中镍层具有在大约1μm(微米)至大约5μm(微米)的范围内的厚度。
7、根据权利要求1所述的方法，还包括：
在形成镍层之前，在凸块下种晶冶金层上形成铜层，使得凸块下种晶冶金层在铜层和电子基板之间，其中部分凸块下种晶冶金层没有铜层，并且其中铜层在镍层和凸块下种晶冶金层之间。
8、根据权利要求7所述的方法，其中铜层具有大于大约5μm(微米)的厚度。
9、根据权利要求7所述的方法，其中镍层具有在大约1μm(微米)至大约5μm(微米)的范围内的厚度。
10、根据权利要求1所述的方法，其中焊料层包括无铅焊料。
11、根据权利要求1所述的方法，其中焊料层包括锡和银、铋、铜、铟、锑、金和/或锌中的至少一种。
12、根据权利要求11所述的方法，其中锡在焊料层中的重量百分数大于大约95重量百分数。
13、根据权利要求1所述的方法，其中形成焊料层包括形成第一层的锡和形成第二层的银、铋、铜、铟、锑、金和/或锌。
14、根据权利要求13所述的方法，其中第一层在第二层和镍层之间。
15、根据权利要求13所述的方法，其中第一层的锡大于焊料层的大约95重量百分数。
16、根据权利要求13所述的方法，还包括：
在形成焊料层以后，加热第一层和第二层以提供其合金。
17、根据权利要求16所述的方法，其中加热第一层和第二层包括加热第一层和第二层至小于第一层和/或第二层中的至少一个的熔化温度的温度。
18、根据权利要求16所述的方法，其中加热第一层和第二层包括加热第一层和第二层至小于第一层和第二层中的一个的熔化温度且大于第一层和第二层中的另一个的熔化温度的温度。
19、根据权利要求16所述的方法，其中加热第一层和第二层包括加热第一层和第二层至小于第一层和第二层中的任何一个的熔化温度的温度。
20、根据权利要求19所述的方法，其中加热第一层和第二层包括加热第一层和第二层至高于其合金的熔化温度的温度。
21、根据权利要求1所述的方法，其中形成凸块下种晶冶金层包括：
在电子基板上形成粘附层；以及
在粘附层上形成导电层，其中粘附层在导电层和电子基板之间，并且其中粘附层和导电层包括不同的材料。
22、根据权利要求21所述的方法，其中粘附层包括Ti(钛)、Tiw(钛-钨)、TiN(氮化钛)、和/或Cr(铬)。
23、根据权利要求21所述的方法，其中导电层包括Cu(铜)、Ag(银)、和/或Au(金)。
24、根据权利要求1所述的方法，其中形成焊料层包括：
使用第一电镀电压和/或电流在包括第一和第二电镀金属的电镀槽中电镀焊料层的第一部分，使得焊料层的第一部分具有第一浓度的第一电镀金属；以及
使用第二电镀电压和/或电流在包括第一和第二电镀金属的电镀槽中电镀焊料层的第二部分，使得焊料层的第二部分具有不同于第一浓度的第二浓度的第一电镀金属。
25、一种形成电子器件的方法，此方法包括：
在电子基板上形成凸块下种晶冶金层；
在部分凸块下种晶冶金层上形成第一焊料层，使得凸块下种晶冶金层在第一焊料层和电子基板之间，其中第一焊料层包括第一金属；
在第一焊料层上形成第二焊料层，使得第一焊料层在第二焊料层和凸块下种晶冶金层之间，其中第二焊料层包括第二金属；以及
加热第一和第二焊料层至小于第一和第二金属中的至少一个的熔化温度的温度，以提供第一金属和第二金属的合金，其中此合金是无铅的。
26、根据权利要求25所述的方法，其中第一金属包括银或锡中的一种，并且其中第二金属包括银或锡中的另外一种。
27、根据权利要求25所述的方法，其中加热第一和第二焊料层包括加热第一和第二焊料层至小于第一金属和第二金属中的任何一个的熔化温度的温度。
28、根据权利要求27所述的方法，其中加热第一和第二焊料层包括加热第一和第二焊料层至大于第一和第二金属的合金的熔化温度的温度。
29、根据权利要求25所述的方法，其中形成第一焊料层包括形成第一金属的层，并且其中形成第二焊料层包括形成第二金属的层。
30、根据权利要求25所述的方法：
其中形成第一焊料层包括使用包括第一和第二金属的电镀槽并使用第一电镀电压和/或电镀电流来电镀第一焊料层，使得第一焊料层具有第一浓度的第一金属；以及
其中形成第二焊料层包括使用包括第一和第二金属的电镀槽并使用第二电镀电压和/或电镀电流来电镀第二焊料层，使得第二焊料层具有不同于第一金属的第一浓度的第二浓度的第一金属。
31、根据权利要求25所述的方法，还包括：
在形成第一和第二焊料层之前，在凸块下种晶冶金层上形成电镀掩模，其中部分凸块下种晶冶金层通过电镀掩模而暴露，其中形成第一焊料层包括在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀第一焊料层，并且其中形成第二焊料层包括在第一焊料层上电镀第二焊料层。
32、根据权利要求31所述的方法，还包括：
在形成第一和第二焊料层之前，在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀铜层，并且在铜层上电镀镍层，使得铜层在镍层和凸块下种晶冶金层之间，从而使得镍层在第一焊料层和铜层之间，并且使得第一焊料层在第二焊料层和镍层之间。
33、根据权利要求25所述的方法，其中第一金属包括锡，并且第二金属包括银、铋、铜、铟、锑、金和/或锌。
34、根据权利要求33所述的方法，其中锡在第一和第二金属的合金中的重量百分数大于大约95重量百分数。
35、根据权利要求25所述的方法，其中形成凸块下种晶冶金层包括：
在电子基板上形成粘附层；以及
在粘附层上形成导电层，其中粘附层在导电层和电子基板之间，并且其中粘附层和导电层包括不同的材料。
36、根据权利要求35所述的方法，其中粘附层包括Ti(钛)、Tiw(钛-钨)、TiN(氮化钛)、和/或Cr(铬)。
37、根据权利要求35所述的方法，其中导电层包括Cu(铜)、Ag(银)、和/或Au(金)。
38、一种形成电子器件的方法，此方法包括：
在电子基板上形成凸块下种晶冶金层；
使用包括第一和第二电镀金属的电镀槽并使用第一电镀电压和/或电镀电流来在部分凸块下种晶冶金层上电镀第一焊料层，使得第一焊料层具有第一浓度的第一电镀金属；以及
使用包括第一和第二电镀金属的电镀槽并使用第二电镀电压和/或电镀电流来在第一焊料层上电镀第二焊料层，使得第二焊料层具有不同于第一电镀金属的第一浓度的第二浓度的第一电镀金属。
39、根据权利要求38所述的方法，还包括：
在电镀第一和第二焊料层之后，加热第一和第二焊料层至小于第一和第二金属中的至少一个的熔化温度的温度，以提供第一和第二焊料层的至少部分地混合。
40、根据权利要求39所述的方法，其中第一金属包括锡，并且其中锡在第一和第二焊料层的混合物中的重量百分数大于大约95重量百分数。
41、根据权利要求38所述的方法，其中第一金属包括锡，并且其中第二金属包括银、铋、铜、铟、锑、金和/或锌。
42、根据权利要求38所述的方法，其中第一焊料层具有第三浓度的第二金属，并且第二焊料层具有第四浓度的第二金属，以及其中第三和第四浓度是不同的。
43、根据权利要求42所述的方法，其中第一浓度大于第二浓度，并且其中第四浓度大于第三浓度。
44、根据权利要求38所述的方法，还包括：
在电镀第一和第二焊料层之前，在凸块下种晶冶金层上形成电镀掩模，其中部分凸块下种晶冶金层通过电镀掩模而暴露，其中电镀第一焊料层包括在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀第一焊料层，并且其中电镀第二焊料层包括在第一焊料层上电镀第二焊料层，使得第一焊料层在第二焊料层和凸块下种晶冶金层之间。
45、根据权利要求44所述的方法，还包括：
在电镀第一和第二焊料层之前，在凸块下种晶冶金层的通过电镀掩模而露出的部分上电镀铜层，并且在铜层上电镀镍层，使得铜层在镍层和凸块下种晶冶金层之间，并且使得镍层在第一焊料层和铜层之间。
46、根据权利要求38所述的方法，其中第一和第二焊料层是无铅的。
47、一种电子器件，包括：
电子基板；
在电子基板上的凸块下种晶冶金层；
在凸块下种晶冶金层上的镍层，使得凸块下种晶冶金层在镍层和电子基板之间，其中部分凸块下种晶冶金层没有镍层；以及
在镍层上的无铅焊料层，使得镍层在焊料层和凸块下种晶冶金层之间。
48、根据权利要求47所述的电子器件，其中镍层具有在大约1μm(微米)至大约5μm(微米)的范围内的厚度。
49、根据权利要求48所述的电子器件，其中镍层具有在大约1.5μm(微米)至大约5μm(微米)的范围内的厚度。
50、根据权利要求47所述的电子器件，还包括：
在凸块下种晶冶金层上的铜层，使得凸块下种晶冶金层在铜层和电子基板之间，其中部分凸块下种晶冶金层没有铜层，并且其中铜层在凸块下种晶冶金层和镍层之间。
51、根据权利要求50所述的电子器件，其中铜层具有大于大约5μm(微米)的厚度。
52、根据权利要求51所述的电子器件，其中镍层具有在大约1.5μm(微米)至大约5μm(微米)的范围内的厚度。
53、根据权利要求47所述的电子器件，其中焊料层包括无铅焊料。
54、根据权利要求47所述的电子器件，其中焊料层包括锡和银、铋、铜、铟、锑、金和/或锌中的至少一种。
55、根据权利要求54所述的电子器件，其中锡在焊料层中的重量百分数大于大约95重量百分数。
56、根据权利要求47所述的电子器件，其中焊料层包括第一层的锡和第二层的银、铋、铜、铟、锑、金和/或锌。
57、根据权利要求56所述的电子器件，其中第一层在第二层和镍层之间。
58、根据权利要求56所述的电子器件，其中第一层的锡大于焊料层的大约95重量百分数。
CNA2005800218814A 2004-06-30 2005-06-29 形成无铅焊料凸块和相关结构的方法 Pending CN101044609A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58401604P 2004-06-30 2004-06-30
US60/584,016 2004-06-30

Publications (1)

Publication Number Publication Date
CN101044609A true CN101044609A (zh) 2007-09-26

Family

ID=34979829

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800218814A Pending CN101044609A (zh) 2004-06-30 2005-06-29 形成无铅焊料凸块和相关结构的方法

Country Status (4)

Country Link
EP (1) EP1766673A1 (zh)
CN (1) CN101044609A (zh)
TW (1) TW200616126A (zh)
WO (1) WO2006004809A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
CN103066050A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 具有银含量可控的焊料接合区域的半导体封装件
CN101919036B (zh) * 2007-11-30 2013-06-05 先进微装置公司 包含设计用于无铝焊块连接的管芯区的半导体器件以及设计用于无铝引线键合的测试结构
CN102326247B (zh) * 2008-12-19 2015-05-27 Ati技术无限责任公司 用于集成电路的面对面(f2f)复合式结构
CN104934392A (zh) * 2014-03-19 2015-09-23 爱思开海力士有限公司 具有穿通电极的半导体器件及其制造方法
CN104952831A (zh) * 2014-03-28 2015-09-30 爱思开海力士有限公司 具有穿通电极的半导体器件及其制造方法和半导体封装体
CN110444479A (zh) * 2019-07-22 2019-11-12 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051491A1 (de) * 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
KR20090075883A (ko) * 2006-10-31 2009-07-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 알루미늄 단자 금속층이 없는 금속화층 스택
JP5659821B2 (ja) * 2011-01-26 2015-01-28 三菱マテリアル株式会社 Ｓｎ合金バンプの製造方法
JP6217836B1 (ja) * 2016-12-07 2017-10-25 千住金属工業株式会社 核材料および半導体パッケージおよびバンプ電極の形成方法
US20220216104A1 (en) * 2019-02-14 2022-07-07 Lam Research Corporation Gold through silicon mask plating

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JP2000349111A (ja) * 1999-06-03 2000-12-15 Fujitsu Ltd はんだ接合用電極
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP3682227B2 (ja) * 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919036B (zh) * 2007-11-30 2013-06-05 先进微装置公司 包含设计用于无铝焊块连接的管芯区的半导体器件以及设计用于无铝引线键合的测试结构
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
CN102326247B (zh) * 2008-12-19 2015-05-27 Ati技术无限责任公司 用于集成电路的面对面(f2f)复合式结构
CN103066050A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 具有银含量可控的焊料接合区域的半导体封装件
CN104934392A (zh) * 2014-03-19 2015-09-23 爱思开海力士有限公司 具有穿通电极的半导体器件及其制造方法
US10109545B2 (en) * 2014-03-19 2018-10-23 SK Hynix Inc. Semiconductor devices having through electrodes and methods of manufacturing the same
CN104952831A (zh) * 2014-03-28 2015-09-30 爱思开海力士有限公司 具有穿通电极的半导体器件及其制造方法和半导体封装体
CN104952831B (zh) * 2014-03-28 2019-05-10 爱思开海力士有限公司 具有穿通电极的半导体器件及其制造方法和半导体封装体
CN110444479A (zh) * 2019-07-22 2019-11-12 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片
CN110444479B (zh) * 2019-07-22 2022-02-01 厦门通富微电子有限公司 一种金属凸点的制造方法和芯片

Also Published As

Publication number Publication date
EP1766673A1 (en) 2007-03-28
TW200616126A (en) 2006-05-16
WO2006004809A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
CN101044609A (zh) 形成无铅焊料凸块和相关结构的方法
US7839000B2 (en) Solder structures including barrier layers with nickel and/or copper
US6638847B1 (en) Method of forming lead-free bump interconnections
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
CN1179412C (zh) 具有伸长部分和展宽部分的焊料结构及其形成方法
US8026613B2 (en) Interconnections for flip-chip using lead-free solders and having reaction barrier layers
CN101211878B (zh) 互连结构及其形成方法
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
EP1755820B1 (en) Composition of a solder, and method of manufacturing a solder connection
US7321140B2 (en) Magnetron sputtered metallization of a nickel silicon alloy, especially useful as solder bump barrier
CN1254862C (zh) 无铅焊料凸块及其制造方法
US7423349B2 (en) Semiconductor device
TWI431702B (zh) 半導體元件及其形成方法
CN1185707C (zh) 凸块底缓冲金属结构
CN1835217A (zh) 半导体封装组件及组装半导体封装的方法
CN111052362B (zh) 合金扩散阻挡层
CN1581454A (zh) 用于改良晶片可靠性的密封针脚结构
JP3916850B2 (ja) 半導体装置
KR20040056367A (ko) 무연 솔더범프 제조 방법
Karim et al. Lead-free bump interconnections for flip-chip applications
Nah et al. Electromigration in Pb-free solder bumps with Cu column as flip chip joints

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication