CN101042424A - 一种检测专用集成电路的方法及装置 - Google Patents

一种检测专用集成电路的方法及装置 Download PDF

Info

Publication number
CN101042424A
CN101042424A CN 200710098743 CN200710098743A CN101042424A CN 101042424 A CN101042424 A CN 101042424A CN 200710098743 CN200710098743 CN 200710098743 CN 200710098743 A CN200710098743 A CN 200710098743A CN 101042424 A CN101042424 A CN 101042424A
Authority
CN
China
Prior art keywords
data bag
output
chip
asic
excited data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710098743
Other languages
English (en)
Other versions
CN101042424B (zh
Inventor
陈卓
孙杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zuojiang Technology Co., Ltd.
Original Assignee
BEIJING NANSHAN BRIDGE IMFORMATION TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING NANSHAN BRIDGE IMFORMATION TECHNOLOGY Co Ltd filed Critical BEIJING NANSHAN BRIDGE IMFORMATION TECHNOLOGY Co Ltd
Priority to CN2007100987437A priority Critical patent/CN101042424B/zh
Publication of CN101042424A publication Critical patent/CN101042424A/zh
Application granted granted Critical
Publication of CN101042424B publication Critical patent/CN101042424B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种检测集成电路ASIC的方法及装置，包括下列步骤：步骤A：在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；步骤B：在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。依照本发明的检测专有集成电路ASIC的方法及装置，能够不需要创建仿真模型，即可对ASIC芯片进行检测或验证，节约人力成本。

Description

一种检测专用集成电路的方法及装置
技术领域
本发明涉及一种专用集成电路(Application Specific Integrated Circuits，ASIC)技术，特别涉及一种检测专用集成电路的方法及装置。
背景技术
专用集成电路ASIC是指应特定用户要求或特定电子系统的需要而设计、制造的集成电路。ASIC作为集成电路(IC)技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比，在构成电子系统时具有以下几个方面的优越性：
(1)缩小体积、减轻重量、降低功耗；
(2)提高可靠性，用ASIC芯片进行系统集成后，外部连线减少，因而可靠性明显提高；
(3)易于获得高性能，ASIC是针对专门应用而特别设计的；系统设计、电路设计、工艺设计之间紧密结合，这种一体化的设计有利于获得前所未有的高性能系统；
(4)可增强保密性，电子产品中的ASIC芯片对用户来说相当于一个“黑匣子”，难于仿造；
(5)在大批量应用时，可显著降低系统成本。
目前，基于交换路由ASIC芯片的项目开发，在验证激励数据包送入芯片后，芯片是否满足正确的交换路由功能时，大都采取以下两种方案：
方案一：根据ASIC芯片的交换路由功能，制定针对性的测试计划或测试列表。测试列表中的每一项测试功能都代表着一个不同的测试用例，每一个测试用例会产生不同的激励数据包，每一个测试用例下的激励数据包对应着同一个测试结果。把激励数据包输入芯片后，经过芯片交换路由处理，当芯片输出结果不同于测试用例所对应的测试结果时，表明芯片处理激励数据包有误，芯片存在设计BUG。
但是，这种方式的不足之处在于：需要对芯片交换路由功能进行测试用例的穷举列表，当芯片交换路由逻辑非常复杂时，这种原始的罗列方式并不能涵盖所有的细节分支，存在验证上的很大缺陷，同时，该方式也会耗用相当的人力和占有相当的工作量。
方案二：根据ASIC芯片的交换路由功能，由和芯片设计人员不同的人为芯片建立一个仿真模型，该仿真模型完成和芯片相同的所有交换路由功能。仿真模型建立后，产生大量随机的激励数据包，这些激励数据包是由代码智能产生、并且可控。产生智能可控的激励数据包后，将这些数据包分别同时输入芯片和仿真模型，然后比较芯片输出结果和仿真模型的输出结果，当两个结果不同时，说明芯片设计或者仿真模型中的某一个存在BUG。这种方式的好处在于，不用人为的去罗列测试用例，并根据每一个测试用列分别产生激励，并验证结果，而是可以直接在一个测试环境下，随机产生大量智能数据包，去自动覆盖芯片功能。
但是，这种方式的不足之处在于：需要建立一个仿真模型，当出现问题时，也要分析是仿真模型还是芯片的BUG，同样存在耗用相当的人力和占有相当的工作量问题。
发明内容
本发明的目的在于，提供一种检测专用集成电路ASIC的方法，能够不需要创建仿真模型，即可对ASIC芯片进行检测或验证，节约人力成本。
本发明的另一目的在于，提供一种检测专用集成电路ASIC的装置，能够不需要创建仿真模型，即可对ASIC芯片进行检测或验证，节约人力成本。
本发明的检测集成电路ASIC的方法，包括下列步骤：
步骤A：在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；
步骤B：在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。
其中，所述步骤A中，未封装有预设的输出信息的激励数据包为用于执行相应操作的标准的路由交换数据包。
其中，所述步骤A中，所述预先设置的输出信息包括交换路由信息和/或芯片理论输出结果。
此外，所述步骤A中，预先设置输出信息包括设置路由交换端口信息、和/或在输出信息中是否插入或删除虚拟局域网标签VLAN TAG、和/或是否替换介质访问控制地址。
其中，所述步骤B中，比较结果不一致的情况包括：
实际输出端口与预设的输出端口不一致；
实际输出结果并没有依照预设的输出信息插入或删除VLAN TAG，或者插入或删除的VLAN TAG值错误；
未替换介质访问控制地址，或替换信息错误。
本发明的检测专用集成电路ASIC的装置，包括：预设信息单元、检测单元，其中，所述预设信息单元，用于在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；所述检测单元，用于在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，在两个结果相一致时，检测结果为芯片正常，不存在BUG；在结果不一致时，检测结果为芯片存在BUG。
其中，所述激励数据包在未封装有预设的输出信息时为用于执行各种操作的标准的路由交换数据包。
所述激励数据包中封装的预设的输出信息为交换路由信息和/或芯片理论输出结果。
所述激励数据包中封装的预设的输出信息可以包括设置路由交换端口信息、和/或在输出信息中是否插入或删除虚拟局域网标签VLAN TAG、和/或是否替换介质访问控制地址。
此外，所述检测单元检测结果不一致的情况包括：
在实际输出端口与预设的输出端口不一致；
实际输出结果并没有依照预设的输出信息插入或删除VLAN TAG，或者插入或删除的VLAN TAG值错误；
未替换介质访问控制地址，或替换信息错误。
本发明的有益效果是：依照本发明的检测专有集成电路ASIC的方法及装置，通过在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理，并在ASIC芯片的输出端监听激励数据包的输出，在实际的输出结果与预设的输出信息不一致时，检测到ASIC芯片存在BUG，并可以根据实际输出结果与预设的相关信息不一致的地方，对BUG进行逐级定位，能够不需要创建仿真模型，即可对ASIC芯片进行检测或验证，节约人力成本。
附图说明
图1为本发明的对ASIC进行检测的方法流程图；
图2为本发明的对ASIC进行检测的装置示意图。
具体实施方式
以下，参考图1～2详细描述本发明的对ASIC进行检测的方法及装置。
如图1所示，本发明的对ASIC进行检测的方法，包括下列步骤：
步骤100：在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；
其中，在步骤100中，未封装有预设的输出信息的激励数据包为用于执行各种操作的标准的路由交换数据包。
其中，该预先设置的输出信息包括交换路由信息和/或芯片理论输出结果。例如，包括设置路由交换端口信息、和/或者在输出信息中是否插入或删除虚拟局域网(Virtual Local Area Network，VLAN)标签(TAG)、和/或者是否替换介质访问控制(Media Access Control，MAC)地址等信息。
此外，在步骤100中，可以以编码等形式将上述预设的输出信息封装到该数据包的载荷内容中。
步骤200：在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。
其中，在步骤200中，比较结果不一致的情况可以包括如下：
(1)实际输出端口与预设的输出端口不一致；
(2)尽管实际输出端口与预设的输出端口相一致，但实际输出结果并没有依照预设的输出信息插入或删除VLAN TAG；
(3)尽管实际输出结果也依照了预设的输出信息插入或删除了VLANTAG，但是该TAG值并不是预设的TAG值；
(4)未替换介质访问控制地址，或替换信息错误等。
此外，在步骤200中，当确认芯片存在BUG时，进一步包括下列步骤：分析实际输出结果与预设的相关信息不一致的地方，对BUG进行逐级定位。
预设的输出信息被封装在激励数据包的载荷内容中，该预设的输出信息跟随激励数据包进入ASIC芯片，并最终从ASIC芯片输出。由于ASIC芯片在进行各种逻辑运算时，只解析激励数据包的包头，并不对载荷内容部分进行解析，因此，不会影响芯片对该激励数据包的原有处理，并且在芯片输出端可从该载荷内容部分直接提取预设的输出信息，并通过跟芯片实际的输出结果进行比较，分析是否存在BUG，然后根据交换路由信息及时进行BUG的分析定位。
下面，举一个例子来说明本发明的检验ASIC芯片的方法。
首先，针对ASIC芯片要实现的某交换路由功能，设置相应的交换路由信息为路由交换端口为第二端口，并设置在输出信息中插入VLAN TAG，且TAG具体值为1，将该预设信息以编码的形式嵌入激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片进行相应处理。
其中，可以用该载荷内容的前两个Bit表示路由交换接口信息；用第三个Bit表示在输出信息中是否插入或删除该TAG；用后面12个Bit表示具体的TAG数值。
在激励数据包在ASIC芯片中进行相应处理后，从ASIC芯片的输出端输出时，将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。例如，芯片理论输出端口为第二端口，但实际输出端口为第三端口；或者，尽管实际输出端口为第二端口，但实际输出结果并没有插入或删除VLAN TAG；或者，尽管插入或删除了VLAN TAG，但是该TAG值并不是预设的TAG值等。
如图2所示，为本发明的检测ASIC芯片的装置示意图。该装置包括：预设信息单元、检测单元。其中，该预设信息单元，用于在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；该检测单元，用于在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，在两个结果相一致时，检测结果为芯片正常，不存在BUG；在结果不一致时，检测结果为芯片存在BUG。
其中，未封装有预设的输出信息的激励数据包为用于执行各种操作的标准的路由交换数据包。
其中，该预先设置的输出信息包括交换路由信息和/或芯片理论输出结果。例如，包括设置路由交换端口信息、和/或者在输出信息中是否插入或删除虚拟局域网(Virtual Local Area Network，VLAN)标签(TAG)、和/或者是否替换介质访问控制(Media Access Control，MAC)地址等信息。
此外，该预设信息单元可以以编码等形式将上述预设的输出信息封装到该数据包的载荷内容中。
其中，在检测单元中，比较结果不一致的情况可以包括如下：
(1)实际输出端口与预设的输出端口不一致；
(2)尽管实际输出端口与预设的输出端口相一致，但实际输出结果并没
有依照预设的输出信息插入或删除VLAN TAG；
(3)尽管实际输出结果也依照了预设的输出信息插入或删除了VLAN
TAG，但是该TAG值并不是预设的TAG值；
(4)未替换介质访问控制地址，或替换信息错误等。
此外，基于如上所述，该检测单元在确认芯片存在BUG时，可以进一步用于分析实际输出结果与预设的相关信息不一致的地方，对BUG进行逐级定位。
综上所述，依照本发明的检验ASIC芯片的方法及装置，通过在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理，并在ASIC芯片的输出端监听激励数据包的输出，在实际的输出结果与预设的输出信息不一致时，检测到ASIC芯片存在BUG，并可以根据实际输出结果与预设的相关信息不一致的地方，对BUG进行逐级定位。
以上是为了使本领域普通技术人员理解本发明，而对本发明所进行的详细描述，但可以想到，在不脱离本发明的权利要求所涵盖的范围内还可以做出其它的变化和修改，这些变化和修改均在本发明的保护范围内。

Claims (10)

1.一种检测集成电路ASIC的方法，包括下列步骤：
步骤A：在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；
步骤B：在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，如果两个结果相一致，则表示芯片正常，不存在BUG；否则表示芯片存在BUG。
2.如权利要求1所述的检测ASIC的方法，其特征在于，所述步骤A中，未封装有预设的输出信息的激励数据包为用于执行相应操作的标准的路由交换数据包。
3.如权利要求1所述的检测ASIC的方法，其特征在于，所述步骤A中，所述预先设置的输出信息包括交换路由信息和/或芯片理论输出结果。
4.如权利要求3所述的检测ASIC的方法，其特征在于，所述步骤A中，预先设置输出信息包括设置路由交换端口信息、和/或在输出信息中是否插入或删除虚拟局域网标签VLAN TAG、和/或是否替换介质访问控制地址。
5.如权利要求4所述的检测ASIC的方法，其特征在于，所述步骤B中，比较结果不一致的情况包括：
实际输出端口与预设的输出端口不一致；
实际输出结果并没有依照预设的输出信息插入或删除VLAN TAG，或者插入或删除的VLAN TAG值错误；
未替换介质访问控制地址，或替换信息错误。
6.一种检测专用集成电路ASIC的装置，其特征在于，包括：预设信息单元、检测单元，其中，
所述预设信息单元，用于在激励数据包进入ASIC芯片以执行其相应的操作之前，根据激励数据包要执行的操作，将预先设置的相应的输出信息封装在该激励数据包的载荷内容中，然后将该激励数据包送入至ASIC芯片执行相应处理；
所述检测单元，用于在ASIC芯片的输出端监听激励数据包的输出，并将实际的输出结果与激励数据包中封装的预设的输出信息进行比较，在两个结果相一致时，检测结果为芯片正常，不存在BUG；在结果不一致时，检测结果为芯片存在BUG。
7.如权利要求6所述的检测ASIC的装置，其特征在于，所述激励数据包在未封装有预设的输出信息时为用于执行各种操作的标准的路由交换数据包。
8.如权利要求6所述的检测ASIC的装置，其特征在于，所述激励数据包中封装的预设的输出信息为交换路由信息和/或芯片理论输出结果。
9.如权利要求8所述的检测ASIC的装置，其特征在于，所述激励数据包中封装的预设的输出信息包括设置路由交换端口信息、和/或在输出信息中是否插入或删除虚拟局域网标签VLAN TAG、和/或是否替换介质访问控制地址。
10.如权利要求9所述的检测ASIC的装置，其特征在于，所述检测单元检测结果不一致的情况包括：
在实际输出端口与预设的输出端口不一致；
实际输出结果并没有依照预设的输出信息插入或删除VLAN TAG，或者插入或删除的VLAN TAG值错误；
未替换介质访问控制地址，或替换信息错误。
CN2007100987437A 2007-04-26 2007-04-26 一种检测专用集成电路的方法及装置 Withdrawn - After Issue CN101042424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100987437A CN101042424B (zh) 2007-04-26 2007-04-26 一种检测专用集成电路的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100987437A CN101042424B (zh) 2007-04-26 2007-04-26 一种检测专用集成电路的方法及装置

Publications (2)

Publication Number Publication Date
CN101042424A true CN101042424A (zh) 2007-09-26
CN101042424B CN101042424B (zh) 2010-08-11

Family

ID=38808086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100987437A Withdrawn - After Issue CN101042424B (zh) 2007-04-26 2007-04-26 一种检测专用集成电路的方法及装置

Country Status (1)

Country Link
CN (1) CN101042424B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147831A (zh) * 2011-04-22 2011-08-10 青岛海信信芯科技有限公司 逻辑验证方法和装置
CN102201022A (zh) * 2011-04-22 2011-09-28 青岛海信信芯科技有限公司 用于fpga验证的方法和装置
CN104601255A (zh) * 2014-12-31 2015-05-06 曙光信息产业(北京)有限公司 线卡的测试方法和装置
CN108021767A (zh) * 2017-12-21 2018-05-11 郑州云海信息技术有限公司 一种用于芯片仿真验证的信息记录方法及系统
CN109119384A (zh) * 2017-06-23 2019-01-01 英飞凌科技股份有限公司 具有多裸片通信的集成电路封装体
CN110618373A (zh) * 2019-09-10 2019-12-27 中国科学院上海技术物理研究所 一种可重构集成电路板级自动测试系统及其设计方法
CN111210014A (zh) * 2020-01-06 2020-05-29 清华大学 神经网络加速器的控制方法、装置及神经网络加速器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920830A (en) * 1997-07-09 1999-07-06 General Electric Company Methods and apparatus for generating test vectors and validating ASIC designs
US6721276B1 (en) * 2000-06-29 2004-04-13 Cisco Technology, Inc. Automated microcode test packet generation engine
CN100390556C (zh) * 2004-03-10 2008-05-28 华为技术有限公司 一种利用仿真源数据进行专用集成电路验证的装置和方法
CN100349385C (zh) * 2004-04-16 2007-11-14 华为技术有限公司 一种专用集成电路功能验证装置
CN100487709C (zh) * 2006-08-17 2009-05-13 电子科技大学 Soc软硬件一体化设计验证方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147831A (zh) * 2011-04-22 2011-08-10 青岛海信信芯科技有限公司 逻辑验证方法和装置
CN102201022A (zh) * 2011-04-22 2011-09-28 青岛海信信芯科技有限公司 用于fpga验证的方法和装置
CN104601255A (zh) * 2014-12-31 2015-05-06 曙光信息产业(北京)有限公司 线卡的测试方法和装置
CN109119384A (zh) * 2017-06-23 2019-01-01 英飞凌科技股份有限公司 具有多裸片通信的集成电路封装体
CN108021767A (zh) * 2017-12-21 2018-05-11 郑州云海信息技术有限公司 一种用于芯片仿真验证的信息记录方法及系统
CN110618373A (zh) * 2019-09-10 2019-12-27 中国科学院上海技术物理研究所 一种可重构集成电路板级自动测试系统及其设计方法
CN111210014A (zh) * 2020-01-06 2020-05-29 清华大学 神经网络加速器的控制方法、装置及神经网络加速器

Also Published As

Publication number Publication date
CN101042424B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101042424A (zh) 一种检测专用集成电路的方法及装置
CN1716959A (zh) 使用状态表的系统安全实施方法和介质以及相关的系统
CN103365654B (zh) 基于硬件的包编辑器
CN102724035B (zh) 一种加密卡的加解密方法
CN1151449C (zh) 允许服务器远程访问未通电的客户计算机系统资产信息的数据处理系统和方法
CN102075430B (zh) 深度报文检测dfa状态转移表的压缩与报文匹配方法
CN113239106B (zh) Excel文件导出方法、装置、电子设备及存储介质
CN105243044B (zh) 基于串口的管理系统及管理方法
CN102880567B (zh) 数据读写系统
CN104965808A (zh) 用于实现串口复用的装置以及串口复用的方法
CN105897689B (zh) 嵌入式系统及其方法
CN102255687A (zh) 速率匹配方法与装置
CN1390331A (zh) 基于知识产权的大型集成电路设计系统及设计方法
DE102020102981A1 (de) Auswahl von Eingängen für Nachschlagoperationen
CN1741504A (zh) 基于应用的流量控制方法及进行应用流量控制的网络设备
CN104767828A (zh) 一种片间高速互联的链路层设计方法和系统
CN2684479Y (zh) 单向连接网络安全隔离装置
CN106850559A (zh) 一种可扩展的网络协议解析系统及方法
CN1855855A (zh) 仿真路由分析测试的装置及其方法
CN102404207B (zh) 一种以太网数据的处理方法及装置
CN104252560B (zh) 基于现场可编程门阵列的集中缓存式装置及设计方法
CN113453278B (zh) 一种基于5g upf下的tcp包分段组包方法及终端
CN101848091B (zh) 数据查找处理方法及系统
CN1870505A (zh) 一种嵌入式系统及其信息处理方法
TW201029396A (en) Packet processing device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: TIANJIN ZUOJIANG TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: BEIJING NANSHAN BRIDGE IMFORMATION TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: 300384 Tianjin hi New Technology Industrial Park Huayuan Industrial District No. 18 West North Building Room 204-5-1

Patentee after: Tianjin left River Technology Co., Ltd.

Address before: 100083, Beijing, Haidian District, Zhichun Road quantum core block 1501 room

Patentee before: Beijing Nanshan Bridge Imformation Technology Co., Ltd.

ASS Succession or assignment of patent right

Owner name: BEIJING ZUOJIANG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: TIANJIN ZUOJIANG TECHNOLOGY CO., LTD.

Effective date: 20120528

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 300384 NANKAI, TIANJIN TO: 100142 HAIDIAN, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20120528

Address after: 100142 room 511, Xinzhou business building, 58 Fu Cheng Road, Beijing, Haidian District

Patentee after: Beijing Zuojiang Technology Co., Ltd.

Address before: 300384 Tianjin hi New Technology Industrial Park Huayuan Industrial District No. 18 West North Building Room 204-5-1

Patentee before: Tianjin left River Technology Co., Ltd.

AV01 Patent right actively abandoned

Granted publication date: 20100811

Effective date of abandoning: 20161017

C20 Patent right or utility model deemed to be abandoned or is abandoned