CN101036301A

CN101036301A - 速率兼容的截短的准循环低密度奇偶校验（ldpc）码

Info

Publication number: CN101036301A
Application number: CNA2005800336242A
Authority: CN
Inventors: B·夏
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-11-24
Filing date: 2005-11-14
Publication date: 2007-09-12
Anticipated expiration: 2025-11-14
Also published as: TW200629743A; US20060109821A1; WO2006057879A1; CN101036301B; GB2433685A; US7752520B2; GB0705996D0; DE112005002300T5

Abstract

本发明的一个实施例提供一种包括收发器的装置，该收发器能使用统一基矩阵定义编码和解码用于可变编码率和大小的统一的准循环低密度奇偶校验(QC－LDPC)码结构。QC－LDPC码形成其奇偶校验矩阵包括置换或移位单位矩阵的特定类结构化LDPC码。该统一的基矩阵可以是多个方矩阵的级联，并且对速率(r－1)/r的基矩阵可以是，r＝2，3，…，R。

Description

速率兼容的截短的准循环低密度奇偶校验（LDPC）码

背景技术

无线通信已在社会上流行，从而产生了对更快和更可靠的无线通信技术的需要。尽管并不限于该方面，但可采用无线标准中的若干技术，诸如电气和电子工程师协会(IEEE)802.11n、802.16e和802.15.3a标准。在尝试改进这些通信技术的可靠性时它们可采用前向纠错能力，诸如已被提议为低复杂性和高性能的强前向纠错(FEC)候选方案的准循环低密度奇偶校验(LDPC)码。然而，在使用可变编码率和大小时这些FEC技术具有缺点。

因而，强烈需要能进行克服了上述缺点的具有经改进FEC的经改进无线通信的装置和方法。

附图说明

本发明的主题在本说明书的结尾部分特别指出，并清楚地在权利要求中声明。然而，本发明的组织和操作方法、以及其对象、特征和优点可通过参考以下参阅附图的详细描述得到最佳地理解，在附图中：

图1示出了循环置换矩阵H_z ^s和长度为mz×nz的奇偶校验矩阵H、以及基矩阵。

可以理解，为了简单和清晰地说明，附图中示出的元件不必按比例绘制。例如，为了清晰起见，部分元件的尺寸相对于其它元件放大。此外，在适当考虑之下标号可在附图中重复，以表示相应或相似的元件。

具体实施方式

在以下详细描述中，阐述了许多具体细节以提供对本发明的全面理解。然而本领域技术人员可以理解无需这些具体细节也可实践本发明。在其它实例中，不详细描述公知方法、过程、组件和电路，以防混淆本发明。

以下详细描述的某些部分根据对计算机存储器内的数据位或二进制数字信号的操作的算法和符号表示来呈现。这些算法描述和表示可以是数据处理领域内那些技术人员用来向该领域其它技术人员传达其工作实质的技术。

算法在本文中通常被视为是导致预期结果的动作或运算的一个自洽序列。这些包括物理量的物理处理。通常，尽管并非必需，这些量取能够存储、传送、组合、比较和以其它方式处理的电或磁信号的形式。已证明有时(主要出于通用原因)将这些信号引用为位、值、元、符号、字符、项、数字等是方便的。然而，应当理解，所有这些和相似的项要与适当的物理量相关联，并且仅仅是应用于这些量的方便标号。

除非另外有具体的阐述，如从以下讨论中显而易见的，可以理解在本说明书讨论中使用诸如“处理”、“计算”、“运算”、“判定”等是指计算机或计算系统、或类似的电子计算设备的动作和/或进程，即将计算系统的寄存器和/或存储器内的表示为物理(诸如电)量的数据处理和/或变换成计算系统的存储器、寄存器或其它这样的信息存储、传送或显示设备内的类似地表示为物理量的其它数据。

本发明的各个实施例可包括用于在其中执行运算的装置。装置可为了预期目的具体构建或者它可包括通用计算设备，该通用计算设备由存储在该设备内的程序来选择性地激活或重新配置。该程序可被存储在存储介质上，诸如但不限于：包括软盘、光盘、光盘只读存储器(CD-ROM)、磁性光盘的任何类型的盘片、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除和可编程只读存储器(EEPROM)、磁卡或光卡、或适于存储电指令并能耦合到计算设备的系统总线的任何其它类型的介质。

本文中呈现的进程和显示并不固有地相关于任何特定计算设备或其它装置。各种通用系统可根据本文中示教与程序一起使用，或者可证明构建执行预期方法的更为专用的装置是方便的。用于各种各样这些系统的预期结构将根据以下的描述来显现。此外，本发明的各个实施例不参照任何特定编程语言进行描述，可以理解，可使用各种编程语言来实现本文中所述的本发明示教。此外，应当理解本文中所述的运算、能力和特征可用硬件(分立或集成电路)和软件的任何组合来实现。

可使用术语“耦合”和“连接”及其派生词。应当理解，这些术语并非旨在彼此作为同义词。相反，在特定实施例中，“连接”可用来表示两个或多个元件彼此直接物理或电接触。“耦合”可用于表示两个或多个元件彼此直接或间接(其间有其它中间元件)地物理或电接触，和/或两个或多个元件彼此合作或交互(例如形成一种有效关系)。

应当理解，本发明的各个实施例可用于各种各样的应用。尽管本发明并不限于该方面，本文中所公开的设备可用于许多装置，诸如无线电系统的发送器和接收器。旨在包括于本发明的范围内的无线电系统包括，仅作为实例，蜂窝式无线电话通信系统、卫星通信系统、双向无线电通信系统、单向寻呼机、双向寻呼机、个人通信系统(PCS)、个人数字助理(PDA)、无线局域网(WLAN)、个人局域网(PAN)等。

准循环低密度奇偶校验(QC-LDPC)码已被提议为低复杂性和高性能的强前向纠错(FEC)候选方案。本发明的一个实施例提供了能容纳多种速率和大小的编码的QC-LDPC结构。

LDPC码可表征为具有低密度1的二进制奇偶校验矩阵H。结构化的LDPC码可以是其奇偶校验矩阵中1的位置符合某模式的LDPC码。QC-LDPC码可形成特定类的结构化编码，其奇偶校验矩阵可包括循环置换矩阵或移位单位矩阵。

现在参看一般示为100的图1，循环置换矩阵H_z ^s通过将z×z单位矩阵的对角线向左移位s次而生成。在此，z被称为扩展因子或比例因子，并且s被称为移位。符号H_z ^∞可被用来表示零矩阵110的特定实例。一示例在图1中在105示出。

长度为mz×nz的奇偶校验矩阵H可被构建为如115上所示。在本发明一实施例中，H可根据扩展因子z和基矩阵来唯一地确定，且其编码率为(n-m)/n，如120上所示。在无线通信系统中通常可使用1/2、2/3、3/4、5/6和7/8的编码率，尽管本发明在此方面并无限制。

在一些通信标准中，例如但不限于无线通信标准802.16e和802.11n，可期望每个LDPC编码率具有一系列不同编码大小的编码。这可通过用不同扩展因子扩展单个基矩阵来实现。然而，该方法仍会需要对各编码率的基矩阵定义。

本发明的一个实施例提供了对多个编码率的统一基矩阵定义。该基矩阵定义可以是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1})

并且对速率(r-1)/r的基矩阵可以是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}),

r＝2，3，...，R。

本发明的一个实施例还提供一种前向纠错的方法，包括采用能够进行用于可变编码率和大小的统一的准循环低密度奇偶校验结构的收发器，该收发器使用统一的基矩阵定义。

此外，该基矩阵定义可以是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1})

并且对速率(r-1)/r的基矩阵可以是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}),

r＝2，3，...，R。

本发明的一个实施例还提供包括具有存储介质的一个物品，该存储介质具有存储其上的指令，这些指令在由计算平台执行时，通过控制能够进行用于可变编码率和大小的统一的准循环低密度奇偶校验结构的收发器，该收发器使用统一的基矩阵定义，导致提供前向纠错。此外，该基矩阵定义可以是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1})

并且对速率(r-1)/r的基矩阵可以是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}),

r＝2，3，...，R。

QC-LDPC可使用分层解码技术来解码，以实现增大的可能解码吞吐量。更高的可能吞吐量可通过进一步减小基矩阵的大小，更精确地通过减小行的长度m来实现。

在本发明的一个实施例中，行的长度m≥4是实现良好性能的最低要求，因而本发明的一个实施例对速率1/2提供基矩阵大小4×8，对速率2/3提供基矩阵大小4×12，对速率3/4提供基矩阵大小4×16，并且对速率7/8提供基矩阵大小4×32。另外，本发明的一个实施例提供统一基矩阵定义的使用(尽管并不限于此)。该定义可以是，但再次并不限于：

对于速率7/8，

S_{4 \times 32} = (S_{4 \times 4}^{8} | S_{4 \times 4}^{7} | S_{4 \times 4}^{6} | S_{4 \times 4}^{5} | S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}),

并且

对于速率5/6，

S_{4 \times 32} = (S_{4 \times 4}^{6} | S_{4 \times 4}^{5} | S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}),

并且

对于速率3/4，

S_{4 \times 16} = (S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}),

并且

对于速率2/3，

S_{4 \times 12} = (S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}),

并且

对于速率1/2，

S_{4 \times 12} = (S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

尽管在本文中已说明和描述了本发明的某些特征，但对本领域技术人员而言可进行许多更改、替换、改变和等效。因此，可以理解所附权利要求旨在涵盖落于本发明真实精神内的所有这些更改和改变。

Claims

1.一种装置，包括：

收发器，使用统一基矩阵定义能够用于可变编码率和大小的统一的准循环低密度奇偶校验结构。

2.如权利要求1所述的装置，其特征在于，所述基矩阵定义是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}),

并且对速率(r-1)/r的基矩阵是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}), r = 2,3, . . ., R .

3.如权利要求2所述的装置，其特征在于，所述统一基矩阵定义的行的长度m至少为4。

4.如权利要求3所述的装置，其特征在于，对于速率1/2基矩阵大小为4×8，对于速率2/3为4×12，对于速率3/4为4×16，对于速率5/6为4×24，对于速率7/8为4×32。

5.如权利要求4所述的装置，其特征在于，所述统一基矩阵定义为：

对于速率7/8，

S_{4 \times 32} = (S_{4 \times 4}^{8} | S_{4 \times 4}^{7} | S_{4 \times 4}^{6} | S_{4 \times 4}^{5} | S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

6.如权利要求4所述的装置，其特征在于，所述统一基矩阵定义为：

对于速率5/6，

S_{4 \times 24} = (S_{4 \times 4}^{6} | S_{4 \times 4}^{5} | S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

7.如权利要求4所述的装置，其特征在于，所述统一基矩阵定义为：

对于速率3/4，

S_{4 \times 16} = (S_{4 \times 4}^{4} | S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

8.如权利要求4所述的装置，其特征在于，所述统一基矩阵定义为：

对于速率2/3，

S_{4 \times 12} = (S_{4 \times 4}^{3} | S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

9.如权利要求4所述的装置，其特征在于，所述统一基矩阵定义为：

对于速率1/2，

S_{4 \times 12} = (S_{4 \times 4}^{2} | S_{4 \times 4}^{1}) .

10.一种前向纠错方法，包括：

采用能够使用统一的基矩阵定义用于可变编码率和大小的统一的准循环低密度奇偶校验结构的收发器。

11.如权利要求10所述的方法，其特征在于，还包括使用基矩阵定义，所述基矩阵定义是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1})

并且对速率(r-1)/r的基矩阵是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}), r = 2,3, . . ., R .

13.具有存储介质的一种物品，所述存储介质具有存储其上的指令，这些指令在由计算平台执行时，通过控制能够使用统一的基矩阵定义进行用于可变编码率和大小的统一的准循环低密度奇偶校验结构的收发器，导致提供前向纠错。

14.如权利要求13所述的物品，其特征在于，所述基矩阵定义可以是多个方矩阵的级联

S_{m \times Rm} = (S_{m \times m}^{R} | S_{m \times m}^{R - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1})

并且对速率(r-1)/r的基矩阵可以是

S_{m \times rm} = (S_{m \times m}^{r} | S_{m \times m}^{r - 1} | \cdot \cdot \cdot | S_{m \times m}^{3} | S_{m \times m}^{2} | S_{m \times m}^{1}), r = 2,3, . . ., R .