CN100490121C - 高压集成电路中制作高阻值多晶硅电阻的方法 - Google Patents
高压集成电路中制作高阻值多晶硅电阻的方法 Download PDFInfo
- Publication number
- CN100490121C CN100490121C CNB2005101102304A CN200510110230A CN100490121C CN 100490121 C CN100490121 C CN 100490121C CN B2005101102304 A CNB2005101102304 A CN B2005101102304A CN 200510110230 A CN200510110230 A CN 200510110230A CN 100490121 C CN100490121 C CN 100490121C
- Authority
- CN
- China
- Prior art keywords
- resistance
- polysilicon
- temperatures
- annealing
- seconds time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 34
- 229920005591 polysilicon Polymers 0.000 title claims description 33
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000011065 in-situ storage Methods 0.000 abstract description 2
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000004062 sedimentation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种高压集成电路中制作高阻值多晶硅电阻的方法，直接利用未经硅化的原位掺磷的多晶硅栅极材料兼作电阻元件，在刻蚀多晶硅栅极时一并将高阻值电阻区域刻出，最后进行多晶硅淀积后的热处理，本发明在节省注入掩膜板的情况下获得阻值稳定、面内均匀性好的1000欧姆/方块电阻。
Description
技术领域
本发明涉及一种半导体集成电路的制作工艺方法，特别是涉及一种在在高压集成电路中制作高阻值多晶硅电阻的方法。
背景技术
高压集成电路产品中常常要用到高阻值电阻元件，并且将其直接集成在集成电路的内部，以减小芯片的几何尺寸。通常用掺杂或不掺杂的多晶硅作为高阻元件材料，称为高阻多晶硅(HR Poly)。为获得目标电阻值，一般都需要一层专门的注入掩膜板，采用光刻胶挡住其它区域，而对电阻区域进行离子注入，进而调整其阻值。这样固然能获得最终的阻值，但因为需要这层专门的注入掩膜板，所以会增加相应的涂布、显影、注入、去胶等一系列工艺步骤，既增加了制作成本又浪费时间，影响效率。
发明内容
本发明所要解决的技术问题是提供一种高压集成电路中制作高阻值多晶硅电阻的方法，在节省注入掩膜板的情况下获得阻值稳定、面内均匀性好的1000欧姆/方块电阻。
为解决上述技术问题，本发明的高压集成电路中制作高阻值多晶硅电阻的方法采用如下技术方案，直接利用未经硅化的原位掺磷的多晶硅栅极材料兼作电阻元件，在刻蚀多晶硅栅极时一并将高阻值电阻区域刻出，最后进行多晶硅淀积后的热处理。
由于本发明直接利用未经硅化的原位掺磷的多晶硅栅极材料兼作电阻元件(如图1所示)，在刻蚀多晶硅栅极时一并将高阻值电阻区域刻出，经过后续一系列热处理，在不需要调阻值注入，因而可以省去一层掩膜板，降低费用的情况下，获得阻值稳定，面内均匀性良好的1000欧姆/方块的高阻值电阻。
对高阻多晶硅的要求是，首先阻值大小是否在目标值范围内，其次是其硅片面内、硅片间乃至LOT(批次)间的变化量，也即其均匀性如何。采用本发明的方法后，取得了比较理想的结果，表现在：
| 样本 | 平均值(欧姆/方块) | 标准偏差 | 最大值 | 最小值 | 变化量 | 均匀性(变化量/平均值) |
| 本发明第一批次 | 1073.75 | 9.61 | 1091.70 | 1041.19 | 50.52 | 4.85％ |
| 本发明第二批次 | 1050.29 | 8.87 | 1076.81 | 1021.91 | 54.90 | 5.37％ |
| 参照样本一 | 1132.60 | 10.90 | N/A | N/A | 48.00 | 4.20％ |
| 参照样本二 | 962.50 | 10.40 | N/A | N/A | 43.50 | 4.50％ |
表1：不同方案制作的高阻多晶硅性能比较
1、阻值在规范之内
如表1所示，采用本发明制作的两个批次的电阻平均值分别为1073和1050欧姆/方块，而规定的要求是1000±150欧姆/方块，因此阻值的误差在规范以内。作为参照，同时制作了两批通过专门的注入掩膜采用离子注入来获得的高阻多晶硅样本，其结果如上表中参照样本一、二所示。表中所示参照样本为面内7点测量结果。
2、好的均匀性
如表1所示，与通过专门调阻值注入获得的电阻相比，采用本发明制作的电阻在变化量以及均匀性方面都与前者相当。图2和图3所示为采用本发明制作的两批次电阻的硅片面内阻值分布。由图可见，在面内全点测量的情形下，依然保持了良好的均匀性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细地说明：
图1是采用本发明制作的高阻多晶硅电阻示意图；
图2是采用本发明制作的第一批次硅片面内阻值分布(全点)；
图3是采用本发明制作的第二批次硅片面内阻值分布(全点)。
具体实施方式
本发明在高压集成电路中制作高阻值多晶硅电阻的方法的主要技术点为：原位掺磷的多晶硅的淀积工艺，掺杂浓度以及淀积工艺参数影响电阻本身的阻值；多晶硅淀积后的热处理，后续热处理主要影响杂质在多晶硅内的分布。
所述掺杂多晶硅(DOPOS)淀积，采用低压等离子体增强化学气相沉积(LPCVD)。
具体工艺参数如下：SiH4(硅烷)的流量1600cm3/分钟，PH3(磷烷)的流量12.8cm3/分钟，时间34.5分钟，炉温530℃，压力0.0997Kpa。
所述DOPOS淀积后的后续热处理，如前所述影响杂质在多晶硅内的分布，进而影响阻值，在本发明中，后续的高温热处理如下：
1、进行多晶硅栅高温退火，退火温度920℃，时间10秒；
2、Poly Re-oxidation(栅再氧化)，温度850℃；
3、LDD(轻掺杂漏极)退火，退火温度950℃，时间20秒；
4、LDD氧化物侧墙生长，生长温度690℃，侧墙厚度
；
5、LDD氮化物侧墙生长，生长温度760℃，侧墙厚度1500
；
6、SD(源漏)注入氮气处理，处理温度700℃，时间20分钟；
7、SD注入退火，退火温度1050℃，时间30秒；
8、Ti-silicide RTP1(钛硅快速热处理1)，温度710℃，时间30秒；
9、Ti-silicide RTP2(钛硅快速热处理2)，温度850℃，时间30秒；
10、PMD(金属前介质膜)氮气处理，处理温度690℃，时间30秒。
图1为采用本发明制作的高阻值多晶硅电阻示意图，即直接采用未经硅化(即电阻区域有硅化物阻挡层覆盖)原位掺杂多晶硅(DOPOS)在不需要专门的调阻值注入的情形下，经过一系列后续热处理获得了1000欧姆/方块高阻值电阻。作为电路元件，电阻两端需通过接触孔连接互连金属层而引出。
Claims (3)
1、一种高压集成电路中制作高阻值多晶硅电阻的方法，其特征在于：直接利用未经硅化的原位掺磷的多晶硅栅极材料兼作电阻元件，在刻蚀多晶硅栅极时一并将高阻值电阻区域刻出，最后进行多晶硅淀积后的热处理。
2、根据权利要求1所述的高压集成电路中制作高阻值多晶硅电阻的方法，其特征在于：所述原位掺磷的多晶硅淀积的具体工艺参数如下：硅烷的流量1600cm3/分钟，磷烷的流量12.8cm3/分钟，时间34.5分钟，炉温530℃，压力0.0997Kpa。
3、根据权利要求1或2所述的高压集成电路中制作高阻值多晶硅电阻的方法，其特征在于：所述原位掺磷的多晶硅淀积后的后续热处理如下：
(1)进行多晶硅栅高温退火，退火温度920℃，时间10秒；
(2)栅再氧化，温度850℃；
(3)轻掺杂漏极退火，退火温度950℃，时间20秒；
(4)轻掺杂漏极氧化物侧墙生长，生长温度690℃，侧墙厚度100
；
(5)轻掺杂漏极氮化物侧墙生长，生长温度760℃，侧墙厚度1500；
(6)源漏注入氮气处理，处理温度700℃，时间20分钟；
(7)源漏注入退火，退火温度1050℃，时间30秒；
(8)钛硅快速热处理1，温度710℃，时间30秒；
(9)钛硅快速热处理2，温度850℃，时间30秒；
(10)金属前介质膜氮气处理，处理温度690℃，时间30秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101102304A CN100490121C (zh) | 2005-11-10 | 2005-11-10 | 高压集成电路中制作高阻值多晶硅电阻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101102304A CN100490121C (zh) | 2005-11-10 | 2005-11-10 | 高压集成电路中制作高阻值多晶硅电阻的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1964019A CN1964019A (zh) | 2007-05-16 |
| CN100490121C true CN100490121C (zh) | 2009-05-20 |
Family
ID=38083009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101102304A Expired - Fee Related CN100490121C (zh) | 2005-11-10 | 2005-11-10 | 高压集成电路中制作高阻值多晶硅电阻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100490121C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102024539B (zh) * | 2009-09-17 | 2012-04-18 | 上海宏力半导体制造有限公司 | 电阻结构 |
| CN108122959B (zh) * | 2017-12-25 | 2020-08-21 | 李友洪 | 多晶硅高阻的制作方法 |
| CN109904117B (zh) * | 2019-03-26 | 2019-10-08 | 武汉新芯集成电路制造有限公司 | 一种互连结构及其制造方法 |
-
2005
- 2005-11-10 CN CNB2005101102304A patent/CN100490121C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1964019A (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103390645B (zh) | 横向扩散金属氧化物半导体晶体管及其制作方法 | |
| US6365475B1 (en) | Method of forming a MOS transistor | |
| JP3513411B2 (ja) | 半導体デバイスの製造方法 | |
| CN104167360A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| CN100490121C (zh) | 高压集成电路中制作高阻值多晶硅电阻的方法 | |
| CN104900652B (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
| KR0147870B1 (ko) | 반도체 소자의 콘택 전도층 형성방법 | |
| CN113823567A (zh) | 一种优化电场特性的分裂栅沟槽mos及其制造方法 | |
| CN103137473B (zh) | 以具有外延层的衬底制造场终止型igbt器件的方法 | |
| CN105826192A (zh) | 改善多晶硅退火工艺阻值均匀性的方法 | |
| US6500765B2 (en) | Method for manufacturing dual-spacer structure | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN1905138B (zh) | 半导体器件及其制造方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| CN103021865A (zh) | 金属硅化物薄膜和超浅结的制作方法及半导体器件 | |
| CN100447964C (zh) | 薄膜晶体管的制作方法 | |
| CN102446769B (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
| US6482709B1 (en) | Manufacturing process of a MOS transistor | |
| US7033873B1 (en) | Methods of controlling gate electrode doping, and systems for accomplishing same | |
| CN109065556A (zh) | 一种通过优化sab制程改善cis白色像素的方法 | |
| KR20020002808A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JP3632605B2 (ja) | 抵抗素子の製造方法 | |
| CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
| CN106340458A (zh) | 一种降低深槽型超结mosfet制造成本的制造方法 | |
| KR100266006B1 (ko) | 불순물이도핑된박막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 |