Connect public, paid and private patent data with Google Patents Public Datasets

用于半导体晶片的支承系统及其方法

Info

Publication number
CN100449726C
CN100449726C CN 200480038956 CN200480038956A CN100449726C CN 100449726 C CN100449726 C CN 100449726C CN 200480038956 CN200480038956 CN 200480038956 CN 200480038956 A CN200480038956 A CN 200480038956A CN 100449726 C CN100449726 C CN 100449726C
Authority
CN
Grant status
Grant
Patent type
Prior art keywords
support
system
semiconductor
wafers
methods
Prior art date
Application number
CN 200480038956
Other languages
English (en)
Other versions
CN1898791A (zh )
Inventor
B·威尔克
D·科利格
F·乔希
T·A·雷浦科
Original Assignee
英特尔公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53961Means to assemble or disassemble with work-holder for assembly

Abstract

在其单独的芯片被封装之前,半导体晶片经历了不同的处理。这样的处理的非穷尽例举有晶片背面打磨、晶片背面金属化、用激光和锯的晶片切割、测试、好芯片标记、芯片排出和在胶带上的芯片放置。在处理的过程中需要对晶片进行机械支承。晶片也需要在制造工厂(FAB)中的处理器具或封装设备之间进行运输。该半导体晶片可具有例如300毫米的直径和例如762微米的厚度。在背面打磨之后,可将晶片的厚度减少到例如在大约50到大约100微米之间的厚度范围。这样的晶片是易碎的,并需要仔细的装卸。

Description

用于半导体晶片的支承系统及其方法

技术领域

本发明涉及用于半导体晶片的支承系统及其方法。 背景技术

在其单独的芯片被封装之前,半导体晶片经过不同的处理。这种处理的非 穷尽例举有晶片背面打磨、晶片背面金属化、用激光和锯的晶片切割、测试、 好芯片标记、芯片排出和胶带上的芯片放置。在处理过程中需要对晶片进行机

械支承。晶片也需要在制造工厂(FAB)中的处理器具或封装设备之间进行运输。

半导体晶片可具有例如300毫米的直径和例如762微米的厚度。在背面打 磨之后,可将晶片的厚度减少到例如在大约50到大约100微米之间的厚度范 围。具有这种厚度的晶片是易碎的,并需要仔细的装卸。

发明内容

本发明旨在解决上述问题。

根据本发明的一种方法,包括:通过使半导体晶片的支承面处在低于 所述半导体晶片的暴露表面的气压,将所述半导体晶片固定到晶片支承系 统,其中所述半导体晶片的支承面和所述半导体支承系统的穿孔面接触。

根据本发明的一种晶片支承系统,包括:具有穿孔面的主体,其中所 述穿孔面支承半导体晶片,所述主体具有在所述穿孔面和所述主体相对表 面之间的多个腔,其中所述腔具有到所述相对表面的孔;以及附贴到所述 主体的相对表面以密封所述孔的隔膜。

附图说明

本发明的实施例作为示例示出,且不限于附图中的图形,在附图中,同样 的标号指示对应的、相似或类似的元件,其中:

图1是依照本发明某些实施例的示例性半导体晶片和示例性晶片支承系 统的分解图;

图2是依照本发明某些实施例的图1的部分半导体晶片和图1的部分晶片

支承系统的剖视图;

图3是依照本发明某些实施例的图1的部分晶片支承系统的剖视图;

图4是依照本发明某些实施例的用于将半导体晶片固定到晶片支承系统

的方法的流程图;

图5是依照本发明某些实施例的用于将半导体晶片固定到晶片支承系统 的另一方法的流程图;

图6是依照本发明某些实施例的用于将半导体晶片固定到晶片支承系统 的再一种方法的流程图;

图7是依照本发明某些实施例的用于将半导体晶片固定到晶片支承系统 的还一种方法的流程图;

图8A、 8B、 8C和8D是依照本发明某些实施例的用于将半导体晶片从晶片 支承系统释放的替换方法的流程图;

将要理解的是,为了简化和使说明清楚,在图中示出的元件不一定是按照 比例画出的。例如,为了清楚,某些元件的尺寸相对于其它元件已经被放大。

具体实施方式

在下面的详细描述中,陈述了许多特定的细节,以便提供对本发明实 施例的透彻理解。然而,本领域普通技术人员将理解的是,可以在没有这 些细节的情况下来实施本发明的实施例。在其它情况下,没有详细描述公

知的方法、程序、组件和电路,以使不会混淆本发明。

参照图1和图2,示出了依照本发明某些实施例的示例性半导体晶片2 和晶片支承系统4。图l是半导体晶片2和晶片支承系统4的分解图,而图 2是部分半导体晶片2和部分晶片支承系统4沿着横截面A的剖视图,图3

是沿着横截面B的晶片支承系统4的一部分的剖视图。

如图1所示,半导体晶片2具有圆盘形状,尽管也可设想任何其它形 状的半导体晶片2。半导体晶片2包括通过划片线(也称为"街")分开的 芯片,诸如示例的划片线8分隔的芯片6。芯片6可具有矩形形状,尽管也 可设想任何其它形状的芯片6。此外,尽管未在图1中明确地示出,半导体 晶片2可包括不同形状和尺寸的芯片。

半导体晶片2可经过不同的处理,诸如表面打磨和表面金属化。此外, 诸如被标注为6"的芯片的特殊芯片6可由例如激光锯或机械锯从半导体晶 片2中锯下。锯掉的芯片6"可从半导体晶片2排出,并可放置在胶带上(未 示出)。

半导体晶片2直径的非穷尽例举包括大约150毫米、大约200毫米和 大约300毫米。半导体晶片2的厚度在例如大约700微米到大约800微米 的范围之内,例如厚度约为762微米。表面打磨处理可将半导体晶片2的 厚度减少到例如大约50到大约100微米的范围内。

晶片支承系统4可具有拥有开口 12的充分刚性的穿孔面10。开口 12 可集中在由和半导体晶片2基本具有相同形状的曲线14所限定的区域内。 开口 12可具有基本为圆形的形状,尽管也可设想开口 12的任何其它形状。

通过放置与穿孔面10相接触的半导体晶片2的受支承面16使得开口 12基本由半导体晶片2阻挡,且此外通过使半导体晶片2的暴露表面18 处于比透过开口 12施加给支承面16的气压更高的气压,可将半导体晶片2 固定到晶片支承系统4。

在将半导体晶片2固定到晶片支承系统4的同时,可将半导体晶片2 与晶片支承系统4 一起运送。此外,在将半导体晶片2固定到晶片支承系 统4的同时,可将诸如晶片背面打磨、晶片背面金属化、用激光和锯的晶片 切割、测试、好芯片标记、芯片排出和在胶带上的芯片放置的处理施加于半导 体晶片2。在装卸、运输和处理的过程中,穿孔面10的刚性会降低或消除半导 体晶片2的可挠性。

通过使暴露的表面18处于比透过开口 12施加给支承面16的气压更低

或基本相等的气压,可将已固定的半导体晶片2从晶片支承系统4释放。

此外,在保持透过其它开口 12施加给支承面16的气压的同时,通过增加 透过由那些锯掉的芯片所阻挡的开口(例如开口 12")施加给支承面16的气压, 已固定的半导体晶片2的一个或多个锯掉的芯片(例如芯片6")可以从晶片支 承系统4释放出。在从晶片支承系统4中释放出之后,可通过芯片挑选工具(未 示出)使晶片支承系统4与锯掉的芯片6"分离。由于没有将锯掉的芯片6"保 持到晶片支承系统4的粘合剂,用芯片挑选工具移去锯掉的芯片6"不涉及从粘 合表面移去芯片通常所需的拉、剥离或撬。

如图2所示,晶片支承系统4可包括作为具有穿孔面10和开口 12的 基本刚性的穿孔板30的第一部分。此外,晶片支承系统4可包括具有多个 腔34的第二部分32。

如图3所示,腔34可以蜂窝结构排列,尽管也可设想其它腔的排列。 例如,腔34可具有六边形的形状,尽管可设想腔34的任何其它形状,诸 如矩形、圆形等。

根据本发明的第一实施例,对于穿孔板30中的所有开口 12,部分32 可具有相对应的腔34。例如,腔34"可对应于开口 12"。

根据本发明的第二实施例,对于穿孔板30中的所有开口 12,部分32 可具有多个对应的腔34。根据本发明的第三实施例,对于部分32中的所有 腔34,穿孔板30可具有多个开口 12。

可选择腔34的数量、大小、形状和排列以适合半导体晶片上的芯片的 排列。此外,腔34中的最小者在面积上可基本上等于半导体晶片2上的芯

片中的最小者的面积。

腔34在部分32的表面38上可具有孔36。根据本发明的一个实施例, 腔34可具有一个对应的孔36。根据本发明的第二实施例,腔34可具有一 个以上的对应孔36。

可附着穿孔板30和部分32,使得穿孔板30的表面40和部分32的表 面42相接触。或者,可将穿孔板30和部分32制造成具有带开口 12的表 面10和带孔36的相对表面38的单一体,其中开口和孔由腔连接。

如果:

a. 半导体晶片2的支承面16与穿孔面10相接触,使得开口 12被半导体晶片2基本阻挡,其中穿孔板30起到在支承面 16和部分32的表面42之间的衬垫的作用。

b. 将隔膜50附着到部分32,使得孔36基本被密封。 气体可以基本上被封闭在腔34内。

封闭在腔34中的气体可透过开口 12将力施加到支承面16。此外,在 腔34外部的气体可将力施加给暴露的表面18。

图4是依照本发明某些实施例的用于将半导体晶片2固定到晶片支承系 统4的方法的流程图。可将半导体晶片2和晶片支承系统4放置在第一环境 中,例如真空室,且使支承面16与穿孔面IO接触,使得开口12基本被阻 挡(-402-)。可减小第一环境内的气压(-404-)。可将隔膜50附贴到部 分32,使得孔36基本被密封(-406-)。然后,可将晶片支承系统4和半 导体晶片2从第一环境移到气压高于第一环境内气压的第二环境(-408-)。 从而,腔34内的气压可低于暴露表面18上的气压。

图5是依照本发明某些实施例的用于将半导体晶片2固定到晶片支承系统 4的另一种方法的流程图。隔膜50可以是柔韧的,并可以被附贴部分32,使 得孔36基本被密封(-502-)。可将隔膜50向内推进腔34 (-504-)。然后, 可将支承面16放置成与穿孔面10相接触,使得开口 12基本被阻挡(-506-), 而隔膜50可被释放,使得它不再被推进腔34 (-508-)。从而,在腔34内的

气压可低于在暴露表面18上的气压。

图6是依照本发明某些实施例的用于将半导体晶片2固定到晶片支承系统 4的另一种方法的流程图。在本发明的某些实施例中,部分32可选地具有延伸 超出表面38的围墙54,而隔膜50可以是刚性的。可将隔膜50附贴到部分32, 使得孔36基本被密封(-602-)。可将支承面16放置成与穿孔面IO接触,使 得开口12基本被阻挡(-604-)。然后可将隔膜50从表面38脱出,使得隔膜 50仍在围墙54内以形成空隙56 (-606-)。空隙56和腔34可以由隔膜50和 围墙54密封。从而,在腔34和空隙56内的气压可低于在暴露表面18上的气 压。

图7是依照本发明某些实施例的用于将半导体晶片2固定到晶片支承系统 4的另一种方法的流程图。可将半导体晶片2和晶片支承系统4放在处于第一 温度的第一环境中,且支承面16被放置成与穿孔面10接触,使得开口12基 本被阻挡(-702-)。可将隔膜50附贴到部分32,使得孔36被充分密封(-704-)。 然后,将半导体晶片2和晶片支承系统4从第一环境移到处于低于第一温度的 第二温度的第二环境(-706-)。由于在第一环境中的空气没有第二环境中的 空气稠密, 一旦晶片支承系统4和半导体晶片2处于第二环境中,腔34内的 气压会低于暴露表面18上的气压。

图8A、 8B、 8C和8D是依照本发明某些实施例的用于将半导体晶片2从晶 片支承系统4释放出的替换方法的流程图。

在图8A中,可以从晶片支承系统4移开隔膜50 (-802-),以使在腔34 内的气压变为基本上等于在暴露表面18上的气压,因此从晶片支承系统释放 出半导体晶片2。

在图8B中,可穿透隔膜50 (-804。,在腔34内的气压可变得与暴 露表面18上的气压相等。在本方法的修改版本中, 一个或多个锯掉的芯片 可从晶片支承系统4单独地释放。例如,以这样的方式,即在腔34"中气压 可变成等于或高于在晶片支承系统4周围的气压而不影响在其它腔34中的 气压,通过将柔韧的隔膜50穿透进入孔36",锯掉的芯片6"可以从晶片支 承系统4中单独地释放。

在图8C中,若隔膜50是柔韧的,可将隔膜50向内推进腔34(-806-), 而在腔34内的气压可以变得等于或高于在暴露表面18上的气压。在本方 法的修改版本中, 一个或多个锯掉的芯片可以从晶片支承系统4被单独地 释放。例如,通以这样的方式,即在腔34"中气压可变成等于或高于在晶片 支承系统4周围的气压而不影响在其它腔34中的气压,通过将柔韧的隔膜 50推进孔36",锯掉的芯片6"可以从晶片支承系统4被单独地释放。

例如,如果部分32具有延伸超过表面38的围墙54且隔膜50是刚性 的隔膜,图8D是可适用的。隔膜50可以被向内移向表面38 (-808-)。在

腔34和空隙56内的气压可以增加并可变得等于或高于在暴露表面18上的气压。

尽管已经在这里例示和描述了本发明的某些特征,对本领域普通技术 人员而言,现在将出现许多修改、替换、改变和等效。因此,要理解的是, 所附的权利要求书旨在覆盖落入本发明精神范围内的所有这样的修改和变化。

Claims (21)

1.一种方法,包括: 通过使半导体晶片的支承面处在低于所述半导体晶片的暴露表面上的气压的低气压,将所述半导体晶片固定到晶片支承系统,其中所述晶片支承系统包括一个穿孔面、一个相对表面、以及用于密封所述相对表面的隔膜,并且所述半导体晶片的支承面和所述半导体支承系统的穿孔面接触。
2. 如权利要求l所述的方法,其特征在于,使所述支承面处在所述的 低气压至少包括:在真空室内将所述半导体晶片放置成与所述晶片支承系统相接触; 将所述真空室内的气压降至所述的低气压; 密封所述晶片支承系统的相对表面;以及从所述真空室移去所述晶片支承系统和所述固定的半导体晶片。
3. 如权利要求l所述的方法,其特征在于,使所述支承面处在所述的 低气压至少包括-在处于第一温度的第一环境中将所述半导体晶片放置成与所述晶片支 承系统相接触;密封所述晶片支承系统的相对表面;以及将所述晶片支承系统和所述固定的半导体晶片从所述第一环境移到处 于低于所述第一温度的第二温度的第二环境。
4. 如权利要求l所述的方法,其特征在于,使所述支承面处在所述的 低气压至少包括:将所述晶片支承系统的柔韧表面向内推向所述晶片支承系统的穿孔面;将所述半导体晶片放置成与所述晶片支承系统相接触;以及 释放所述柔韧表面。
5. 如权利要求l所述的方法,其特征在于,使所述支承面处在所述的 低气压至少包括:将所述半导体晶片放置成与所述晶片支承系统相接触;以及 将所述隔膜从所述穿孔面向外脱出。
6、 如权利要求l所述的方法,其特征在于,还包括: 通过增加所述的低气压,从所述晶片支承系统释放所述半导体晶片。
7、 如权利要求6所述的方法,其特征在于,增加所述低气压至少包括: 移除所述隔膜。
8、 如权利要求6所述的方法,其特征在于,增加所述低气压至少包括: 将所述晶片支承系统的柔韧表面向内推向所述半导体晶片。
9、 如权利要求l所述的方法,其特征在于,还包括-通过使所述暴露表面处在低于或等于所述低气压的气压,将所述半导 体晶片从所述晶片支承系统释放。
10、如权利要求l所述的方法,其特征在于,还包括: 在保持在所述半导体晶片其它部分的支承面上的所述低气压的同时,通过增加在一个或多个芯片的支承表面上所述低气压,从所述晶片支承系 统释放所述半导体晶片的所述一个或多个芯片。
11、 如权利要求IO所述的方法,其特征在于,增加所述一个或多个芯 片的支承面上的所述低气压至少包括:将所述晶片支承系统的柔韧表面的一个或多个部分向内推向所述半导 体晶片的所述一个或多个芯片。
12、 如权利要求IO所述的方法,其特征在于,增加所述一个或多个芯 片的支承面上的所述低气压至少包括:穿透所述晶片支承系统的柔韧表面的一个或多个部分,所述一个或多 个部分对应于所述半导体晶片的所述一个或多个芯片。
13、 如权利要求IO所述的方法,其特征在于,还包括: 通过将芯片挑选工具耦合到所述一个或多个芯片中的一个的暴露表面,从所述半导体晶片中分离所述一个或多个芯片中的所述一个。
14、 一种晶片支承系统,包括:具有穿孔面的主体,其中所述穿孔面支承半导体晶片,所述主体具有在所述穿孔面和所述主体相对表面之间的多个腔,其中所述腔具有到所述 相对表面的孔;以及附贴到所述主体的相对表面以密封所述孔的隔膜。
15. 如权利要求14所述的晶片支承系统,其特征在于,最小的所述腔 在面积上等于所述半导体晶片上的最小芯片的面积。
16. 如权利要求14所述的晶片支承系统,其特征在于,所述腔具有到 所述穿孔面的开口,且所述腔的数量等于所述开口的数量。
17. 如权利要求14所述的晶片支承系统,其特征在于,所述主体至少包括具有所述穿孔面的第一部分和具有所述相对表面的第二部分。
18. 如权利要求14所述的晶片支承系统,其特征在于,所述隔膜是可 移动的。
19. 如权利要求14所述的晶片支承系统,其特征在于,所述隔膜是柔韧的。
20. 如权利要求14所述的晶片支承系统,其特征在于,所述隔膜是刚 性的。
21. 如权利要求14所述的晶片支承系统,其特征在于,所述穿孔面是 刚性的。
CN 200480038956 2003-12-31 2004-12-28 用于半导体晶片的支承系统及其方法 CN100449726C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10748170 US7055229B2 (en) 2003-12-31 2003-12-31 Support system for semiconductor wafers and methods thereof
US10/748,170 2003-12-31

Publications (2)

Publication Number Publication Date
CN1898791A true CN1898791A (zh) 2007-01-17
CN100449726C true CN100449726C (zh) 2009-01-07

Family

ID=34700852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480038956 CN100449726C (zh) 2003-12-31 2004-12-28 用于半导体晶片的支承系统及其方法

Country Status (5)

Country Link
US (2) US7055229B2 (zh)
JP (1) JP4408900B2 (zh)
CN (1) CN100449726C (zh)
DE (1) DE112004002610T5 (zh)
WO (1) WO2005067030A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
WO2007086064A3 (en) * 2006-01-27 2009-04-16 Camtek Ltd Diced wafer adaptor and a method for transferring a diced wafer
DE102009044305A1 (de) * 2009-10-21 2011-05-05 Fooke Gmbh Verfahren zum Halten und Bearbeiten eines Werkstückes mit Spannplatte, sowie Vorrichtung zum Aussteifen eines Werkstückes mit Spannplatte
JP5776090B2 (ja) * 2010-07-21 2015-09-09 株式会社 天谷製作所 成膜プロセス
KR20130093599A (ko) * 2010-07-23 2013-08-22 스미또모 가가꾸 가부시끼가이샤 고정 지그, 고정 방법 및 허니컴 필터의 제조 방법
JP5617659B2 (ja) * 2011-01-25 2014-09-26 信越化学工業株式会社 太陽電池の製造方法
US8376334B1 (en) * 2011-10-26 2013-02-19 Swedcord Development AB Glue free vacuum sealing gasket structure
GB201209024D0 (en) 2012-05-22 2012-07-04 Applied Microengineering Ltd Method of handling a substrate
CN102962762A (zh) * 2012-12-07 2013-03-13 日月光半导体制造股份有限公司 晶圆研磨用承载盘组件
CN105097501B (zh) * 2015-07-09 2017-10-31 无锡中微高科电子有限公司 Mpw芯片背面金属化方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4603466A (en) 1984-02-17 1986-08-05 Gca Corporation Wafer chuck
CN2218627Y (zh) 1994-10-19 1996-01-31 张允清 真空吸盘式多孔码片机
CN2470953Y (zh) 2001-03-29 2002-01-09 中国科学院微电子中心 硅片抛光机头吸盘
CN1359144A (zh) 2000-12-11 2002-07-17 株式会社东芝 半导体芯片的拾取装置及其拾取方法
US6464790B1 (en) 1997-07-11 2002-10-15 Applied Materials, Inc. Substrate support member
US20030234078A1 (en) 2002-06-19 2003-12-25 United Microelectronics Corp. Wafer carrier assembly for a chemical mechanical polishing apparatus and a polishing method using the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551192A (en) * 1983-06-30 1985-11-05 International Business Machines Corporation Electrostatic or vacuum pinchuck formed with microcircuit lithography
US4535834A (en) * 1984-05-02 1985-08-20 Varian Associates, Inc. Method and apparatus for controlling thermal transfer in a cyclic vacuum processing system
US5584746A (en) * 1993-10-18 1996-12-17 Shin-Etsu Handotai Co., Ltd. Method of polishing semiconductor wafers and apparatus therefor
US5423716A (en) * 1994-01-05 1995-06-13 Strasbaugh; Alan Wafer-handling apparatus having a resilient membrane which holds wafer when a vacuum is applied
JPH09181156A (ja) 1995-12-25 1997-07-11 Sony Corp 真空チャック
JPH09326385A (ja) * 1996-06-04 1997-12-16 Tokyo Electron Ltd 基板冷却方法
US6056632A (en) * 1997-02-13 2000-05-02 Speedfam-Ipec Corp. Semiconductor wafer polishing apparatus with a variable polishing force wafer carrier head
US6173948B1 (en) * 1999-01-20 2001-01-16 International Business Machines Corporation Dimensional compensating vacuum fixture
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
WO2001007691A1 (en) 1999-07-26 2001-02-01 Emcore Corporation Apparatus for growing epitaxial layers on wafers
US6484790B1 (en) * 1999-08-31 2002-11-26 Cummins Inc. Metallurgical bonding of coated inserts within metal castings
JP2001093864A (ja) 1999-09-24 2001-04-06 Toshiba Corp 半導体ウェーハ固定治具及び半導体装置の製造方法
US6283693B1 (en) 1999-11-12 2001-09-04 General Semiconductor, Inc. Method and apparatus for semiconductor chip handling
EP1174910A3 (en) * 2000-07-20 2010-01-06 Applied Materials, Inc. Method and apparatus for dechucking a substrate
US20020022082A1 (en) * 2000-08-11 2002-02-21 Scott Diane B. Changing local compressibility of a wafer support member
KR100874148B1 (ko) * 2000-10-11 2008-12-15 가부시키가이샤 에바라 세이사꾸쇼 기판 유지 장치
JP2002270571A (ja) 2001-03-14 2002-09-20 Mitsubishi Materials Silicon Corp 半導体ウェーハの処理装置及びその処理方法
US6641462B2 (en) * 2001-06-27 2003-11-04 Speedfam-Ipec Corporation Method and apparatus for distributing fluid to a polishing surface during chemical mechanical polishing
US6896929B2 (en) * 2001-08-03 2005-05-24 Applied Materials, Inc. Susceptor shaft vacuum pumping
US6779226B2 (en) 2001-08-27 2004-08-24 Applied Materials, Inc. Factory interface particle removal platform
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
JP3817733B2 (ja) 2003-09-30 2006-09-06 セイコーエプソン株式会社 表面処理用治具
JP4574980B2 (ja) 2003-12-11 2010-11-04 シャープ株式会社 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
US7055229B2 (en) * 2003-12-31 2006-06-06 Intel Corporation Support system for semiconductor wafers and methods thereof
WO2008022048A3 (en) * 2006-08-10 2008-11-20 California Inst Of Techn Microfluidic valve having free-floating member and method of fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556362A (en) 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4603466A (en) 1984-02-17 1986-08-05 Gca Corporation Wafer chuck
CN2218627Y (zh) 1994-10-19 1996-01-31 张允清 真空吸盘式多孔码片机
US6464790B1 (en) 1997-07-11 2002-10-15 Applied Materials, Inc. Substrate support member
CN1359144A (zh) 2000-12-11 2002-07-17 株式会社东芝 半导体芯片的拾取装置及其拾取方法
CN2470953Y (zh) 2001-03-29 2002-01-09 中国科学院微电子中心 硅片抛光机头吸盘
US20030234078A1 (en) 2002-06-19 2003-12-25 United Microelectronics Corp. Wafer carrier assembly for a chemical mechanical polishing apparatus and a polishing method using the same

Also Published As

Publication number Publication date Type
US7055229B2 (en) 2006-06-06 grant
US20050139228A1 (en) 2005-06-30 application
US7757363B2 (en) 2010-07-20 grant
WO2005067030A1 (en) 2005-07-21 application
JP4408900B2 (ja) 2010-02-03 grant
US20060179632A1 (en) 2006-08-17 application
DE112004002610T5 (de) 2006-11-16 application
JP2007517409A (ja) 2007-06-28 application
CN1898791A (zh) 2007-01-17 application

Similar Documents

Publication Publication Date Title
US6709953B2 (en) Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
US7294531B2 (en) Wafer level chip stack method
US20060244096A1 (en) Semiconductor wafer and processing method for same
US6465158B1 (en) Semiconductor wafer dividing method
US6383833B1 (en) Method of fabricating devices incorporating microelectromechanical systems using at least one UV curable tape
US7250353B2 (en) Method and system of releasing a MEMS structure
US20070062644A1 (en) Supporting plate, apparatus, and method for stripping supporting plate
US20020086137A1 (en) Method of reducing wafer stress by laser ablation of streets
US5605489A (en) Method of protecting micromechanical devices during wafer separation
US20020104616A1 (en) Wafer demount receptacle for separation of thinned wafer from mounting carrier
US20020170175A1 (en) Method for producing micromechanical structures
US20030134490A1 (en) Method of fabricating semiconductor device on semiconductor wafer
US6465329B1 (en) Microcircuit die-sawing protector and method
US20050101109A1 (en) Controlled fracture substrate singulation
US6470946B2 (en) Wafer demount gas distribution tool
US6777267B2 (en) Die singulation using deep silicon etching
US5029418A (en) Sawing method for substrate cutting operations
JP2000195828A (ja) ウエハの切断分離方法およびウエハの切断分離装置
US20090191690A1 (en) Increasing Die Strength by Etching During or After Dicing
JP2005327758A (ja) 部品保持具
US5622900A (en) Wafer-like processing after sawing DMDs
JP2002093752A (ja) 半導体素子分離方法及び半導体素子分離装置
JPH08250454A (ja) 半導体装置の製造方法及びそれに用いるダイシング治具
JP2009253071A (ja) エキスパンド方法
US7140951B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer

Legal Events

Date Code Title Description
C06 Publication
C10 Request of examination as to substance
C14 Granted