CN100442263C - 数据传输控制装置及电子设备 - Google Patents

数据传输控制装置及电子设备 Download PDF

Info

Publication number
CN100442263C
CN100442263C CNB200610065467XA CN200610065467A CN100442263C CN 100442263 C CN100442263 C CN 100442263C CN B200610065467X A CNB200610065467X A CN B200610065467XA CN 200610065467 A CN200610065467 A CN 200610065467A CN 100442263 C CN100442263 C CN 100442263C
Authority
CN
China
Prior art keywords
bag
signal
synchronizing signal
data
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610065467XA
Other languages
English (en)
Other versions
CN1838102A (zh
Inventor
本田裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1838102A publication Critical patent/CN1838102A/zh
Application granted granted Critical
Publication of CN100442263C publication Critical patent/CN100442263C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Abstract

本发明公开了一种可以防止由串行传输线路所附带的噪音导致问题发生的数据传输控制装置以及包含该装置的电子设备。该数据传输控制装置包括：链路控制器(100)，用于对通过串行总线接收到的包进行解析；接口电路(110)，用于生成接口信号，并向接口总线输出；复位信号输出电路(312)，用于将复位信号RST输出到接口电路(110)。该链路控制器(100)解析接收到的包，以判断该包中是否包含同步信号生成指示信息(同步信号代码)。在已经判断收到的包中包含有同步信号生成指示信息的情况下，复位信号生成电路(312)将复位信号RST输出到接口电路(110)。

Description

数据传输控制装置及电子设备
技术领域
本发明涉及一种数据传输控制装置及电子设备。
背景技术
近年来，作为以降低EMI噪音等为目的的接口，LVDS(低压差动信号传输技术：Low Voltage Differential Signaling)等的高速串行传输接口引起人们的重视。在这些高速串行传输中，通过发送电路使用差动信号(Differential signals)发送串行化的数据，接收电路差动放大差动信号，从而实现数据传输。
一般的便携式电话由以下部分构成：设置有用于电话号码输入和文字输入的按键的第一设备部分；设置有主LCD、子LCD和摄像头的第二设备部分；连接第一设备部分和第二设备部分的铰链等的连接部分。从而，如果使用差动信号的串行传输方式，在设置在第一设备部分上的第一基板和设置在第二设备部分上的第二基板之间进行数据传输，就能够减少通过连接部分的配线数量，这是一个很好的方向。
作为在这样的连接部分实现串行传输的方法，可能考虑以下方法。即，设置于第一设备部分上的主机装置(CPU、基带引擎等)向主机装置侧的数据传输控制装置输出RGB接口信号等的接口信号。于是，主机装置侧的数据传输控制装置将这些接口信号打包、并发送给设置于第二设备部分上的目标侧的数据传输控制装置。接下来，目标侧的数据传输控制装置基于接收到的数据包再生接口信号，并将其输出到设置于第二设备部分上的LCD。
可是，使用这样的方法实现串行传输时，一旦在串行传输线路上附带一些噪音，就会对包的接收产生恶劣影响。已经证明，特别是在主机装置输出RGB接口用同步信号(垂直同步信号、水平同步信号)、而目标侧再生该同步信号情况时，由于在串行传输线路上附带了噪音，产生了显示位置的错位问题。
专利文献1：特开2001-222249号公报
发明内容
本发明克服了上述技术问题，其目的在于提供可防止由串行传输线路所附带的噪音所导致的传输不良等的数据传输控制装置及包含该装置的电子设备。
本发明所涉及的数据传输控制装置是控制数据传输的数据传输控制装置，包括：链路控制器，对通过串行总线接收到的包进行解析；接口电路，生成包括同步信号的接口信号，并输出到接口总线；以及复位信号输出电路，其将复位所述接口电路的复位信号输出到所述接口电路。所述链路控制器，解析通过所述串行总线接收到的包，以判断接收到的包是否包含用于向所述接口电路指示所述同步信号的生成的同步信号生成指示信息；在所述链路控制器判断接收到的包包含有所述同步信号生成指示信息的情况下，所述复位信号输出电路向所述接口电路输出所述复位信号。
根据本发明，当判断通过串行总线接收到的包包含有同步信号生成指示信息时，向接口电路输出复位信号，进而复位(初始化)接口电路的一部分或全部。这样一来，即使在由串行传输线路的噪音导致问题发生的情况下，也能够防止该问题持续下去。
此外，本发明也可以如下所述，通过所述串行总线接收到的包包含同步信号代码域，所述同步代码域用于设置作为所述同步信号生成指示信息的同步信号代码；所述链路控制器，解析通过所述串行总线接收到的包的所述同步信号代码域，以判断在所述同步信号代码域中是否包含用于指示同步信号生成的同步信号代码；所述复位信号输出电路，在所述链路控制器判断在接收到的包的所述同步信号代码域中设置有用于指示同步信号生成的同步信号代码的情况下，向所述接口电路输出所述复位信号。
这样一来，如果使用在同步信号代码域设置有同步信号的包，就可以基于该同步信号代码，生成包含在接口信号中的同步信号。从而，以简单的方法再生同步信号成为可能。
此外，本发明也可以如下所述，所述链路控制器，在显示期间，通过所述串行总线接收数据域设置有数据的显示期间用包；在非显示期间，通过串行总线接收数据域未设置数据的包。
这样一来，在非显示期间，就变成了通过串行总线传输数据域未设置数据的包，从而可以提高数据传输效率。
此外，本发明也可以如下所述，所述链路控制器，在接收到数据域设置有数据的所述显示期间用包的情况下，将包中设置的、包含所述同步信号代码的报头和包中设置的数据输出到所述接口电路；在接收到数据域未设置数据的所述非显示期间用包的情况下，将包中设置的、包含所述同步信号代码的报头输出到所述接口电路。
这样一来，也可以提高在链路控制器和接口电路之间的数据传输的效率。
此外，本发明也可以如下所述，包括用于设置定时信息的内部寄存器，所述定时信息用于指定从所述接口电路输出的接口信号的信号电平发生变化的时间；所述接口电路，基于设置在所述内部寄存器中的所述定时信息，生成在所述定时信息所指定的时间、信号电平发生变化的接口信号。
这样一来，即使不随时通过串行总线接收接口信号所涉及的详细信息，也可以基于定时信息生成在适当的时间信号电平发生变化的接口信号。从而，可以提高接口信号生成的效率。
此外，本发明也可以如下所述，基于通过所述串行总线接收到的包，在所述内部寄存器设置所述定时信息。
这样一来，就可以更加高效地通过串行总线来接收详细规定了接口信号的信号电平变化的定时信息。
此外，本发明也可以如下所述，所述链路控制器，在所述内部寄存器中设置有所述定时信息以后，通过所述串行总线接收数据域设置有数据的包。所述接口电路，在设置在所述内部寄存器中的所述定时信息的时间，输出包含包中所设置的数据信号和所述同步信号的所述接口信号。
这样一来，就可以在数据传输之前先传输定时信息，之后，再传输数据域中设置有数据的包。从而，能够减少传输数据域中设置有数据的包时的传输数据量，进而可以提高通过串行总线传输的效率。
而且，本发明也可以如下所述，包括包缓冲器，其用于写入通过所述串行总线接收到的包，并输出N位信号和1位信号；所述包缓冲器，在所述链路控制器判断接收到的包包含有所述同步信号生成指示信息的情况下，输出复位指示信息，作为所述1位信号；所述复位信号输出电路，在从所述包缓冲器输出所述复位指示信号的情况下，向所述接口电路输出所述复位信号。
这样一来，不但可以抑制电路规模和处理的复杂度，而且可以防止由串行传输线路的噪音导致的不良问题持续下去。
此外，本发明也可以如下所述，所述接口电路包括用于生成所述同步信号的计数器；所述计数器由所述复位信号复位。
此外，本发明也可以如下所述，所述接口电路输出RGB接口用接口信号
此外，本发明也可以如下所述，包括收发器，所述收发器使用所述串行总线的差动信号线，与主机侧数据传输控制装置之间进行包的发送接收。
此外，本发明涉及电子设备，它包括上述的任一所述的数据传输控制装置和通过所述接口总线与所述数据传输控制装置连接的显示驱动器。
附图说明
图1是本实施例的数据传输控制装置及其系统构成例的示意图。
图2是同步信号代码的说明图。
图3是主机装置所输出的RGB接口信号的说明图。
图4(A)和图4(B)是在包中包括同步信号代码的方法的说明图。
图5是目标侧使用同步信号代码生成同步信号的方法的说明图。
图6(A)和图6(B)是接口信号的信号波形图。
图7是定时信息的说明图。
图8(A)和图(B)是串行传输线路所附带的噪音的说明图。
图9是本实施例的数据传输控制装置的构成例的示意图。
图10(A)和图10(B)示出了包的格式例。
图11示出了本实施例的第一变形例。
图12示出了本实施例的第二变形例。
图13示出了接口电路的详细构成例。
图14是本实施例的串行传输的说明图。
图15示出了电子设备的构成例。
具体实施方式
下面，详细说明本发明的优选实施例。并且，下面描述的实施例并不是对权利要求所保护范围的不当限定，在本实施例中所描述的所有结构并不都是本发明解决技术问题所必须的。
1.系统构成
图1是本实施例的数据传输控制装置(数据传输控制电路)及其系统的构成例的示意图。在本实施例中，通过使用图1的主机侧、目标侧的数据传输控制装置10、30，来实现所谓的系统总线、接口总线之间的桥接功能。
此外，数据传输控制装置10、30不限于图1的构成，其结构可以省略图1的电路模块的一部分，也可以变化电路模块间的连接状态，也可以增加与图1不同的电路模块。例如，在主机侧数据传输控制装置10中，可以省略收发器20；在目标侧数据传输控制装置30中，可以省略收发器40。而且，数据传输控制装置30和显示驱动器6可以由2块芯片(半导体芯片)构成，也可以由1块芯片构成。例如，将数据传输控制装置30作为IP(Intellectual Property：知识产权)核来使用时，可将数据传输控制装置30内置到显示驱动器6的半导体芯片中。对于主机装置5(系统装置)和数据传输控制装置10来说，同样可以由1块芯片来构成。
主机(TX)侧数据传输控制装置10和目标侧数据传输控制装置30通过差动信号(Differential signals)的串行总线进行包的传输。更具体来说，通过电流驱动或电压驱动串行总线上的差动信号线(differential signal lines)的方式，进行包的发送与接收。
主机侧数据传输控制装置10包括接口电路92，它负责主机侧数据传输控制装置与主机装置5(CPU、基带引擎、显示控制器等)之间的接口处理。该接口电路92通过系统总线(主机总线)与主机装置5连接。系统总线可以被作为RGB接口总线来使用，也可以被作为MPU(Micro Processor Unit)接口总线来使用。作为RGB接口总线使用时，系统总线可以包括水平同步信号、垂直同步信号、时钟信号、数据信号等的信号线。作为MPU接口总线来使用时，可以包括数据信号、读信号、写信号、地址0信号(命令/参数识别信号)、片选信号等的信号线。
主机侧数据传输控制装置10包括负责进行链路层处理的链路控制器90(链路层电路)。该链路控制器90生成通过串行总线(LVDS)传输给目标侧数据传输控制装置30的包(请求包、流包等)，并发送生成的包。具体来说，启动发送事务处理，并指示收发器20发送生成的包。
主机侧数据传输控制装置10包括负责进行物理层处理等的收发器20(PHY)。该收发器20将根据来自链路控制器90的指示，将相应的包通过串行总线发送给目标侧数据传输控制装置30。此外，收发器20也接收来自目标侧数据传输控制装置30的包。此时，链路控制器90解析接收到的包，进行链路层(事务层)处理。
目标侧数据传输控制装置30包括负责进行物理层处理等的收发器40(PHY)。该收发器40通过串行总线接收来自主机侧数据传输控制装置10的包。而且，收发器40也向主机侧数据传输控制装置10发送包。此时，链路控制器100生成将要发送的包，并指示发送该生成的包。
目标侧数据传输控制装置30包括链路控制器100(链路层电路)。该链路控制器100，既接收处理来自主机侧数据传输控制装置10的包，又进行链路层(事务层)的处理、即解析接收到的包。
目标侧数据传输控制装置30包括接口电路110，它负责数据传输控制装置30与驱动显示面板7(LCD等)的显示驱动器6(显示驱动电路)之间的接口处理。该接口电路110生成各种接口信号，并输出到接口总线。该接口电路110可以包括RGB接口电路、MPU接口电路、或者串行接口电路(广义上是第一～第N接口电路)。而且，接口电路110也可以进行与摄像头设备和子LCD间的接口处理。
此外，为了说明的简单化，以下仅说明主机侧数据传输控制装置10向目标侧数据传输控制装置30发送请求包时的本实施例的构成及动作，目标侧数据传输控制装置30向主机侧数据传输控制装置10发送请求包时的构成与动作也是同样的。
2.基于同步信号代码(同步信号生成指示信息)的同步信号的生成
在本实施例中，在通过差动信号(也可以是单向传输)的串行总线从主机侧发送给目标侧的包中，包含有同步信号生成指示信息。该同步信号生成指示信息是向目标侧接口电路110指示生成同步信号的信息。具体来说，目标侧通过串行总线接收到的包中，包括同步信号代码域。然后，基于该同步信号代码域中设置的同步信号代码(广义上是同步信号生成指示信息)，目标侧的接口电路110生成同步信号，并输出到接口总线。
图2是同步信号代码的例子。“0”(VS＝0、HS＝0)的同步信号代码意味着包中不含有同步信号。即表示，在主机侧没有检测出同步信号(垂直同步信号、水平同步信号)，因此没有必要在目标侧输出同步信号。“1”(VS＝1、HS＝0)的同步信号代码意味着包中包含垂直同步信号。即表示，在主机侧检测出了垂直同步信号，因此在目标侧有必要输出垂直同步信号。“2”(VS＝0、HS＝1)的同步信号代码意味着包中包含水平同步信号。即表示，在主机侧检测出了水平同步信号，因此在目标侧有必要输出水平同步信号。“3”(VS＝1、HS＝1)的同步信号代码意味着包中同时包含垂直同步信号和水平同步信号。
图3是主机装置5输出的接口信号的例子。在图3中，VSYNC是垂直同步信号，HSYNC是水平同步信号。此外，D[17:0]是数据信号(RGB数据信号、象素数据信号)。
如图4(A)所示，主机侧接口电路92从主机装置5获得如图3所示的同步信号VSYNC、HSYNC、数据信号D[17:0]。
从主机装置5获得VSYNC、HSYNC的主机侧接口电路92进行VSYNC、HSYNC的检测处理。然后，主机侧的链路控制器90基于该检测结果，将与从主机装置5接收到的VSYNC、HSYNC所对应的同步信号代码，如图4(A)所示，设置在包(报头)的同步信号代码域中。例如，在检测出了VSYNC的情况下，将表示VSYNC被检测出的同步信号代码(VS＝1，HS＝0)设置在包报头中。另外，在检测出了HSYNC的情况下，将表示HSYNC被检测出的同步信号代码(VS＝0，HS＝1)设置在包报头中。此外，在VSYNC和HSYNC均被检测出的情况下，将表示VSYNC和HSYNC均被检测出的同步信号代码(VS＝1，HS＝1)设置在包中。而且，在数据信号D[17:0]存在的显示期间内，在包的数据域中设置对应于D[17:0]的数据。然后，将这样生成的包通过差动信号的串行总线发送给目标侧的数据传输控制装置30。
目标侧的链路控制器100解析从主机侧接收到的包，检测出设置在包中的同步信号代码。进而，当检测出设置在包中的同步信号代码时，目标侧的接口电路110就基于该同步信号代码生成同步信号FPFRAME、FPLINE，并输出到接口总线。FPFRAME、FPLINE分别相当于垂直同步信号和水平同步信号。此外，接口电路110将与在包的数据域中设置的数据对应的数据信号FPDAT[17:0]，输出到接口总线。
更具体来说，在图5的A1、A2中，接收到的包PK1、PK2和PK12、PK13中所包含的同步信号代码是VS＝1，HS＝1。从而，此时如图5的A3、A4所示，信号FPFRAME、FPLINE均激活输出。此外，在A5处接收到的包PK3～PK11中包含的同步信号是VS＝0，HS＝1。从而，此时如A6所示，只有信号FPLINE在每一次接收包时激活输出。
此外，在本实施例中，在如图4(A)所示的显示期间，主机侧的链路控制器90生成在同步信号代码域中设置有同步信号代码的、在数据域设置有数据的显示期间用包。另一方面，如图4(B)所示，主机侧链路控制器90生成在同步信号代码域中设置有同步信号代码的、在数据域未设置数据的非显示期间用包。
然后，目标侧在图4(A)的显示期间，从主机侧数据传输控制装置10接收数据域中设置有数据的显示期间用包。然后，接收了显示期间用包的链路控制器100将设置在包中的、包括同步信号代码的包报头和设置在包中的数据，输出到接口电路110。
另一方面，目标侧在图4(B)的非显示期间，从主机侧数据传输控制装置10接收数据域中未设置数据的非显示期间用包。然后，接收了非显示期间用包的链路控制器100将设置在包中的、包括同步信号代码的包报头，输出到接口电路110。
这样一来，在非显示期间，变成了在数据域中未设置数据的包被通过串行总线转传输给目标侧。而且，因为该数据域中未设置数据的包其位长(bit数)较短，所以能够提高非显示期间的串行总线的数据传输效率。从而，即使在非显示期间也采用传输包括同步信号代码的包的方法，也能够将数据传输效率的降低抑制在最小范围内。
3.基于定时信息的接口信号的生成
在本实施例中，目标(RX)侧的接口电路110可以基于预先设置的定时信息，自动生成接口信号(接口控制信号、数据信号)。
具体来说，在目标侧的数据传输控制装置30的内部寄存器350中，存储用于规定由接口电路110输出的接口信号的信号形式(输出格式)的接口信息等。即，在内部寄存器350中，存储用于指定接口信号的信号电平变化时间的定时信息等。此时，存储在主机侧数据传输控制装置10的内部寄存器250中的信息中的、对于目标侧来说必要的信息，将被通过串行总线传输给目标侧，并写入目标侧的内部寄存器350中。即，目标侧的内部寄存器350变成了主机侧内部寄存器250的子集(影子寄存器)。而且，接口电路110基于设置在目标侧内部寄存器350中的定时信息，生成在该定时信息所指定的时间、信号电平变化的接口信号(接口控制信号、数据信号)，并将其输出。
更具体来说，主机装置5在数据传输之前，作为初始化设置先将接口信号的定时信息设置在主机侧的内部寄存器250中。然后，主机装置5使用包含在主机侧内部寄存器250中的寄存器传输开始寄存器，指示寄存器传输的开始。于是，写入在主机侧内部寄存器250中的接口信号的定时信息，通过串行总线被从主机侧数据传输控制装置10打包传输给目标侧数据传输控制装置30。然后，该传输的定时信息被写入目标侧的内部寄存器350。
经过这样的初始化后，主机装置5向主机侧的内部寄存器250的端口写入寄存器写入数据(命令、参数)。于是，通过串行总线，从主机侧数据传输控制装置10向目标侧数据传输控制装置30发送数据域中设置有数据的包。于是，接口电路110按照目标侧内部寄存器350中设置的定时信息所指定的时间，向接口总线输出包括该包中所设置的数据信号的接口信号。
例如，作为比较例可以考虑以下方法。即，主机侧数据传输控制装置10对来自主机装置5的接口信号VSYNC、HSYNC、D[17:0]，使用高频率(例如，象素时钟的2倍的频率)的采样时钟进行采样，并将采样结果信息发送给目标侧的数据传输控制装置30。然后，目标侧数据传输控制装置30通过还原(再生)所采样结果信息，向显示面板6输出与VSYNC、HSYNC、D[17:0]相同的接口信号。
可是，根据该比较例的方法，因为主机侧数据传输控制装置10的采样时钟频率变高，所以能量消耗就变大了。而且，通过串行总线传输的数据量(通信量)也变多了。
与此相对，在本实施例中，在数据传输之前预先传输定时信息，进而接口电路110基于该定时信息自动生成接口信号。从而，因为没有必要使用高频采样时钟去采样来自主机装置5的接口信号VSYNC、HSYNC、D[17:0]，所以可以降低能量的消耗。而且，即使不从主机侧向目标侧连续传输接口信号所涉及的详细信息，也能在适当的时间生成信号电平变化的接口信号。从而，通过串行总线传输的数据量可以变少，可以实现更有效率的数据传输。
在图6(A)、图6(B)中，描述了接口电路110(RGB接口电路)生成的RGB接口信号的信号波形。在图6(A)、图6(B)中，FPFRAME是垂直同步信号，FPLINE是水平同步信号，FPDAT[17:0]是RGB信号，FPDRDY是数据准备好信号，FPSHIFT是时钟信号(象素时钟)。
如图6(A)所示，当信号FPFRAME激活并且信号FPLINE只以给定的次数激活时，系统从非显示期间切换到显示期间，并输出第一(第一扫描线)数据信号PDAT[17:0]。然后，当所有线的数据信号全部输出完毕时，从显示期间切换到非显示期间。
图6(B)是扩大显示一条扫描线的数据信号的信号波形图。一条扫描线的数据信号FPDAT[17:0]的各个位，在FPRDY激活以后，其与时钟信号FPSHIFT的例如上升沿同步被输出。
在本实施例中，图6(A)中的t1＝VT、t2＝VPW、t3＝VDPS、t4＝VDP，作为定时信息被设置在目标侧的寄存器350中。而且，图6(B)中的t2＝HT、t3＝HPW、t4＝HDPS、t5＝HDP作为定时信息，被设置在目标侧的寄存器350中。
这里，如图7所示，HT(Horizontal Total)是水平同步期间的长度。HDP(Horizontal Display Period)是在水平同步期间中的显示期间的长度。HDPS(Horizontal Display Period Start position)是在水平同步期间中的显示期间的开始位置。HPW(Horizontal PulseWidth)是水平同步信号的脉冲宽度。VT(Vertical Total)是垂直同步期间的长度。VDP(Vertical Display Period)是在垂直同步期间中的显示期间的长度。VDPS(Vertical Display Period Start position)是在垂直同步期间中的显示期间的开始位置。VPW(Vertical PulseWidth)是垂直同步信号的脉冲宽度。
在本实施例中，这些定时信息(HT、HDP、HDPS、HPW、VT、VDP、VDPS、VPW)，在初始化时，被主机装置5写入到主机侧的内部寄存器250中。之后，这些定时信息通过串行总线传输给目标侧，并被写入目标侧的内部寄存器350中。使用这些定时信息，可以很容易地实现如图6(A)、图6(B)所示的RGB接口信号的自动生成。在这里，没有必要将HT、HDP、HDPS、HPW、VT、VDP、VDPS、VPW全部作为可以设置为任意值的定时信息，存储在内部寄存器350中，也可以将这些值中的一部分设置为固定值。例如，将HPW和VPW作为固定值，这样就可以不作为定时信息存储在内部寄存器350中。
例如，在图5中，当接收到VS＝1、HS＝1的包PK1时，如B1所示，激活FPFRAME(低电平)。然后，经过特定期间(图6(B)的t1)后，如B2所示，激活FPLINE(低电平)。之后，当经过定时信息HPW的期间(图6(B)的t3)后，如B3所示，FPLINE处于未激活状态(高电平)。
接下来，接收VS＝1、HS＝1的包PK2，当经过定时信息HT的期间(图6(B)的t2)后，如B4所示，激活FPLINE(FPLINE变成使能)。之后，当经过定时信息HPW的期间后，如B5所示，FPLINE处于未激活状态。
接下来，接收VS＝0、HS＝I的包PK3，从B1时开始经过定时信息VPW的期间(图6(A)的t2)，如B6所示，FPFRAME处于未(高电平)。而且，从B2时开始经过定时信息VDPS的期间(图6(A)的t3)后，如图B7所示，FPLINE激活。接下来，从B7时开始经过定时信息HPW的期间后，如B8所示，FPLINE处于未激活状态。而且，从B7时开始经过定时信息HDPS(图6(B)的t4)后，如B9所示，开始输出第一扫描线的数据信号FPDAT。
如此，在本实施例中，FPFRAME、FPLINE、FPDAT的信号电平的正确变化时间，基于内部寄存器350中设置的定时信息(HT、HDP、HDPS、HPW、VT、VDP、VDPS、VPW)来调整。即，只从主机侧数据传输控制装置10接收用于告知哪一个同步信号变化了的信息(同步信号代码)，至于致使同步信号或数据信号变化的实际时间，可以基于数据传输之前传输过来的定时信息进行微调整。这样一来，在主机侧，因为没有必要使用高频时钟来采样来自主机装置5的接口信号。所以可以实现功耗的降低。而且，因为可以减少通过串行总线从主机侧向目标侧发送的数据量，所以也可以提高数据传输的效率。
4.数据传输控制装置的构成例
使用以上描述的方法，例如在便携式电话中，可以实现在设置有电话号码键等的第一设备部分和设置有LCD(显示驱动器)的第二设备部分之间的高效的串行传输。
然而，已经证实，当在串行总线的串行传输线路上附带有噪音时，会产生问题。该噪音是由于便携式电话接近于其他便携式电话终端而产生的。例如，图8(A)是未接近其他便携式电话终端情况下的串行传输线路的信号波形图，图8(B)是接近其他便携式电话终端情况下的串行传输线路的信号波形图。
如图8(B)所示，当附带噪音时，数据传输控制装置的内部电路(接收器电路等)会误动作，进而不能正常接收包。特别是如图4(A)、图4(B)所示，在基于通过串行总线传输的包所包括的同步信号代码，目标侧生成同步信号的方法中，由噪音所导致的误动作会变成更严重的问题。即，由于图8(B)的噪音，数据传输控制装置30的接收器电路误动作，进而，导致生成同步信号的接口电路所拥有的计数器的误动作或挂起。然后，产生显示位置错位，给显示面板的显示带来恶劣影响，最坏情况是根本就不能显示。
为了解决这样的问题，在本实施例中，采用以指定周期复位(重新初始化)接口电路110(RGB接口电路)的方法。具体来说，每当接收到同步信号代码(广义上是同步信号生成指示信息)，就复位接口电路110。
图9示出了实现了这样的本实施例的方法的数据传输控制装置的构成。而且，也可以省略图9的电路模块的一部分，也可以变更电路模块之间的连接状态，也可以增加与图9不同的其他电路模块。此外，包缓冲器301、复位信号输出电路312等，可以设置在链路控制器100的内部，也可以设置在其外部。
在图9中，包括物理层的模拟电路的收发器40，通过串行总线的差动信号线接收从主机侧的数据传输控制装置10发送来的包(数据)。而且，通过串行总线的差动信号线向主机侧的数据传输控制装置10发送包。
图10(A)、图10(B)描述了通过串行总线传输的包的格式例。而且，各个包的域构成和配置不限于图10(A)、图10(B)的例子，各种的形式变换都是可以的。
图10(A)的请求包(写请求包，读请求包)是用于请求数据(参数)等的读与写的包。该请求包有应答请求、包类型、标签、重试、地址大小、数据长度、地址/命令、CP(包分割)、A+(地址自动更新)、A+大小(更新次数)、端口号、数据/参数、CRC(CyclicRedundancy Check：循环冗余码校验)等域。此外，当为读请求包时，没有数据域。
图10(B)的流包是用于传输数据(参数)流的包。该流传输是在发送侧和接收侧之间保持等时性的同时，实现高速且连续传输的数据传输。该流包包括包类型、标签、数据长度、地址/命令、同步信号代码、端口号、数据/参数、CRC的域。同步信号代码的详细与图2所示的相同。
包缓冲器301(RGB用弹性缓冲器)是用于写入通过串行总线接收到的包的、接收用包缓冲器。即，通过串行总线接收到的包，被从收发器40输出到链路控制器100，并被写入包缓冲器301中。该包缓冲器301可以由如RAM或FIFO(First In First Out：先入先出)构成。而且，也可以将包缓冲器构造成环形缓冲器或双缓冲器。
包解析电路310解析通过串行总线接收到的包。具体来说，分离接收到的包的报头和数据，抽出报头。然后，解析应答请求域来判断是否需要应答，解析包类型域来判断接收到的包的类型(写请求包、读请求包、流包等)。然后，解析地址大小域来判断设置在地址/命令域的地址的大小。再进一步，解析同步信号代码域，来判断接收到的包是否包含用于指示接口电路110生成同步信号(垂直同步信号)的同步信号代码(同步信号生成指示信息)。即，判断图2的同步信号代码的值是0或者是1、2、3。进而，如果同步信号代码是0的情况下，可以判断出包中不含有用于指示同步信号生成的同步信号代码。另一方面，同步信号代码的值是例如1、2或3(或者是1或3)时，可以判断出包中包含用于指示同步信号生成的同步信号代码。
复位信号输出电路312(复位信号输出缓冲器、复位信号输出单元)是将接口电路110的复位信号RST输出到接口电路110的电路。该复位信号输出电路312由用于输出复位信号的缓冲器电路等构成。或者，也可以包括用于发生复位信号的脉冲信号的脉冲信号发生电路等。
在本实施例中，复位信号输出电路312在判断接收到的包包含同步信号生成指示信息的情况下，向接口电路110输出复位信号RST。更具体来说，在判断为在接收到的包的同步信号代码域中设置有用于指示同步信号生成的同步信号代码的前提下，将如图5的C1所示的复位信号RST输出到接口电路110。然后，当输入复位信号RST时，接口电路110被复位(重新初始化)。具体来说，接口电路110包含的计数器(象素计数器、水平计数器)等均被复位。
而且，接收到的包是否包含同步信号生成信息(同步信号代码)，也可以通过包解析电路310的包解析处理来进行判断。
此外，用于向接口电路110指示同步信号生成的同步信号生成信息，并不限于图2所示的同步信号代码。例如，将设置在包报头的同步信号域以外的域的信息，作为同步信号生成信息来使用，也可以判断同步信号的生成指示。或者，基于包的数据/参数域所设置的数据/参数(复位代码)，也可以判断同步信号的生成指示。
此外，如图5的C1所示，在接收到包含有垂直同步信号代码(垂直同步信号生成指示信息)的包的情况下(VS＝1)，优选输出复位信号RST。然而，在接收到包含有水平同步信号代码(水平同步信号生成指示信息)的包的情况下，也可以输出RST。
此外，复位信号RST可以是以位的信号，也可以是两位以上的信号。例如，复位信号生成电路312可以输出第一复位信号和第二复位辛亥，该第一复位信号是在接收到包含有垂直同步信号代码的包的情况下激活的信号，该第二复位信号是在接收到包含有水平同步信号代码的包的情况下激活的信号。或者，复位信号也可以是N位(例如8位)的复位代码。此时，接口电路110通过解码复位代码，来判断是否需要进行复位。
事务控制器330负责数据传输的事务层(事务处理层)所涉及的处理。具体来说，进行请求包、流包、应答包、确认包等的包的传输控制，控制由多个包构成的事务。而且，事务控制器330也对链路控制器100内的各电路模块的整体进行控制。
接口电路110所包含的弹性缓冲器111是作为从链路控制器100输入的数据(RGB数据)的FIFO起作用缓冲器。接口电路110所包含的信号发生器112基于来自链路控制器100的数据(RGB数据)和接口信息(定时信息)等，生成接口信号(例如，RGB接口信号)。然后，生成的接口信号通过接口总线被输出到显示面板6。
在由串行传输线路的噪音而导致在后端的目标侧内部电路产生问题的情况下，此问题只要不有意识地修正就会持续下去。特别是，在图10(B)所示流包的包传输中，没有办法从后端目标侧向前端主机侧告知问题的发生。即，在流传输过程中，目标侧不向主机侧返回消息，主机侧不间断地向目标侧发送流包。从而，后端的目标侧有必要有意识地并且周期性地检查串行传输线路的噪音所引起的问题是否发生。
可是，为了有意识地检查这样问题的发生，就会导致电路的大规模化和处理的复杂化等问题。
在这点上，根据本实施例，后端的目标侧不必去意识问题是否发生，而是依据来自复位信号生成电路312的复位信号RST，自动地并且周期性地复位接口电路110。即，每当接收到用于指示同步信号生成的同步信号代码(垂直同步信号代码)，就复位接口电路110。从而，根据本实施例，不但可以将电路的规模和处理的复杂度限制在最小范围，而且也能够防止由串行传输线路的噪音而引起的问题持续下去的事态发生。从而，即使是由串行传输线路所附带的噪音所导致的显示面板中的显示位置错位等问题瞬间发生，该一瞬间的问题发生后，也能够自动复原到正常的显示状态。
5.第一变形例
图11是本实施例的第一个变形。在该第一个变形中，与图9的构成相比，包缓冲器301的构成有所不同。
图11的包缓冲器301输出8(广义为N位，N是整数并且是2的阶乘)位的信号(数据信号)和1位的信号。即，图9的包缓冲器301只输出8位(N位)的信号(数据信号)，而图11的包缓冲器301在8位信号的基础上追加输出1位的信号。换句话说，图9的包缓冲器301是由8位(N位)构成的，而图11的包缓冲器301是由9位(N+1位)构成的。
而且，图11的包缓冲器301，在能够判断接收到的包包含有用于指示同步信号生成的同步信号代码(同步信号生成指示信息)的情况下，作为该1位信号将输出复位指示信号RDS。然后，复位信号输出电路312在由包缓冲器301输出复位指示信号RDS的情况下，向接口电路110输出复位信号RST。即，将信号RDS作为复位信号RST输出到接口电路110。也就是说，复位信号输出电路312由缓冲电路构成，其缓冲信号RDS，并作为复位信号RST输出。
在这里，信号RDS可以由例如包解析电路310来设置。即，包解析电路310解析收到的包，当检测出同步信号代码(VS＝1)时，在包缓冲器301的第9位上设置信号RDS。具体来说，例如设置RDS＝1。如此，可将如图5的C1所示的复位信号RST输出到接口电路110。
根据图11的第一个变形例，只要增加包缓冲器301的位数，就可以将复位信号RST输出到接口电路110。从而，根据该第一变形例，不但可以压缩电路的规模和处理的复杂度，而且也能够防止由串行传输线路的噪音所导致的问题持续下去的事态发生。
此外，与图11的第一变形例不同，包缓冲器301的输出还是8位(N位)，但是也可以将8位的复位代码作为复位信号RST输出到接口电路110。
6.第二变形例
图12是本实施例的第二个变形例。在该第二变形例中，在图9构成的基础上，增设了包缓冲器302、303、包生成电路320、传输电路340、内部寄存器350。而且，包缓冲器302、303、传输电路340、内部寄存器350可以设置在链路控制器100的内部，也可以设置在外部。
在图12中，包缓冲器301作为RGB接口用(RGB数据)的接收用包缓冲器来使用。另一方面，包缓冲器302作为MPU接口用和串行接口用等的接收用包缓冲器来使用。另外，包缓冲器303作为MPU接口用和串行接口用等的发送用包缓冲器。
而且，在从收发器40经过多路复用器304(多路分配器)接收到的包的信息中的、RGB接口信号信息(RGB数据、报头)输入给起FIFO作用包缓冲器301，再传输给接口电路110(RGB接口电路)。此外，从收发器40经过多路复用器304接收到的MPU接口信号和串行接口信号等的信息，输入给包缓冲器302，再传输给接口电路110(MPU接口电路、串行接口电路)和内部寄存器350。此外，从接口电路110和内部寄存器350接收的包的信息，输入给包缓冲器303，再通过多路复用器304，传输给收发器40。
包生成电路320生成通过串行总线发送的包(报头)。具体来说，生成发送的包报头，结合该报头和数据并组织成包(组包)。然后，将生成的包写入发信用包缓冲器303，并通过多路复用器304，传输给收发器40。
传输电路340控制链路控制器100内的信息的传输。具体来说，将写入在包缓冲器302的信息传输给接口电路110或内部寄存器350。而且，将来自接口电路110的信息和来自内部350的信息传输给包缓冲器303。
内部寄存器350包括各种控制寄存器和状态寄存器。而且，内部寄存器350也存储用于规定从接口电路110输出的接口信号的信号格式(输出格式)的接口信息等。具体来说，存储用于指定接口信号的信号电平的变化时间的定时信息。
在该第二变形例中，在数据传输之前向内部寄存器350写入定时信息。即，主机侧发送包含定时信息的包，收发器40接收该包。然后，将接收到的包通过多路复用器304写入到包缓冲器302中。然后，将写入在包缓冲器302中的包所包含的定时信息通过传输电路340传输给内部寄存器350，并写入在内部寄存器350中。然后，基于该写入在内部寄存器350中的定时信息，接口电路110自动生成接口信号。从而，主机侧数据传输控制装置10没必要使用高频采样时钟采样来自主机装置5的接口信号，因此可以实现功耗的降低。而且，即使不随时从主机侧向目标侧传输接口信号所涉及的详细信息。也可以生成在适当的时间、信号电平变化的接口信号。从而，能够减少通过串行总线传输的数据量，可以实现高效的数据传输。
7.接口电路的详细构成
图13示出了接口电路110的详细构成例。从链路控制器100输出的RGB接口信号信息(RGB数据、报头)被输入给接口电路110。然后，RGB数据被暂时存储在起FIFO作用弹性缓冲器111中。而且，由信号发生器112生成垂直同步信号、水平同步信号、准备好信号、时钟信号、数据信号等的RGB接口信号，并作为FPFRAME、FPLINE、FPREADY、FPSHIFT、FPDAT[17:0]输出到显示控制器6。
如图13所示，信号发生器112包括数据格式化器114、象素计数器116、水平计数器118、定时脉冲发生器120。此外，其结构也可以省略这些中的一部分。
数据格式化器114(定时脉冲发生器)从链路控制器100经由弹性缓冲器110接收RGB数据信息，并从内部寄存器350接收定时信息(HDPS、HDP等)。然后，基于象素计数器116中的计数器值，如图6(B)所示，生成与作为象素时钟信号的FPSHIFT同步的数据信号FPDAT[17:0]，并输出。此外，象素计数器116是计算象素时钟信号的计数器，其中象素时钟信号用于采样RGB数据的各象素数据。水平计数器118(线计数器、H计数器)是计算水平同步信号的计数器。
定时脉冲发生器120从链路控制器100接收(获得)包含同步信号代码的报头信息，并从内部寄存器350接收定时信息(VT、VPW、VDPS、VDP、HT、HPW等)。然后，基于象素计数器116中的计数值和水平计数器118中的计数值，生成如图6(A)和图6(B)所示时间(时刻)的垂直同步信号FPFRAME、水平同步信号FPLINE等，并输出。即，进行基于这些计数值和时间信息的解码处理，并生成FPFRAME、FPLINE等。
在本实施例中，如图13所示，用于生成同步信号FPFRAME、FPLINE的象素计数器116、水平计算器118，被来自复位信号输出电路312的复位信号RST复位。而且，数据格式化器114、定时脉冲发生器120也被复位信号RST复位。当然，也可以只将象素计数器116、水平计数器118用RST来复位。
例如，象素计数器116、水平计数器118按照垂直的同步信号周期或水平的同步信号周期循环。从而，即使在检测出同步信号代码(垂直同步信号代码)的同时复位这些计数器，也不会发生问题。
而且，即使由串行传输线路的噪音所引起的问题发生，只要在检测出同步信号代码的时候复位象素计数器116、水平计数器118，就能够防止以上问题持续下去。从而，即使由于串行传输线路所附带的噪音所导致的显示面板上的显示位置错位等瞬间问题发生，在那一瞬后。也能够自动返回正常的显示状态。
8.基于差动信号的数据传输方式
接下来，使用图14说明本实施例的串行传输方法。在图14中，DTO+、DTO-是主机侧(数据传输控制装置10)向目标侧(数据传输控制装置30)输出的数据(OUT数据)。CLK+、CLK-是主机侧(数据传输控制装置10)供给给目标侧(数据传输控制装置30)的时钟。主机侧与CLK+/-的边沿(例如上升沿，下降沿也可以)同步，输出DTO+/-。从而，目标侧使用CLK+/-，可以采样并接收DTO+/-。进一步，在图14中，目标侧基于主机侧供给的时钟CLK+/-来动作。即，CLK+/-变成了目标侧的系统时钟。因此，PLL(PhaseLocked Loop：锁相环路)电路12(广义为时钟生成电路)只设置在主机侧，而没有设置在目标侧。
DTI+、DTI-是从目标侧向主机侧输出的数据(IN数据)。STB+、STB-是目标侧供给给主机侧的选通信号(广义上是时钟)。目标侧基于主机侧供给的CLK+/-，生成STB+/-并输出。然后，目标侧与STB+/-的边沿(例如上升沿，下降沿也可以)同步，输出DTI+/-。从而，主机侧使用STB+/-，可以采样并捕获DTI+/-。
DTO+/-、CLK+/-、DTI+/-、STB+/-的各个信号以例如发送电路(驱动电路)电流驱动(或者是电压驱动)各信号对应的差分信号线的方式被发送。此外，为了实现更高速的传输，可以将DTO+/-、DTI+/-的各差动信号线设置为两对或更多对。
主机侧的收发器20包括：OUT传输用(广义为数据传输用)的发送电路22、时钟传输用发送电路24；和IN传输用(广义为数据传输用)的接收电路26、选通传输用(广义为时钟传输用)的接收电路28。目标侧的收发器40包括：OUT传输用发送电路42、时钟传输用发送电路44；和IN传输用接收电路46、选通传输用接收电路46、48。此外，也可以是只包含这些电路模块的一部分的构成。
OUT传输用发送电路22、时钟传输用发送电路24分别使用电流驱动DTO+/-、CLK+/-的差动信号线的方式，输出DTO+/-、CLK+/-。OUT传输用发送电路42、时钟传输用发送电路44分别基于流动在DTO+/-、CLK+/-的差动信号线之中的电流进行电流、电压变化，进而通过对由该电流、电压变化而获得的差动电压信号(第一、第二的电压信号)进行比较处理(差动放大处理)，从而接收DTO+/-、CLK+/-。
IN传输用发送电路46、时钟传输用发送电路48分别使用电流驱动DTI+/-、STB+/-的差动信号线的方式，输出DTI+/-、STB+/-。IN传输用传输电路26、选通传输用传输电路28分别基于流动在DTI+/-、STB+/-的差动信号线之中的电流进行电流、电压变化，进而通过对由该电流、电压变化而获得的差动电压信号(第一、第二的电压信号)进行比较处理(差动放大处理)，从而接收DTI+/-、STB+/-。
9.电子设备
图15是本实施例的电子设备的构成例。该电子设备包括在本实施例中说明了的数据传输控制装置502、512、514、520、530。而且，包括基带引擎500(广义为通信设备)、应用引擎510(广义为处理器)、照相机540(广义为摄像设备)、或者LCD 550(广义为显示设备)。此外，其结构也可以是省略了这些中的一部分的构成。基于这些构成，可以实现具有摄像功能和LCD(Liquid CrystalDisplay：液晶显示)显示功能的便携式电话等。只是，本实施例的电子设备不限于便携式电话，也适用于数码相机、PDA、电子记事本、电子词典、或者便携式信息终端等各种的电子设备。
如图15所示，在设置在基带引擎500上的主机侧的数据传输控制装置502与设置在应用引擎510(图形引擎)上的目标侧的数据传输控制装置512之间，进行本实施例中说明的串行传输。另外，在设置在应用引擎510上的主机侧的数据传输控制装置514与包括照相机接口电路522的数据传输控制装置520之间、或与包括LCD接口电路532的数据传输控制装置530之间，也可以进行本实施例中说明的串行传输。此外，也可以由相同的硬件(CPU等)实现基带引擎500和应用引擎510。
根据图15的构成，与以前的电子设备相比，可以降低EMI噪音。而且，通过实现数据传输控制装置的小型化、低功耗化，可以达到电子设备的进一步低功耗化。而且，在电子设备就是便携式电话的情况时，可以将在便携式电话的连接部分(铰链)通过的信号线作为串行信号线，从而实现安装的简单化。
此外，如以上所述，对本实施例进行了详细说明，但是在不实质性地脱离本发明的创新事项及效果的前提下，可以有很多的变形，这对于本领域技术人员来说是显而易见的。因而，这些变形全部包含在本发明的范围内。例如，在说明书或附图中，至少一次与更广义或者同义的不同术语(装置、同步信号生成指示信息等)一同出现的术语(显示驱动器、同步信号代码等)，在说明书或者图中，可以置换成其不同术语。
而且，数据传输控制装置和电子设备的构成和动作，也不限于本实施例所说明的构成和动作，可以有各种的变形。例如，同步信号生成指示信息的格式或其检测手段、和复位信号的生成方法也不限于本实施例所说明的情况。
附图标记说明
5主机装置                6显示驱动器
7显示面板                10数据传输控制装置(主机侧)
20收发器                 30数据传输控制装置(目标侧)
40收发器                 90、100链路控制器
92、110接口电路          111弹性缓冲器
112信号发生器            114数据格式化器
116象素计数器            118水平计数器
120定时脉冲发生器        250内部寄存器
301、302、303包缓冲器    304多路复用器
310包解析电路            312复位信号输出电路
320包生成电路            330事务控制器
340传输电路              350内部寄存器

Claims (11)

1.一种数据传输控制装置，用于控制数据传输，其特征在于，包括：
链路控制器，用于对通过串行总线接收到的包进行解析；
接口电路，用于生成包括同步信号的接口信号，并输出到接口总线；
内部寄存器，所述内部寄存器设置有定时信息，所述定时信息用于指定从所述接口电路输出的接口信号的信号电平发生变化的时间；以及
复位信号输出电路，用于将复位所述接口电路的复位信号输出到所述接口电路，
其中，所述接口电路，基于设置在所述内部寄存器中的所述定时信息，生成在所述定时信息所指定的时间，信号电平发生变化的接口信号，
所述链路控制器解析通过所述串行总线接收到的包，以判断接收到的包是否包含用于向所述接口电路指示所述同步信号生成的同步信号生成指示信息；
所述复位信号输出电路，在所述链路控制器判断接收到的包包含所述同步信号生成指示信息的情况下，向所述接口电路输出所述复位信号。
2.根据权利要求1所述的数据传输控制装置，其特征在于：
通过所述串行总线接收到的包包含同步信号代码域，所述同步信号代码域用于设置作为所述同步信号生成指示信息的同步信号代码；
所述链路控制器解析通过所述串行总线接收到的包的所述同步信号代码域，以判断在所述同步信号代码域中是否设有用于指示同步信号生成的同步信号代码；
所述复位信号输出电路，在所述链路控制器判断在接收到的包的所述同步信号代码域中设有用于指示同步信号生成的同步信号代码的情况下，向所述接口电路输出所述复位信号。
3.根据权利要求2所述的数据传输控制装置，其特征在于：
所述链路控制器，在显示期间，通过所述串行总线接收
在数据域设置有数据的显示期间用包；在非显示期间，通过串行总线接收在数据域未设置数据的非显示期间用包。
4.根据权利要求3所述的数据传输控制装置，其特征在于：
所述链路控制器，在接收到数据域中设置有数据的所述
显示期间用包的情况下，将包中设置的、包含所述同步信号代码的报头和包中设置的数据输出到所述接口电路；在接收到数据域中未设置数据的所述非显示期间用包的情况下，将包中设置的、包含所述同步信号代码的报头输出到所述接口电路。
5.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于：
基于通过所述串行总线接收到的包，在所述内部寄存器中设置所述定时信息。
6.根据权利要求5所述的数据传输控制装置，其特征在于：
所述链路控制器，在所述内部寄存器中设置有所述定时信息以后，通过所述串行总线接收数据域中设置有数据的包，
所述接口电路，在设置在所述内部寄存器中的所述定时信息所指定的时间，输出包含有包中所设置的数据信号和所述同步信号的所述接口信号。
7.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于，还包括：
包缓冲器，所述包缓冲器用于写入通过所述串行总线接收到的包，并输出N位信号和1位信号；
所述包缓冲器，在所述链路控制器判断接收到的包包含有所述同步信号生成指示信息的情况下，输出复位指示信号，作为所述1位信号；
所述复位信号输出电路，在从所述包缓冲器输出所述复位指示信号的情况下，向所述接口电路输出所述复位信号。
8.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于：
所述接口电路包括用于生成所述同步信号的计数器；
所述计数器由所述复位信号复位。
9.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于：
所述接口电路，输出RGB接口用接口信号。
10.根据权利要求1至4中任一项所述的数据传输控制装置，其特征在于，还包括：
收发器，所述收发器使用所述串行总线的差动信号线，与主机侧数据传输控制装置之间进行包的发送接收。
11.一种电子设备，其特征在于，包括：
根据权利要求1至4中任一项所述的数据传输控制装置；以及
显示驱动器，通过所述接口总线与所述数据传输控制装置连接。
CNB200610065467XA 2005-03-23 2006-03-22 数据传输控制装置及电子设备 Expired - Fee Related CN100442263C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005083539A JP2006268260A (ja) 2005-03-23 2005-03-23 データ転送制御装置及び電子機器
JP2005083539 2005-03-23

Publications (2)

Publication Number Publication Date
CN1838102A CN1838102A (zh) 2006-09-27
CN100442263C true CN100442263C (zh) 2008-12-10

Family

ID=36297237

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610065467XA Expired - Fee Related CN100442263C (zh) 2005-03-23 2006-03-22 数据传输控制装置及电子设备

Country Status (7)

Country Link
US (1) US7600061B2 (zh)
EP (1) EP1705627B1 (zh)
JP (1) JP2006268260A (zh)
KR (1) KR100737000B1 (zh)
CN (1) CN100442263C (zh)
DE (1) DE602006001230D1 (zh)
TW (1) TWI308448B (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3807407B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器
JP3835459B2 (ja) * 2004-03-09 2006-10-18 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4075898B2 (ja) 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4186940B2 (ja) 2005-03-23 2008-11-26 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4207912B2 (ja) 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
DE102006031580A1 (de) 2006-07-03 2008-01-17 Faro Technologies, Inc., Lake Mary Verfahren und Vorrichtung zum dreidimensionalen Erfassen eines Raumbereichs
CN100426271C (zh) * 2006-12-22 2008-10-15 威盛电子股份有限公司 串行周边接口控制装置、系统及其判断方法
JP5594804B2 (ja) * 2007-03-12 2014-09-24 学校法人 東洋大学 表示装置
JP2009009019A (ja) * 2007-06-29 2009-01-15 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP5035212B2 (ja) * 2008-10-16 2012-09-26 ソニー株式会社 表示パネル用駆動回路、表示パネルモジュール、表示装置および表示パネルの駆動方法
US7930455B2 (en) * 2008-12-19 2011-04-19 Caterpillar Inc. System and method for separating and communicating information-type data and signal-type data
DE102009010465B3 (de) * 2009-02-13 2010-05-27 Faro Technologies, Inc., Lake Mary Laserscanner
DE102009015920B4 (de) 2009-03-25 2014-11-20 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9551575B2 (en) 2009-03-25 2017-01-24 Faro Technologies, Inc. Laser scanner having a multi-color light source and real-time color receiver
DE102009035337A1 (de) 2009-07-22 2011-01-27 Faro Technologies, Inc., Lake Mary Verfahren zum optischen Abtasten und Vermessen eines Objekts
US9210288B2 (en) 2009-11-20 2015-12-08 Faro Technologies, Inc. Three-dimensional scanner with dichroic beam splitters to capture a variety of signals
DE102009055988B3 (de) 2009-11-20 2011-03-17 Faro Technologies, Inc., Lake Mary Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9113023B2 (en) 2009-11-20 2015-08-18 Faro Technologies, Inc. Three-dimensional scanner with spectroscopic energy detector
US9529083B2 (en) 2009-11-20 2016-12-27 Faro Technologies, Inc. Three-dimensional scanner with enhanced spectroscopic energy detector
DE102009055989B4 (de) 2009-11-20 2017-02-16 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
DE102009057101A1 (de) 2009-11-20 2011-05-26 Faro Technologies, Inc., Lake Mary Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
WO2011090891A1 (en) 2010-01-20 2011-07-28 Faro Technologies, Inc. Display for coordinate measuring machine
US9163922B2 (en) 2010-01-20 2015-10-20 Faro Technologies, Inc. Coordinate measurement machine with distance meter and camera to determine dimensions within camera images
US9879976B2 (en) 2010-01-20 2018-01-30 Faro Technologies, Inc. Articulated arm coordinate measurement machine that uses a 2D camera to determine 3D coordinates of smoothly continuous edge features
US9607239B2 (en) 2010-01-20 2017-03-28 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
US9628775B2 (en) 2010-01-20 2017-04-18 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
DE102010020925B4 (de) 2010-05-10 2014-02-27 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung
DE102010032726B3 (de) 2010-07-26 2011-11-24 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
DE102010032723B3 (de) 2010-07-26 2011-11-24 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
DE102010032725B4 (de) 2010-07-26 2012-04-26 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
DE102010033561B3 (de) 2010-07-29 2011-12-15 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
WO2012016867A1 (de) * 2010-08-03 2012-02-09 Continental Teves Ag & Co. Ohg Kommunikationsverfahren mit echo
US9168654B2 (en) 2010-11-16 2015-10-27 Faro Technologies, Inc. Coordinate measuring machines with dual layer arm
TWI493860B (zh) * 2011-01-18 2015-07-21 Hon Hai Prec Ind Co Ltd 波形/資料變換器
DE102012107954A1 (de) * 2011-09-02 2013-03-07 Samsung Electronics Co. Ltd. Anzeigetreiber, Betriebsverfahren davon, Host zum Steuern des Anzeigetreibers und System mit dem Anzeigetreiber und dem Host
KR101885331B1 (ko) * 2011-10-04 2018-08-07 삼성전자 주식회사 디스플레이 드라이버의 동작 방법과 상기 디스플레이 드라이버를 포함하는 시스템
CN103024367B (zh) * 2011-09-21 2017-02-22 瑞萨集成电路设计(北京)有限公司 低压差分信号lvds接收器、发送器及lvds接收、发送处理方法
KR101857811B1 (ko) * 2011-11-16 2018-05-15 엘지디스플레이 주식회사 ｅＤＰ 인테페이스 장치와 그를 포함한 표시장치
DE102012100609A1 (de) 2012-01-25 2013-07-25 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US8997362B2 (en) 2012-07-17 2015-04-07 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine with optical communications bus
DE102012107544B3 (de) 2012-08-17 2013-05-23 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
DE102012109481A1 (de) 2012-10-05 2014-04-10 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US10067231B2 (en) 2012-10-05 2018-09-04 Faro Technologies, Inc. Registration calculation of three-dimensional scanner data performed between scans based on measurements by two-dimensional scanner
US9513107B2 (en) 2012-10-05 2016-12-06 Faro Technologies, Inc. Registration calculation between three-dimensional (3D) scans based on two-dimensional (2D) scan data from a 3D scanner
CN103412831A (zh) * 2013-08-23 2013-11-27 东莞市阳光信息科技有限公司 一种巡检监视系统
FR3023633B1 (fr) * 2014-07-11 2016-07-29 Peugeot Citroen Automobiles Sa Dispositif de gestion d'erreurs sur un bus universel serie
DE102015122844A1 (de) 2015-12-27 2017-06-29 Faro Technologies, Inc. 3D-Messvorrichtung mit Batteriepack
KR102491608B1 (ko) * 2017-10-17 2023-01-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598169A (en) * 1982-12-24 1986-07-01 Sony Corporation System for detecting a marker signal inserted in an information signal
EP1028531A1 (en) * 1998-09-01 2000-08-16 Seiko Epson Corporation Deserializer, semiconductor device, electronic device, and data transmission system
EP1164570A1 (en) * 1999-11-29 2001-12-19 Seiko Epson Corporation Driver with built-in ram, display unit with the driver, and electronic device
US20040228427A1 (en) * 2003-05-16 2004-11-18 Wang Yung Da Timing recovery loop with non-integer length

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299625A (ja) 1987-05-29 1988-12-07 Nec Corp デ−タ転送方式
JPH08317015A (ja) * 1995-05-15 1996-11-29 Hitachi Ltd リセット機構付きエクステンダ
JPH09282062A (ja) * 1996-04-17 1997-10-31 Canon Inc インタフェース
US6266715B1 (en) 1998-06-01 2001-07-24 Advanced Micro Devices, Inc. Universal serial bus controller with a direct memory access mode
US7446774B1 (en) * 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
JP3950926B2 (ja) * 1999-11-30 2007-08-01 エーユー オプトロニクス コーポレイション 画像表示方法、ホスト装置、画像表示装置、およびディスプレイ用インターフェイス
JP3526019B2 (ja) * 1999-11-30 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示システム、画像表示装置、および画像表示方法
JP2001195048A (ja) * 2000-01-11 2001-07-19 Mitsubishi Electric Corp 画像表示装置
JP5261858B2 (ja) * 2002-10-01 2013-08-14 日亜化学工業株式会社 通信制御装置およびその駆動方法並びにｌｅｄ表示器
JP4030055B2 (ja) * 2002-11-26 2008-01-09 インターナショナル・ビジネス・マシーンズ・コーポレーション フォーマット変換回路
US20050226338A1 (en) * 2004-04-05 2005-10-13 Honeywell International, Inc. Camera theft detection system
JP4075898B2 (ja) * 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4186940B2 (ja) * 2005-03-23 2008-11-26 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4207912B2 (ja) * 2005-03-24 2009-01-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598169A (en) * 1982-12-24 1986-07-01 Sony Corporation System for detecting a marker signal inserted in an information signal
EP1028531A1 (en) * 1998-09-01 2000-08-16 Seiko Epson Corporation Deserializer, semiconductor device, electronic device, and data transmission system
EP1164570A1 (en) * 1999-11-29 2001-12-19 Seiko Epson Corporation Driver with built-in ram, display unit with the driver, and electronic device
US20040228427A1 (en) * 2003-05-16 2004-11-18 Wang Yung Da Timing recovery loop with non-integer length

Also Published As

Publication number Publication date
TWI308448B (en) 2009-04-01
TW200705938A (en) 2007-02-01
CN1838102A (zh) 2006-09-27
KR20060103148A (ko) 2006-09-28
JP2006268260A (ja) 2006-10-05
EP1705627B1 (en) 2008-05-21
KR100737000B1 (ko) 2007-07-09
DE602006001230D1 (de) 2008-07-03
US20060227710A1 (en) 2006-10-12
US7600061B2 (en) 2009-10-06
EP1705627A1 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
CN100442263C (zh) 数据传输控制装置及电子设备
CN100386718C (zh) 数据传输控制装置及电子设备
CN100363913C (zh) 数据传输控制装置及电子设备
CN100373780C (zh) 数据传输控制装置及电子设备
CN100449519C (zh) 数据传输控制装置及电子设备
CN100432974C (zh) 数据传输控制装置及电子设备
CN100380819C (zh) 数据传输控制装置及电子设备
US20050201157A1 (en) Data transfer control device and electronic instrument
JP4924560B2 (ja) データ転送制御装置及び電子機器
JP4661810B2 (ja) データ転送制御装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20170322