CN100426669C - 双工器和使用其的电子设备 - Google Patents

双工器和使用其的电子设备 Download PDF

Info

Publication number
CN100426669C
CN100426669C CNB028109597A CN02810959A CN100426669C CN 100426669 C CN100426669 C CN 100426669C CN B028109597 A CNB028109597 A CN B028109597A CN 02810959 A CN02810959 A CN 02810959A CN 100426669 C CN100426669 C CN 100426669C
Authority
CN
China
Prior art keywords
acoustic wave
surface acoustic
duplexer
wave filters
stacked package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028109597A
Other languages
English (en)
Other versions
CN1513229A (zh
Inventor
岩本康秀
井上将吾
伊形理
堤润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Publication of CN1513229A publication Critical patent/CN1513229A/zh
Application granted granted Critical
Publication of CN100426669C publication Critical patent/CN100426669C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/644—Coupled resonator filters having two acoustic tracks
    • H03H9/6456—Coupled resonator filters having two acoustic tracks being electrically coupled
    • H03H9/6469—Coupled resonator filters having two acoustic tracks being electrically coupled via two connecting electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H03H9/0047—Balance-unbalance or balance-balance networks using surface acoustic wave devices having two acoustic tracks
    • H03H9/0066—Balance-unbalance or balance-balance networks using surface acoustic wave devices having two acoustic tracks being electrically parallel
    • H03H9/0076—Balance-unbalance or balance-balance networks using surface acoustic wave devices having two acoustic tracks being electrically parallel the balanced terminals being on opposite sides of the tracks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0023—Balance-unbalance or balance-balance networks
    • H03H9/0028—Balance-unbalance or balance-balance networks using surface acoustic wave devices
    • H03H9/0085—Balance-unbalance or balance-balance networks using surface acoustic wave devices having four acoustic tracks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6436—Coupled resonator filters having one acoustic track only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/644—Coupled resonator filters having two acoustic tracks
    • H03H9/6456—Coupled resonator filters having two acoustic tracks being electrically coupled
    • H03H9/6469—Coupled resonator filters having two acoustic tracks being electrically coupled via two connecting electrodes
    • H03H9/6476—Coupled resonator filters having two acoustic tracks being electrically coupled via two connecting electrodes the tracks being electrically parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2250/00—Indexing scheme relating to dual- or multi-band filters

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

一种双工器包括：两个表面声波滤波器，二者具有不同的波段中心频率；和一相位匹配电路，用于使所述两个表面声波滤波器的相位彼此匹配。在该双工器中，所述两个表面声波滤波器之一是梯型表面声波滤波器，而所述两个表面声波滤波器中的另一个包括并联连接的两个或更多个双模型表面声波滤波器。

Description

双工器和使用其的电子设备
技术领域
本发明涉及使用带通型表面声波滤波器的双工器。
背景技术
近年来，由于移动通信系统一直在发展，便携式电话和便携式信息终端也一直在迅速扩展。在此趋势中，制造商也在争相开发性能更高、体积更小的终端。用于便携式电话的系统既包括模拟系统也包括数字系统，并且在这些系统中使用的频带包括各种范围，例如800MHz～1GHz波段和1.5GHz～2.0GHz波段。
通过便携式电话最近的发展，现在便携式终端在双模(例如模拟模式和数字模式的组合，或者两种数字模式的组合：TDMA(时分多址)和CDMA(码分多址))和双波段(800MHz波段和1.9GHz波段的组合，或者900MHz波段和1.8GHz波段或1.5GHz波段的组合)方面表现出很高的性能。在此情况下，这些便携式电话中所用的部件也一直在发展以实现高性能。与此同时，对于更小和更便宜的便携式电话和部件的需求也持续存在。
在这些便携式终端中，双工器用于进行信号的分支和生成。双工器通常包括多个滤波器和一阻抗匹配电路。一般地，所述多个滤波器包括带通滤波器、带阻滤波器或是这两种滤波器的组合。不过，近来也一直在开发使用表面声波滤波器的双工器，以获得性能更高、体积更小的终端。
图1A和1B示出了这种双工器。图1A是所述双工器的结构方框图，图1B则显示了所述双工器的频率特性。在图1B所示的图中，横坐标轴表示频率(向右是增加的方向)，纵坐标轴表示通过强度(向上是增加的方向)。如图1A中所示，双工器10包括：两个滤波器12和13，阻抗匹配电路11(以下简称为匹配电路11)，公共端子14，以及独立端子15和16。滤波器12和13每个都包括一表面声波滤波器，并且具有不同的通带中心频率F1和F2(F2＞F1)。举例来说，滤波器12是用于发射的滤波器，而滤波器13是用于接收的滤波器。下文中，可将滤波器12和13分别称为发射滤波器12和接收滤波器13。例如，在用于1.9GHz波段的双工器中，频率F1与F2之间的频差大约为100MHz。
设置匹配电路11用于防止滤波器12和13互相降低对方的滤波特性。以下用Z1来表示滤波器12关于公共端子14的特性阻抗，用Z2来表示滤波器13的特性阻抗。如果从公共端子14输入的信号的频率是F1，由于匹配电路11的存在，滤波器12的特性阻抗Z1等于公共端子14的特性阻抗值，而滤波器13的特性阻抗Z2是无穷大，并且其反射系数为1。如果信号的频率是F2，滤波器12的特性阻抗Z1是无穷大，并且其反射系数为1，而滤波器13的特性阻抗Z2等于公共端子14的特性阻抗值。
日本未审专利公开No.6-310979、10-126213和2001-267881揭示了使用表面声波滤波器的双工器。在这些公开中，日本未审专利公开No.6-310979和10-126213提出了在匹配电路方面的改进。日本未审专利公开No.2001-267881揭示了一种梯型表面声波滤波器、一种双模型表面声波滤波器和一种用于配备有双工器的无线设备的高频电路。另外，日本未审专利公开No.11-340772揭示了将梯型表面声波滤波器与双模型表面声波滤波器的组合作为双波段滤波器而非双工器使用。
如图2中所示，发射和接收都使用梯型表面声波滤波器的双工器也是公知的。所述梯型表面声波滤波器中的每个谐振器20都是单端口表面声波谐振器，该单端口表面声波谐振器包括交指型变换器21和夹着该交指型变换器21的反射器22和23。
尽管日本未审专利公开No.6-310979、10-126213描述了在匹配电路方面的改进，可是没有具体说明所述双工器的发射和接收滤波器。另外，虽然日本未审专利公开No.2001-267881描述了一种梯型表面声波滤波器和一种双模型表面声波滤波器，但没有公开有关双工器与表面声波滤波器中所需的电力持久性之间的关系，以及双工器与表面声波滤波器的发射/接收波段之间的关系。
此外，日本未审专利公开No.11-340772中所揭示的表面声波滤波器在两个波段中心频率之一是另一个的2～4倍的条件下使用。该公报没有涉及这样一种双工器，即，在其中一滤波器的特性上升(或下降)影响另一滤波器的特性下降(或上升)。
在图2所示的双工器中，接收滤波器13的低频波段与发射滤波器12的通带相重叠，所述低频波段的抑制不够强，在发射波段中会造成串扰，如图3中的虚线所示。
发明内容
因此，本发明的目的就是提供一种使用双模型表面声波滤波器的双工器，从而改进电力持久性和滤波特性。
上述目的利用一种双工器来实现，该双工器包括：两个表面声波滤波器，二者具有不同的波段中心频率；和一相位匹配电路，用于使所述两个表面声波滤波器的相位彼此匹配。在这种双工器中，所述两个表面声波滤波器之一是梯型表面声波滤波器，而所述两个表面声波滤波器中的另一个包括并联连接的两个或更多个双模型表面声波滤波器。所述梯型表面声波滤波器在电力持久性上更优秀并且具有陡的下降。另一个表面声波滤波器，作为耦合的双模型表面声波滤波器，由于有并联连接的两个或更多个双模型表面声波滤波器，不仅具有陡的上升，而且实现了良好的滤波特性，其具有降低的插入损耗和大大改进的电力持久性。此外，有了改进的电力持久性，所述双模型表面声波滤波器就可以位于所述双工器的前端(与公共端子相连的第一级滤波器)。
附图说明
图1A是传统双工器的结构方框图；
图1B显示了图1A中的双工器的频率特性；
图2示出使用传统表面声波滤波器的传统双工器；
图3显示了图2中的双工器的频率特性；
图4示出根据本发明第一实施例的双工器；
图5显示了具有单个DMS滤波器的结构与具有并联连接的两个DMS滤波器的结构在特性上的差别；
图6示出根据本发明第二实施例的双工器；
图7A示出具有平衡输出的双工器的电路结构；
图7B示出所述平衡输出；
图8示出根据本发明第三实施例的双工器；
图9显示了根据本发明第三实施例的双工器的滤波特性；
图10A和10B显示了随着并联连接的DMS滤波器的数量的增加在电力持久性方面的改进；
图11显示了根据本发明第四实施例的双工器的滤波特性；
图12A是根据本发明第五实施例的双工器的截面视图；
图12B是取掉封帽后的双工器的平面图；
图13A至13F示出根据本发明第五实施例的双工器的叠层封装中所包含的多个层；
图14显示了根据本发明第五实施例的双工器的芯片与引线接合焊盘层之间的连接；
图15A和15B是显示了梯型表面声波滤波器与DMS滤波器之间的阻抗对比的图。
图16显示了双模型表面声波滤波器的特性；
图17是根据本发明第六实施例的双工器的公共接地/脚焊盘层的底部面从上向下看的透视图；
图18A至18F示出根据本发明第七实施例的双工器的叠层封装中所包含的多个层；
图19A是根据本发明第八实施例的双工器的封帽安装层的平面图；
图19B是图19A中的双工器的引线接合焊盘层的平面图；
图20A示出根据本发明第九实施例的双工器的电路结构；
图20B是图20A中的双工器的引线接合焊盘层的平面图；
图21A示出根据本发明第十实施例的双工器的电路结构；
图21B、21C和21D是显示可以在图21A中的双工器中使用的引线接合焊盘层的示例的平面图；
图22A至22E示出根据本发明第十一实施例的双工器的叠层封装中所包含的多个层；
图22F是根据第十一实施例的双工器的叠层封装的仰视图；
图22G是根据第十一实施例的双工器的截面视图；
图23是显示第十一实施例中所用的相位匹配线图案的特性阻抗的稳定性和对比示例的特性阻抗的稳定性的曲线图；
图24A至24G示出相对于本发明第十一实施例的对比示例；
图25A显示了在图24A至24G所示对比示例中所用的单个DMS滤波器的反射特性；
图25B显示了在图22A至22G所示第十一实施例中所用的单个DMS滤波器的反射特性；
图26显示了图22A至22G中所示的第十一实施例与图24A至24G中所示的对比实施例的接收滤波器之间的插入损耗对比；
图27A至27F示出根据本发明第十二实施例的双工器；
图28显示了第五实施例的接收滤波器和第十二实施例的接收滤波器的插入损耗；
图29示出过渡区域；
图30显示了第五实施例和第十二实施例的过渡区域(MHz)；
图31示出根据本发明第十三实施例的双工器的芯片附连(die-attach)层和作为对比示例的第五实施例的芯片附连层；
图32显示了在根据第五和第十三实施例的双工器每个的高频侧的带阻抑制；
图33显示了根据本发明第十四实施例的双工器的引线接合层、芯片附连层和截面，以及作为对比示例的第五实施例的双工器的引线接合层、芯片附连层和截面；
图34显示了在根据第五和第十四实施例的双工器每个的高频侧的阻带抑制；
图35显示了根据本发明第十五实施例的双工器的芯片附连层的俯视图、公共接地/脚焊盘层的俯视图、和截面，以及作为对比示例的第五实施例的双工器的芯片附连层的俯视图、公共接地/脚焊盘层的俯视图、和截面；
图36显示了在根据第五和第十五实施例的双工器每个的高频侧的阻带抑制；
图37是示出根据本发明第十六实施例的双工器的芯片与引线接合焊盘层之间的连接的平面图；
图38是示出根据本发明第十六实施例的双工器的另一示例的芯片与引线接合焊盘层之间的连接的平面图；
图39是示出根据本发明第十六实施例的双工器的又一示例的芯片与引线接合焊盘层之间的连接的平面图；以及
图40示出根据本发明第十七实施例的通信设备。
具体实施方式
下面参照附图说明本发明的具体实施例。
(第一实施例)
图4示出根据本发明第一实施例的双工器。在图4中，与前述元件相同的元件用与前述标号相同的标号来指示。图4中所示的双工器包括梯型表面声波滤波器32和纵向耦合的双模型表面声波滤波器33。梯型表面声波滤波器32是所述双工器的发射滤波器，纵向耦合的双模型表面声波滤波器33是接收滤波器。这些滤波器32和33具有不同的波段中心频率。梯型表面声波滤波器32的一端与公共端子14相连，另一端与一独立端子(发射端子)15相连。类似地，纵向耦合的双模型表面声波滤波器33的一端经由匹配电路11与公共端子14相连，另一端与一独立端子
(接收端子)16相连。
本实施例的特征之一就在于：所述发射滤波器由具有以梯状方式相连的多个单端口表面声波谐振器20的梯型表面声波滤波器32形成，而所述接收滤波器由纵向耦合的双模型表面声波滤波器33形成。下文中，梯型表面声波滤波器32简称为发射滤波器32，而纵向耦合的双模型表面声波滤波器33简称为接收滤波器33。
接收滤波器33具有这样的电路结构，在该电路结构中，多个双模型表面声波滤波器(图4所示的本实施例中的两个双模型表面声波滤波器34和35；下文中称为DMS(双模SAW)滤波器34和35)被并联连接。DMS滤波器34和35每个都包括：三个交指型变换器(下文中称为IDT)36、37和38，以及两个反射器39和40。在图4中，为方便起见，没有为DMS滤波器35的元件分配标号。IDT 36、37和38被布置得沿表面声波的传输方向彼此相邻。举例来说，反射器39和40是栅状反射器，并且被布置得分别与IDT 37和38相邻。DMS滤波器35具有与DMS滤波器34相同的结构。
按照下述方式将两个DMS滤波器34和35并联连接起来。DMS滤波器34的IDT 36的梳状电极之一与DMS滤波器35的IDT 36的梳状电极之一相连，并且这些梳状电极与匹配电路11的一端相连。每个IDT 36的梳状电极的另一个接地。DMS滤波器34的IDT 37的梳状电极之一与DMS滤波器34的IDT 38的梳状电极之一相连。同样地，DMS滤波器35的IDT 37的梳状电极之一与DMS滤波器35的IDT 38的梳状电极之一相连。这些相连的梳状电极还与接收端子16相连。IDT 37和38的另一梳状电极接地。
图5示出单个DMS滤波器与并联连接的两个DMS滤波器之间的特性差别。DMS滤波器具有比梯型滤波器少很多对的IDT，并且由于IDT电极指的电阻，在插入损耗上也有显著的增加。尤其是，在频率很高(图5所示的示例中的1.9GHz波段)的情况下，电极宽度小到0.5μm，因此，插入损耗变得非常大。为避免这种情况，将开孔长度(opening length)为单个DMS滤波器的开孔长度一半的两个DMS滤波器并联连接起来。结果，所述电极指的电阻降至1/4，而插入损耗降低了1.2dB。一般地，如果将N个开孔长度降至1/N的DMS滤波器并联连接，则电极指的电阻变为1/(N×N)。因此，并联连接的DMS滤波器的数量应该增加至消除由于所述电阻导致的插入损耗。
另外，多个DMS滤波器(在图4所示的示例中是两个DMS滤波器)的并联连接分散了高电力，并且降低了一个DMS滤波器所需的电力。这样，可以保证用于所述双工器的足够高的电力持久性。后面将具体解释电力持久性。此外，与公共端子14相连的发射滤波器32的多个表面声波谐振器是按照串联支路布置的多个串联支路谐振器。这样，发射滤波器32的接收波段的阻抗就变得更高，同时可以降低所述接收滤波器的插入损耗。
在上述说明中，发射滤波器32的波段中心频率F1低于接收滤波器33的波段中心频率F2，并且使用梯型表面声波滤波器的发射滤波器32的通带的下降部分地与接收滤波器33的上升相重叠。不过，即使F1高于F2，也可以实现使接收滤波器33的插入损耗降低和电力持久性改进的双工器。
并联连接的DMS滤波器的数量并不限于两个，可以是三个或更多。后面将具体说明本发明的这一方面。
图4中所示的IDT每个都按下述方式形成。通过在一基板上溅射来形成主要含Al的合金膜或Al合金多层膜，所述基板由按预定角度(例如，42度，Y切割，X传播)切割出的诸如LiTaO3的压电材料制成。接着进行曝光和刻蚀，以在Al合金膜或多层膜中形成图案。发射滤波器32和接收滤波器33可以具有独立的基板或一公共基板。这也适用于本发明的所有其他实施例。
(第二实施例)
图6示出根据本发明第二实施例的双工器。在该图中，与第一实施例中相同的元件用与第一实施例中相同的标号来指示。图6中所示的双工器不同于第一实施例的双工器，在前者中通过修改过的连接使所述接收滤波器具有平衡(差动)输出。图6中所示的双工器具有这种接收滤波器45。在图4中接地的DMS滤波器34与35的IDT 37的梳状电极彼此相连，并且还与接收端子46相连。通过接收端子46和另一接收端子16可以获得平衡输出。
图7A和7B示出了平衡输出。图6中所示的双工器为图7A中的双工器100。平衡输出是具有相同幅值和相反相位的信号输出，如图7B中接收信号1和接收信号2所示那样。采用平衡输出，设计用于诸如便携式电话的电子设备的电路就更容易。尤其是，当双工器与后级的IC相连时，可以输出彼此的相位相差180度的两个接收信号的结构比单输出结构更有利。
(第三实施例)
图8示出了根据本发明第三实施例的双工器。在该图中，与前面实施例中相同的元件用与前面实施例中相同的标号来指示。本实施例的接收滤波器50具有这样一种结构，其中并联连接的一个或多个DMS滤波器被级联起来。在图8所示的示例中，一组两个DMS滤波器34和35与另一组两个DMS滤波器相连。在图8中，用标号51和52来指示第二级的并联连接的两个DMS滤波器。DMS滤波器34和51的IDT 37的梳状电极彼此相连，DMS滤波器34和51的IDT 38的梳状电极彼此相连，如图8中所示。为了做图简单，标号37和38只分配给DMS滤波器34的IDT。DMS滤波器35和52的IDT 37与38的梳状电极也彼此对应地相连，如图8中所示。
图9显示了根据图8中所示的第三实施例的双工器的滤波特性。图9中所示的特性是在发射滤波器32的波段中心频率F1低于接收滤波器50的波段中心频率F2的情况下获得的。正如已知，梯型表面声波滤波器在电力持久性方面更优秀并且表现出更陡的下降。另一方面，在本实施例中，在特性上具有陡的上升的多个DMS滤波器被并联连接起来，并且进一步被级联，以便可以降低插入损耗并大大改进电力持久性。如图9中所示，接收滤波器33的通带的上升(在低频侧)比所述梯型表面声波滤波器的要陡。另外，可以降低插入损耗，并且可以改进发射滤波器32侧的抑制。
在上述说明中，发射滤波器32的波段中心频率F1低于接收滤波器50的波段中心频率F2，并且发射滤波器32的通带的上升至少部分地与DMS滤波器50的下降相重叠。不过，即使F1高于F2，也可以实现使接收滤波器50的插入损耗降低和电力持久性大大改进的双工器。
图10A和10B示出增加并联连接的DMS滤波器的数量以改进电力持久性的情况。
本发明的发明人进行了关于图8中所示结构的电力持久性测试。在该测试中，向发射端子15施加电力，并且从公共端子14取出信号。在正常的电力持久性测试中，随着将电力施加给发射滤波器32，在持续一定时间后，发射滤波器32应该首先击穿。可是，在对图8中所示的结构进行的电力持久性测试中，接收滤波器50首先击穿，如图10A中所示。这是因为，由于发射滤波器32与接收滤波器50之间的轻微的阻抗失配引起了接收滤波器50中的电力泄漏，而电力泄漏又导致了接收滤波器50的击穿。
为了改进所述DMS滤波器的电力持久性，将一组并联连接的三个DMS滤波器与另一组并联连接的三个DMS滤波器级联起来。所述DMS滤波器每个的开孔长度都是单个DMS滤波器的开孔长度的1/3。结果，降低了施加给每个DMS滤波器的电力，并且增加了电力持久性，如图10B中所示。
这样，当DMS滤波器用作双工器的接收滤波器时，就电力持久性而言，单个DMS滤波器或级联的单个DMS滤波器不合适。因此，有必要将两个或更多个DMS滤波器并联连接。
(第四实施例)
图11示出根据本发明第四实施例的双工器。在该图中，与前面实施例中相同的元件用与前面实施例中相同的标号来指示。图11中所示的双工器不同于第三实施例的双工器，在前者中，通过修改过的连接使所述接收滤波器具有平衡(差动)输出。这种接收滤波器被显示为图11中的接收滤波器55。在本实施例中，在图8中接地的DMS滤波器51和52的IDT 36的梳状电极彼此相连，并且所述梳状电极还与接收端子46相连。通过接收端子46和另一接收端子16可以获得平衡输出。
(第五实施例)
图12A是根据本发明第五实施例的双工器的纵向截面视图。图12B是将图12A中所示的封帽取掉后的双工器的平面图。本实施例是具有第一至第五实施例其中一种结构的封装双工器。下面说明的封装可以应用于具有第一至第五实施例的结构之外的其他结构的双工器。
图12A中所示的双工器包括：叠层封装60，芯片69，相位匹配线图案72，以及封帽67。叠层封装60具有如图12A所示的层叠的五个层61至65。层61是封帽安装层。层62是引线接合焊盘层。层63是芯片附连层。层64是相位匹配线图案层。层65是公共接地/脚焊盘层。层61至65每个都由其相对介电常数(ε)约为9.5的材料制成，例如氧化铝或玻璃陶瓷。封帽安装层61和引线接合焊盘层62形成所述封装内的阶状部分。所述阶状部分形成了容纳芯片69的凹腔。芯片69被容纳在该凹腔中，并且可以由单个芯片单元或多个(例如，两个)芯片单元形成。在单个芯片单元的情况下，发射滤波器和接收滤波器形成在单个压电基板上。另一方面，在使用了两个芯片69的情况下，发射滤波器形成在所述两个芯片的一个中，而接收滤波器形成在另一个中。本实施例中，使用了单个芯片69。使用导电胶合剂71将该芯片69固定到形成在芯片附连层63上的芯片附连单元70上。芯片附连单元70形成芯片安装表面，它是由诸如Al的导电材料制成的。叠层封装60的尺寸大约为5mm×5mm×1.5mm，或3.8mm×3.8mm×1.5mm，其中封装的高度(厚度)是1.5mm。
封帽67放置在封帽安装层61上。图13A是图12A和12B中所示的双工器的平面图。封帽67气密地将芯片69密封起来。封帽67用诸如Au电镀或Ni电镀的金属电镀形成。在叠层封装60的多侧，形成有多条半圆槽83。在图13A所示的示例中，槽83在每一侧形成三条。这些槽83从封帽安装层61连续延续到公共接地/脚焊盘层65。在所述槽83每条中都设置有导电层以形成连接路径(侧垛)(side castel lat ion)75(参看图12A)。连接路径75在所述多个层间建立了连续性，也可用作外部连接端子。稍后将对图13A中所示的“公共接地”加以说明。
图12B是取掉图12A中所示的封帽67后的结构的平面图。在取掉封帽67后，可以看到芯片69、封帽安装层61和部分引线接合焊盘层62。如图12B中所示，由诸如Al的导电材料制成的密封环74形成在封帽安装层61上。封帽67放置在密封环74上。封帽安装层61在中心有一开孔73。开孔73形成用于容纳芯片69的凹腔。密封环74与除去位于四个侧表面的中心的四条连接路径75之外的其他连接路径75相连。
芯片69形成第一至第四实施例中任何一个的梯型表面声波滤波器和DMS滤波器。例如，芯片69可以形成图8中所示的梯型表面声波滤波器32和DMS滤波器50。在此情况下，梯型表面声波滤波器32是发射滤波器，而DMS滤波器50是接收滤波器。标号77所指示的框是示意性地显示的梯型表面声波滤波器32的多个谐振器(多个电极和多个反射器的图案)。标号78所指示的框是同样示意性地显示的DMS滤波器50的多个谐振器(多个电极和多个反射器的图案)。如图8中所示，使用形成在基板上的布线图来布线这些谐振器。所述多个谐振器还与形成在芯片69的基板上的多个引线接合焊盘79相连。所述基板由诸如LiTaO3的压电单晶材料制成(例如，43度，Y切割，X传播)。所述基板上的多个电极按下述方式形成。通过溅射来形成主要含Al的合金膜(例如Al-Cu或Al-Mg)或主要含Al的合金多层膜(例如Al-Cu/Cu/Al-Cu，Al/Cu/Al，Al/Mg/Al，或Al-Mg/Mg/Al-Mg)，然后曝光。在所述膜上进行刻蚀和构图以在基板上形成所述多个电极。
使用多条接合线68将多个引线接合焊盘79与形成在引线接合焊盘层62上的多个引线接合焊盘80连接起来。举例来说，接合线68可以由Al-Si制成。所述多个引线接合焊盘79其中一些设置有通孔861至864以建立与其他层的电连接。
如图13B中所示，引线接合焊盘层62在中心有一开孔84。开孔84比封帽安装层61的开孔73小。多个引线接合焊盘79沿开孔84的两个相对侧来布置。在多个引线接合焊盘79上还形成有布线图。
图14示出芯片69与引线接合焊盘层62之间的连接。在图14中，标号751至7512指示12条连接路径(侧垛)75。对标号751至7512的注释说明了对应的连接路径的功能。连接路径751和752形成DMS滤波器50的第一级(由图8中的DMS滤波器34和35形成的级)的多个接地。连接路径753建立了与图8中所示的发射端子15的脚垛(由稍后要说明的脚焊盘形成)的连接。连接路径754形成梯型表面声波滤波器32的多个接地。连接路径755形成DMS滤波器50的第一级的多个接地或梯型表面声波滤波器32的多个接地。连接路径756建立与图8中所示的公共端子(天线端子)14的脚垛的连接。连接路径757和758形成DMS滤波器50的第二级(由图8中的DMS滤波器51和52形成的级)的多个接地。连接路径759建立与图8中所示的接收端子16的脚垛的连接。连接路径7510和7511形成DMS滤波器50的第二级的多个接地。连接路径7512未与引线接合焊盘层62上的图案相连。
如上所述，DMS滤波器50的第一级的多个接地与连接路径(由稍后将说明的脚焊盘形成的外部连接端子)751和752(可以包括连接路径755)相连，DMS滤波器50的第二级的多个接地与连接路径(外部连接端子)757、758、7510和7511相连。以此方式加强所述多个接地，以便减少电感成分，并可增加阻带抑制。形成上述多个接地的连接路径751、752、757、758、7510和7511(可以包括连接路径755)被与形成在封帽安装层61上的密封环74和形成在公共接地/脚焊盘层65的上表面上的公共接地图案76连通起来(使具有公共的接地)。换言之，这些连接路径未与中间层62、63和64连通起来。这样，可以显著地增加所述双工器的阻带抑制。后面将参照图16来具体说明这个方面。
具有上述功能的连接路径751至7511利用导引线与对应的多个引线接合焊盘80相连。在所述多个引线接合焊盘80中，标号801所指示的一个是设置在相位匹配线图案72的入口(一端)的引线接合焊盘，标号802所指示的一个是设置在相位匹配线图案72的出口(另一端)的引线接合焊盘。这些焊盘801和802经由通孔861和862与形成在相位匹配线图案层64上的相位匹配线图案72的入口和出口相连。
芯片附连层63具有图13C所示的结构。构成所述接地图案的芯片附连单元70形成在芯片附连层63之上。在芯片附连单元70中，形成有四个与芯片69接触的厚漆块(thick-paint block)。在形成芯片附连单元70时，通过厚厚地油漆这些块，来形成所述四个厚漆块。如图12A中所示，使用导电胶合剂71将芯片69附连到芯片附连单元70上。所述四个厚漆块在芯片69的整个底部面上扩展导电胶合剂71。芯片附连单元70通过导引图案87与用作接地的连接路径751、752和755相连。不过，芯片附连单元70不与图14中所示的形成DMS滤波器50第二级的接地的连接路径757、758、7510和7511相连。这样，在DMS滤波器50中的第一级与第二级之间没有连续性。采用这种接地结构，可以改进所述滤波器的抑制，这将在后面说明。
设置芯片附连层63覆盖在图13D中所示的相位匹配线图案层64上方。如图13D中所示，相位匹配线图案72形成在相位匹配线图案层64上。相位匹配线图案72是被弯曲以便保持预定长度的线图案。相位匹配线图案72由主要含铜(Cu)、银(Ag)、钨(W)等的导电材料制成。更具体来说，在相位匹配线图案层64上形成导电膜，然后通过激光修整等来构图，从而形成相位匹配线图案72。相位匹配线图案层64的两端与通孔861和862相连。相位匹配线图案72是宽约80μm至120μm的带状线图案。夹着相位匹配线图案72的接地电位图案形成用于所述带状线的接地。和采用电路元件不同，产品的质量基本与相位匹配线图案72相一致。因此，可以获得稳定的滤波特性。
下面，将说明相位匹配线图案72的功能。图15A和15B是显示图2中所示的传统双工器的接收滤波器(梯型表面声波滤波器13用作所述接收滤波器)与图8中所示的本发明的双工器的接收滤波器(DMS滤波器50用作所述接收滤波器)之间的阻抗对比的曲线图。如图15A中所示，在相位旋转前，梯型表面声波滤波器13和DMS滤波器50具有不同的阻抗特性。为了将相位旋转后发射波段的阻抗增加到无穷，与DMS滤波器50相连的相位匹配线图案72应该优选地具有0.28λ至0.34λ的长度，如图15B中所示。这里，λ表示通过DMS滤波器50传播的表面声波的波长。另一方面，就梯型表面声波滤波器13来说，设置了约为0.2λ至0.25λ(λ/4)的相位匹配线图案，以便相位旋转后的发射波段的阻抗接近无穷(λ表示通过梯型表面声波滤波器13传播的表面声波的波长)。
此外，接地图案88和89形成在相位匹配线图案层64上，如图13D中所示。接地图案88通过通孔863和864与引线接合焊盘层62上的多个引线接合焊盘80中对应的一个相连。接地图案89与多条连接路径75中对应的一条相连。由于按这种方式将接地图案88和89形成在相位匹配线图案64上，可以增强所述多个接地，降低所述电感成分，并且增加抑制。
接地图案88和89被布置得不与其他层的信号线和与这些信号线相连的接合焊盘相重叠。更具体来说，接地图案88和89被布置得不与与连接路径753(发射信号)、756(发射/接收信号)和759(接收信号)相连的多个图案以及多个引线接合焊盘80相重叠。采用这种布置，可以降低所述多个信号与所述多个接地之间的电容成分，并且可以实现改进的阻抗匹配。因此，可以降低所述双工器中的插入损耗。
公共接地/脚焊盘层65设置在相位匹配线图案64下方。图13E是公共接地/脚焊盘层65的俯视图，图13F是公共接地/脚焊盘层65的底部面从上向下看的透视图。公共接地图案76形成在公共接地/脚焊盘层65的上面上。公共接地图案76基本上覆盖了所述上面的整个面积。公共接地图案76与除去信号连接路径753、756和759之外的其他连接路径75相连，并且还通过通孔863和864与图13D中所示的多个接地图案88和图13D中所示的多个引线接合焊盘80中对应的焊盘相连。采用这种结构，通过增强所述多个接地，可以降低电感成分，并且增加抑制。
公共接地/脚焊盘层65的底部面是所述双工器的安装面。通过将所述安装面正对一布线板，将所述双工器安装在所述布线板上，如图13F中所示，分别与如图14所示的连接路径751至7512相连的脚焊盘(脚垛)661至6612形成在所述安装面上。脚焊盘661至6612用作外部接线端子，并且与布线板上对应的电极接触，从而建立电连接。脚焊盘661和662是用于DMS滤波器50的第一级的接地端子。脚焊盘663是所述双工器的发射端子15。脚焊盘664是用于梯型表面声波滤波器32的接地端子。脚焊盘665是用于DMS滤波器50的第一级的接地端子或用于梯型表面声波滤波器32的接地端子。脚焊盘666是天线可与之相连的公共端子14。脚焊盘667和668用作用于DMS滤波器50的第二级的接地端子。脚焊盘669是接收端子16。脚焊盘6610和6611是用于DMS滤波器50第二级的接地端子。脚焊盘6612是与公共接地图案76相连的接地端子。在图12A和12B中，这些脚焊盘简单显示为脚焊盘66。
将重点放在接地结构上，可将第五实施例的上述结构总结如下。
对于DMS滤波器50具有下述结构的情况，即，在该结构中，并联连接的双模型表面声波滤波器34和35组与另一并联连接的双模型表面声波滤波器51和52组级联起来，包含在叠层封装60中的中间层62、63和64没有用于在两个双模型表面声波滤波器之间使多个接地连通的图案。因此，可以改进DMS滤波器50的阻带抑制。
另外，对于DMS滤波器50具有下述结构的情况，即，在该结构中，并联连接的双模型表面声波滤波器34和35组与另一并联连接的双模型表面声波滤波器51和52组级联连接起来，包含在叠层封装60中的引线接合焊盘层62具有：多个第一焊盘(与连接路径751和752(也可包括连接路径755)相连的多个引线接合焊盘)，其利用多条接合线68与第一级的双模型表面声波滤波器34和35的多个接地相连；和多个第二焊盘(与连接路径757、758、7510和7511相连的多个引线接合焊盘80)，其通过引线接合与第二级的双模型表面声波滤波器51和52的多个接地相连。多个第一焊盘和多个第二焊盘是引线接合焊盘层62上的多个独立(非公共)接地。
图16显示了一两级DMS滤波器的滤波特性，所述两级DMS滤波器具有利用多个引线接合焊盘与第一级和第二级都连通的多个接地(引线接合焊盘层62使所述多个接地连通)；图16还显示了DMS滤波器50的滤波特性，所述DMS滤波器50具有彼此没有用所述多个引线接合焊盘80连通的用于第一级和第二级的多个独立接地。如从图16中所能看到的，没有使多个接地连通的DMS滤波器50的阻带抑制显著地改进了。为了实现图16中所示的效果，有必要保持形成在芯片69中的DMS滤波器50中的第一级与第二级的多个接地之间的彼此独立。
对于具有下述结构的DMS滤波器50的情况，即，在该结构中，并联连接的双模型表面声波滤波器34和35组与另一并联连接的双模型表面声波滤波器51和52组级联起来，借助形成叠层封装60的上表面的第一层61和形成公共接地图案76的第二层65，所述多个双模型表面声波滤波器的多个接地与第一级和第二级都连通起来。中间层62、63和64没有将多个接地连通起来。采用这种结构，可以改进阻带抑制，并且可以容易地避免外部噪音的不利影响。
另外，对于具有下述结构的DMS滤波器50的情况，即，在该结构中，并联连接的双模型表面声波滤波器34和35组与并联连接的双模型表面声波滤波器51和52的另一级级联起来，多个第一焊盘(与连接路径751和752(可以包括连接路径755)相连的多个引线接合焊盘80)通过引线接合与第一级的双模型表面声波滤波器34和35的多个接地相连，多个第二焊盘(与连接路径757、758、7510和7511相连的多个引线接合焊盘80)与第二级的双模型表面声波滤波器51和52的多个接地相连，多个第一焊盘与多个第二焊盘与形成在叠层封装60的外表面(第五实施例中的底部表面)上的多个外部连接端子(脚焊盘66)相连。采用这种结构，增强了所述多个接地，并且降低了电感成分，从而增加了阻带抑制。
包含在叠层封装60中的层61至65每个都具有一与形成在叠层封装60的外表面上的多个接地端子(除去脚焊盘663、666、669之外的其他脚焊盘66)相连的接地图案(即，封帽安装层61上的密封环74，层62上的多个接合焊盘80，层63上的芯片附连单元70，层64上的接地图案88和89，以及层65上的公共接地图案76)。采用这种结构，增强了所述多个接地，并且降低了电感成分，从而增加了阻带抑制。
包含在叠层封装60中的层62至64每个都具有与形成在叠层封装60的外表面上的多个接地端子(除去脚焊盘663、666、669之外的其他脚焊盘66)相连的多个接地图案(即，层62上的多个接合焊盘80，层63上的芯片附连单元70，层64上的接地图案88和89)。所述多个接地图案每个都位于不与形成叠层封装60上的信号线图案(与连接路径753、756和759相连的信号线图案)和与所述信号线图案相连的多个接合焊盘相重叠的位置。采用这种结构，可以降低电容成分，并且因此可以实现改进的阻抗匹配。这样，可以降低双工器的插入损耗。
尽管利用上述示例来说明了第五实施例，可以对第五实施例的结构进行各种变型。例如，叠层封装60并不限于所述五层结构，而是可以包含希望数量的层(例如，六层)。另外，芯片69具有由单压电材料制成的基板，因此，有助于降低双工器的尺寸。不过，梯型表面声波滤波器32和DMS滤波器50可以形成在分离的基板上。所述双工器的部件所用的材料不限于上述材料，也可以使用其他合适的材料。此外，梯型表面声波滤波器32和DMS滤波器50可以不具有上述数量的级。另外，可以使用前述实施例的梯型表面声波滤波器和DMS滤波器中任何一个来代替梯型表面声波滤波器32和DMS滤波器50。
(第六实施例)
图17是根据本发明第六实施例的双工器的公共接地/脚焊盘层65A的下表面(底部面)从上向下看的透视图。在该图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。除去公共接地/脚焊盘层65A外，本实施例具有与第五实施例的双工器大致相同的结构。用作接地端子的脚焊盘661、662、664、665、667、668、6610、6611和6612通过多个通孔92与如图13E所示的公共接地图案76相连。采用这种结构，可以增强所述双工器的多个接地，并且可以降低电感成分，从而增加阻带抑制。
(第七实施例)
图18A至18F示出包含在根据本发明第七实施例的双工器的叠层封装中的每一层。在这些图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。第七实施例在所述公共接地/脚焊盘层的结构上不同于第五实施例。形成在图18E和18F中所示的公共接地/脚焊盘层65B的上面的公共接地被一窄分隔槽93分成了两个公共接地图案76A和76B。公共接地图案76A与连接路径751和752相连，并且形成了DMS滤波器50的第一级的多个接地。公共接地图案76B与连接路径757、758、7510和7511相连，并且形成了DMS滤波器50的第二级的多个接地。公共接地图案76A不与连接到梯型表面声波滤波器32的接地的连接路径754相连。另外，由于连接路径755用作DMS滤波器50的第一级的接地，公共接地图案76A就只用作DMS滤波器50的公共接地。这样，在DMS滤波器50中，第一级的公共接地就完全与第二级的公共接地分离开来。因此，可以实现有效接地避免了外部噪音的不利影响的双工器。
(第八实施例)
图19A和19B是根据本发明的第八实施例的双工器的封帽安装层61A和引线接合焊盘层62的平面图。在这些图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。第八实施例在封帽安装层的结构上与第五实施例不同。形成在封帽安装层61A上的密封环74通过通孔863和864与连接到连接路径755和752的多个引线接合焊盘80相连。采用这种结构，进一步增强了所述双工器的多个接地，并且降低了电感成分，从而更进一步增加了阻带抑制。
(第九实施例)
图20A示出根据本发明第九实施例的双工器200的电路结构。图20B是双工器200的引线接合焊盘层62A的平面图。在这些图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。第九实施例在所述匹配电路的结构上与第五实施例不同。如图20A所示，双工器200包括两个匹配电路111和112。匹配电路111插在两个滤波器32和50之间，并且调节滤波器32和50的相位。匹配电路112设置在DMS滤波器50的输出侧。
为了实现图20A中所示的结构，双工器200包括图20B中所示的引线接合焊盘层62A。如图20B中所示，线图案94和95形成在引线接合焊盘层62A上。线图案94形成匹配电路111的部分，而线图案95形成匹配电路112。更具体来说，线图案94形成匹配电路111在公共端子14与梯型表面声波滤波器32之间的部分，并且线图案94和图13D中所示的相位匹配线图案72形成匹配电路111在公共端子14与DMS滤波器50之间的部分。线图案94通过通孔861与相位匹配线图案72的一端相连。线图案95形成在引线接合焊盘804(引线接合到与DMS滤波器50相连的接收端子16上)与连接路径759(与对应于接收端子16的脚焊盘669相连)之间。采用这种结构，可以在几个点调节双工器200的阻抗，从而可以实现改进的阻抗匹配。结果，降低了双工器200的插入损耗。在图20B中所示的示例中，线图案94是直线图案，而线图案95是曲线图案。不过，如接下来将要说明的那样，也可以使用其它形状的图案。
(第十实施例)
图21A示出根据本发明第十实施例的双工器210的电路结构。图21B至21D是显示双工器210的引线接合焊盘层的各种示例的平面图。在这些图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。如图21A中所示，双工器210具有与图20A中所示的双工器200相同的电路结构。
图21B中所示的引线接合焊盘层62B在线图案94中具有一通孔96。通孔96与图13D中所示的相位匹配线图案72相连。通过调节通孔96的位置，就可以调节形成在公共端子14与DMS滤波器50之间的相位匹配线图案的线长。图21B中所示的线图案97是一直线图案。
图21C中所示的引线接合焊盘层62C具有形成匹配电路111的线图案98。改变线图案98的长度来调节所述线长。线图案98在几个点被弯曲，并且比图21B中所示的线图案94长。除了用弯曲线图案95代替了直线图案97，图21D中所示的引线接合焊盘层62D与图21B中所示的引线接合焊盘层62B相同。
采用第十实施例的上述结构中的任何一种，都可以在几个点调节双工器210的阻抗，并且可以实现改进的阻抗匹配。结果，可以降低双工器210的插入损耗。
(第十一实施例)
图22A至图22G示出了根据本发明第十一实施例的双工器。在图22A至22G中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。本实施例在所述芯片附连层的结构上与第五实施例不同。图22C显示了在第十一实施例中所用的芯片附连层63A。应该注意，图22A、22B、22D至22F与图13A、13B、13D至13F相同。图22G是根据第十一实施例的双工器的截面视图。
如图22C中所示，接地图案101形成在芯片附连层63A上。接地图案101被布置在覆盖图22D中所示的相位匹配线图案72的位置。接地图案101和图22E中所示的公共接地图案76夹着相位匹配线图案72。接地图案101具有四个厚漆块102，芯片69安装在这些块102上。环绕每个通孔861和862都形成有孔103，以便防止接地图案101接触与相位匹配线图案72相连的通孔861和862。
由于相位匹配线图案72插在上、下接地图案101与76之间，可以实现改进的阻抗匹配，并且可以降低插入损耗。其原因如下。特性阻抗可以用下面的方程式来表示：
Z0＝(L/C)1/2
图12A中所示的相位匹配线图案72包括插在芯片附连单元70与公共接地图案76之间的多个部分和插在封帽67与公共接地图案76之间的多个部分(线图案72的两端的邻域中的多个部分)。由于封帽67距相位匹配线图案72有一距离，相位匹配线图案72也就距所述接地有一距离。这样，在封帽67与相位匹配线图案72之间的多个部分处形成的电容小于其他部分处的电容。如从上述方程式所能看到的，C越小，特性阻抗越高。如果希望的特性阻抗是50Ω，相位匹配线图案72的特性阻抗可能超过50Ω。另一方面，在图22A至22G中所示的结构中，相位匹配线图案72的全部长度都插在公共接地图案76与形成在芯片附连层63A上的接地图案101之间。这样，相位匹配线图案72的任何部分都靠近所述接地，从而，特性阻抗可以容易地设置为希望的阻抗50Ω。
图23是显示第十一实施例中所用的相位匹配线图案72的特性阻抗的稳定性和一对比示例的特性阻抗的稳定性的曲线图。在图23的曲线图中，横坐标轴表示相位匹配线图案72的长度(mm)，纵坐标轴表示特性阻抗(Ω)。对比示例是一具有图24A至24G所示结构的双工器。与第十一实施例的芯片附连层63A不同的是，对比示例的芯片附连层(图24C中所示)只覆盖了相位匹配线图案72的中心。如图24G中所示，封帽67覆盖了相位匹配线图案72两端的邻近区域。与图13A至13F中所示的结构不同的是，图24C中所示的芯片附连层具有只与一条连接路径相连的芯片附连单元。图24B中所示的引线接合层也与图22B和13B中所示的结构都不同。如图23中所示，在第十一实施例中，无论相位匹配线图案72的长度是多少，特性阻抗都稳定在约50Ω。另一方面，在所述对比示例中，特性阻抗不稳定，有时超过50Ω，最大时达到65Ω，如箭头所示。当特性阻抗超过50Ω时，就不能正常执行阻抗匹配，并且双工器的插入损耗将增加。
图25A显示了在图24A至24G中所示的对比示例中所用的独立接收滤波器(DMS滤波器)的反射特性。图25B显示了在图22A至22G中所示的第十一实施例中所用的独立接收滤波器(DMS滤波器50)的反射特性。这里，“独立接收滤波器”指双工器的发射滤波器未与公共端子14相连的情形。在所述对比示例中，当特性阻抗高达约65Ω时，通带中的阻抗匹配偏离50Ω。结果，所述接收滤波器的插入损耗变大了，如图26中所示。另一方面，在第十一实施例中，相位匹配线图案72的特性阻抗稳定在约50Ω，如图23中所示。这样，对于独立接收滤波器50的反射特性，通带位于50Ω附近，从而，可以执行更好的阻抗匹配。结果，接收滤波器50的插入损耗较小，如图26中所示。尤其是，对于用于高于800MHz的波段(例如1900MHz)的双工器，使用了如前所述的具有低介电常数的封装材料。在此情况下，特性阻抗的变化变得相当大，除非用上、下接地表面覆盖相位匹配线图案72，如图22A至22G中所示。根据上述事实，可知图22A至22G中所示的结构尤其适合用于800MHz或更高的高频波段。
(第十二实施例)
图27A至27F示出根据本发明第十二实施例的双工器。在这些图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。本实施例的特征之一就是所述相位匹配线图案通过多个通孔与所述封装上的多个引线接合焊盘相连，并且所述多个通孔中的电阻降低了，从而降低了插入损耗。如图27B中所示，两个通孔8610和8611形成在引线接合焊盘层62A上的焊盘801中，两个通孔8612和8613形成在引线接合焊盘层62A上的焊盘802中。通孔8610、8611、8612和8613还形成在芯片附连层63B和相位匹配线图案层64A中。通孔8610和8611与相位匹配线图案72A的入口部分相连。通孔8612和8613与相位匹配线图案72A的出口部分相连。由于通孔8610、8611、8612和8613形成在三层中，所述多个通孔每个都具有这样高的电阻值，以至于可以影响所述接收滤波器的插入损耗。这些通孔设置在相位匹配线图案72A的任一端，以便可以降低每个通孔的电阻值。
图28显示了第五实施例和第十二实施例的每个接收滤波器(DMS滤波器)的插入损耗。在第五实施例中，通孔861设置在相位匹配线图案72的一端，通孔862设置在另一端。另一方面，在第十二实施例中，两个通孔都设置在相位匹配线图案72A的每一端。如图28中所示，第十二实施例的插入损耗小于第五实施例的插入损耗(大约相差0.4dB)。
为相位匹配线图案72A的每一端设置两个或更多个通孔可以改进过渡区域。图29示出多个过渡区域。对于滤波特性包括-4dB的插入损耗和-50dB的阻带抑制的情况，过渡区域表示这两个衰减值过渡的范围(MHz)。换言之，所述衰减值的频率范围即是过渡区域。过渡区域的值越小，滤波器就表现出更合适的有角度的和更陡的特性。特别地，用于1900MHz波段的滤波器具有彼此接近的发射波段和接收波段，因此，该滤波器优选地应该具有较小的过渡区域和较陡的滤波特性。如果过渡区域小，在生产过程中，频率漂移的许可范围就可以更宽，生产率也就可以显著地提高。
在第十二实施例中，插入损耗非常小，相应地，过渡区域也很小。图30显示了第五实施例和第十二实施例的过渡区域(MHz)。对于第五和第十二实施例每个都测量了两个样品。第十二实施例的过渡区域的平均值小大约0.65MHz。这样，可知第十二实施例可以大大提高生产率。
(第十三实施例)
图31示出根据本发明第十三实施例的双工器的芯片附连层63C和作为对比示例的第五实施例的芯片附连层63。所述双工器每个都使用两个芯片691和692。芯片691形成梯型表面声波滤波器32，而芯片692形成DMS滤波器50。在第五实施例中，导电胶合剂71被施加在芯片附连单元70上，并且芯片691和692的下表面接合在芯片附连单元70上。由于导电胶合剂71还被施加到其上没有形成芯片附连单元70的十字状部分上，就增强了芯片691和692的下表面的多个接地。另一方面，第十三实施例的芯片附连层63C具有被进一步增强的接地。芯片附连层63C上的接地图案105具有比芯片附连单元50大的面积。这一接地图案105的面积也比两个芯片691和692的底部面的组合面积大。在这个方面中，接地图案105与图22C中所示的接地图案101相同。利用导电胶合剂71将芯片691和692接合到接地图案105上。即使将芯片691和692放置在偏离预定位置的位置，芯片691和692的下表面也没有从接地图案105伸出，因为接地图案105具有较大的面积。由于导电胶合剂71还被施加到其上没有形成接地图案105的十字状部分，芯片691和692的下表面的多个接地被增强了。结果，即使芯片691和692从预定位置偏离，也可以确保接地表面形成在整个表面上。为了进一步增强所述多个接地，第十三实施例的多个导引图案87a加工得比第五实施例的多个导引图案87更宽。更为优选的是，多个导引图案87a每个都应该具有200μm或更大的宽度。
图32显示了第五实施例和第十三实施例的双工器每个的高频侧的阻带抑制。由于在第十三实施例中进一步增强了所述多个接地，阻带抑制也进一步增加了。
(第十四实施例)
图33显示了根据第十四实施例的双工器的引线接合层62、芯片附连层63D和截面，以及作为对比示例的第五实施例的双工器的引线接合层62、芯片附连层63和截面。除了用芯片附连层63D代替了芯片附连层63，第十四实施例与第五实施例相同。形成在芯片附连层63D上的接地图案108具有延伸自与第五实施例中的相同的芯片附连单元70的导引图案106和107。导引图案106和107分别与通孔863和864相连，通孔863和864与对应的引线接合焊盘相连。在这种结构中，接地图案108不仅通过所述多个通孔与多条连接路径相连，还与多个接地的多个外部连接端子(侧垛)相连。从而，芯片69的下面的多个接地可以被进一步增强。这样，大量通向外部连接端子的连接路径和接地图案将增强芯片69的下面的多个接地。
图34显示了第五实施例和第十四实施例的双工器每个的高频侧的阻带抑制。由于在第十四实施例中进一步增强了所述多个接地，阻带抑制也进一步增加了。
(第十五实施例)
图35显示了根据第十五实施例的双工器的芯片附连层63E的俯视图、公共接地/脚焊盘层65的俯视图和双工器的截面，以及作为对比示例的第五实施例的双工器的芯片附连层63的俯视图、公共接地/脚焊盘层65的俯视图和双工器的截面。除了用芯片附连层63E代替了芯片附连层63，第十五实施例与第五实施例相同。形成在芯片附连层63E上的接地图案110具有延伸自与第五实施例中相同的芯片附连单元70的多个导引图案111。多个导引图案111每个都与每个对应的通孔112相连。多个通孔112还形成在相位匹配线图案层64中，并且通孔112每个的一端都与公共接地图案76相连。在此结构中，接地图案110通过多个通孔112与公共接地图案76相连，从而可以进一步增强芯片69的下面的多个接地。公共接地图案76是实心接地表面，其通过连接路径751等与多个外部连接端子相连。因此，可以进一步增强芯片69的下面的多个接地。
图36显示了第五实施例和第十五实施例的双工器每个的高频侧的阻带抑制。由于在第十五实施例中进一步增强了所述多个接地，阻带抑制也进一步增加了。
(第十六实施例)
图37是显示根据本发明第十六实施例的双工器的芯片69与引线接合焊盘层62E之间的连接的平面图。在该图中，与前述实施例中相同的元件用与前述实施例中相同的标号来指示。根据第五至第十五实施例的双工器每个都包括图8中所示的单输出结构的DMS滤波器80。另一方面，根据第十六实施例的双工器具有与图11中所示结构相同的结构。更具体来说，本实施例的双工器包括具有平衡输出结构的DMS滤波器55。为了实现平衡输出，图14中所示的连接被改为图37中所示的连接。在图14中与连接路径7510和7511相连的芯片侧上的引线接合焊盘在此示例中被分成两个焊盘。连接路径758、759和7510建立了与图11中所示的接收端子16、DMS滤波器55的第二级(由DMS滤波器51和52形成的级)的多个接地和接收端子46的连接。在图14中与连接路径7510和7511相连的芯片侧上的引线接合焊盘在此示例中被分成两个焊盘。在此结构中，图13F中所示的脚焊盘668用作接收端子16，脚焊盘669用作接地端子，脚焊盘6610用作接收端子46。
图38示出具有平衡输出的双工器的另一示例。这种双工器包括引线接合焊盘层62F。通过按如下方法修改图14中所示的连接来形成这种双工器中的连接。在图14中与连接路径7510和7511相连的芯片侧上的引线接合焊盘在此示例中被分成两个焊盘。另外，连接路径7512建立了与图11中所示的接收端子46的连接。
图39示出具有平衡输出结构的双工器的另一示例。这种双工器包括引线接合焊盘层62G。通过按如下方法修改图14中所示的连接来形成这种双工器中的连接。在图14中与连接路径7510和7511相连的芯片侧上的引线接合焊盘在此示例中被分成两个焊盘。另外，连接路径759和7510分别建立了与图11中所示的接收端子16和46的连接。此外，连接路径7511和7512形成DMS滤波器55的第二级的多个接地。
当然可以修改图37至39中所示双工器中的任何一个，以便实现第六至第十五实施例的任意特征。
(第十七实施例)
图40是示出根据本发明第十七实施例的电子设备的方框图。该电子设备是便携式电话，图40中还显示了该便携式电路的发射/接收系统。为了做图简单，没有显示诸如音频处理系统的其他结构。图40所示的便携式电路中使用了前述实施例的双工器之一。
所述便携式电话包括RF(射频)单元170、调制器单元171和IF(中频)单元172。RF单元170包括天线173、双工器174、低噪音放大器183、级间滤波器184、混频器(乘法器)175、本地振荡器176、级间滤波器177、混频器(乘法器)178、级间滤波器179，以及功率放大器180。来自所述音频处理系统的音频信号由调制器171进行调制，RF单元170的混频器178利用本地振荡器176的振荡信号对调制后的音频信号进行频率变换(混频)。接着混频器178的输出通过级间滤波器179和功率放大器180被发送到双工器174。作为根据本发明的双工器，双工器174包括发射滤波器1741、接收滤波器1742和匹配电路(未示出)。来自功率放大器180的发射信号通过双工器174被发送到天线173。
在天线173处接收到的接收信号通过双工器174的接收滤波器1742、低噪音放大器183和级间滤波器184被发送到混频器175。混频器175通过级间滤波器177接收来自本地振荡器176的振荡频率，然后变换所述接收信号的频率，以将变换后的频率输出到IF单元172。IF单元172经由IF滤波器181接收所述信号。解调器182解调所述信号，然后将解调后的音频信号输出到所述音频处理系统(未示出)。
由于图40中所示的通信设备包括本发明的双工器，所以可以实现具有高电力持久性的良好的滤波特性。
至此已经说明了本发明第一至第十七实施例。不过，本发明并不限于上述实施例，而是还可以有其他各种实施例。
正如所述，根据本发明可以实现具有改进的电力持久性和滤波特性的双工器以及使用这种双工器的电子设备。
最后，将本发明的结构、功能和效果总结如下：
1)本发明提供了一种双工器，其包括：两个表面声波滤波器，二者具有不同的波段中心频率；和一相位匹配电路，用于使所述两个表面声波滤波器的相位彼此匹配。在这种双工器中，所述两个表面声波滤波器之一是梯型表面声波滤波器(例如，由图4中的标号32所指示)，而所述两个表面声波滤波器的另一个包括并联连接的两个或更多个双模型表面声波滤波器(例如，由图4中的标号33所指示)。所述梯型表面声波滤波器在电力持久性上更优秀并且具有陡的下降。另一个表面声波滤波器，作为耦合的双模型表面声波滤波器，由于有并联连接的两个或更多个双模型表面声波滤波器，不仅具有陡的上升，而且实现了良好的滤波特性，其具有降低的插入损耗和大大改进的电力持久性。此外，有了改进的电力持久性，所述双模型表面声波滤波器就可以位于所述双工器的前端(与公共端子相连的第一级滤波器)。
2)例如，如图4中所示，1)中所述的两个或更多个双模型表面声波滤波器可以具有单端输出。
3)例如，如图6中所示，所述两个或更多个双模型表面声波滤波器可以具有平衡输出。采用平衡输出，就可以容易地设计其中使用了所述双工器的电子设备以及所述双工器之后的级中的电子电路。
4)在1)至3)所述双工器的任何一个中，所述梯型表面声波滤波器可以用于发射，而所述两个或更多个双模型表面声波滤波器可以用于接收。采用这种结构，就可以实现一种双工器，在其滤波特性中，所述发射滤波器的通带的下降陡，所述接收滤波器的通带的上升也陡，插入损耗大大降低，并且电力持久性也大大提高了。
5)本发明还提供了另一种双工器，其包括：两个表面声波滤波器，二者具有不同的波段中心频率；和一相位匹配电路，用于使所述两个表面声波滤波器的相位彼此匹配。在这种双工器中，所述两个表面声波滤波器之一是梯型表面声波滤波器(例如，由图8中的标号32指示)，而所述两个表面声波滤波器的另一个包括并联连接的两个或更多个双模型表面声波滤波器(例如，由图8中的标号34、35、51和52指示)，所述两个或更多个双模型表面声波滤波器被级联。采用这种级联连接，可以进一步改进所述接收滤波器的低频波段的抑制和所述接收滤波器的电力持久性。
6)在5)所述的双工器中，所述两个表面声波滤波器的另一个可以通过级联并联连接的两个双模型表面声波滤波器来形成，如图8中所示。
7)在5)或6)所述的双工器中，所述并联连接的双模型表面声波滤波器的最后一个可以具有单端输出，如图8中所示。
8)在5)所述的双工器中，所述并联连接的双模型表面声波滤波器的最后一个可以具有平衡输出，如图11中所示。
9)在5)至8)所述的双工器的任何一个中，所述梯型表面声波滤波器可以用于发射，而所述纵向耦合的双模型表面声波滤波器可以用于接收，如图8和11中所示。
10)在1)至9)所述的双工器的任何一个中，与双工器的公共端子相连的梯型表面声波滤波器的多个谐振器可以是串联支路谐振器，如图4和8中所示。采用这种结构，所述发射滤波器的接收波段中的阻抗增加了，并且所述接收滤波器的插入损耗降低了。
11)在1)至10)所述的双工器的任何一个中，所述两个表面声波滤波器之一的通带的上升可以至少部分地与所述两个表面声波滤波器的另一个的通带的下降相重叠，如图10A和10B中所示。这是所述两个表面声波滤波器的通带之间的关系的一个示例。
12)本发明还提供有一种双工器，其包括：两个表面声波滤波器，二者具有不同的波段中心频率；和一相位匹配电路，用于使所述两个表面声波滤波器的相位彼此匹配。在这种双工器中，所述两个表面声波滤波器和所述相位匹配电路被收容在叠层封装(例如，由图12中的标号60所指示)中。所述两个表面声波滤波器之一是梯型表面声波滤波器(例如，由图11中的标号32所指示)，而所述两个表面声波滤波器的另一个包括至少一组并联连接的多个双模型表面声波滤波器(例如，由图11中的标号34和35或标号51和52所指示)。
13)例如，如图13D中所示，在12)所述的双工器中，所述相位匹配电路可以由一线图案形成。由于线图案几乎不在产品质量中引起变化，所以可以获得稳定的滤波特性。
14)在12)所述的双工器中，用于所述两个表面声波滤波器的另一个的相位匹配电路可以由长度为0.25λ至0.34λ的线图案形成，其中λ表示通过所述双模型表面声波滤波器传输的表面声波的波长。
15)在12所述的双工器中，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且在所述叠层封装中，由除去多个中间层之外的层将所述双模型表面声波滤波器的多个接地连通起来。采用这种结构，可以增加阻带抑制。例如，该结构由第五实施例具体实现。
16)在12)所述的双工器中，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且所述叠层封装可以包含一引线接合焊盘层，该引线接合焊盘层具有在其上形成的第一焊盘和第二焊盘。通过引线接合将第一焊盘与第一组双模型表面声波滤波器的接地连接起来，通过引线接合将第二焊盘与第二组双模型表面声波滤波器的接地连接起来。另外，第一和第二焊盘用作所述引线接合焊盘层上的独立的接地。采用这种结构，可以增加阻带抑制。例如，该结构由图13B中所示的引线接合焊盘层62具体实现。
17)在12)所述的双工器中，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且通过形成所述叠层封装的上表面的第一层(例如，由图13A中的标号67所指示)和形成一公共接地的第二层(例如，由图13E中的标号76所指示)将所述第一和第二双模型表面声波滤波器的接地连通起来。采用这种结构，可以增加阻带抑制，并且可以容易地避免外部噪音的不利影响。
18)在12)所述的双工器中，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且第一焊盘(例如，由图13B中的标号80所指示)和第二焊盘(与连接路径7510和7511相连的焊盘)都可以与形成在所述叠层封装的外表面上的多个外部连接端子相连。在该结构中，通过引线接合将第一焊盘与第一组双模型表面声波滤波器的接地连接起来，将第二焊盘与第二组双模型表面声波滤波器的接地连接起来。采用这种结构，可以增强所述双工器的多个接地，并且可以降低电感成分。从而，可以增加阻带抑制。
19)在12)所述的双工器中，包含在所述叠层封装中的每一层都可以具有一接地图案(例如，由图13C中的标号70或图13D中的标号89所指示)，该接地图案与形成在所述叠层封装的外表面上的接地端子相连。采用这种结构，可以增强所述双工器的多个接地，并且可以降低电感成分。从而，可以增加阻带抑制。
20)在12)所述的双工器中，包含在所述叠层封装中的每个中间层都可以具有一与形成在所述叠层封装的外表面上的接地端子相连的接地图案，并且每个接地图案可以位于避免与形成在所述叠层封装上的信号线图案和与该信号线图案相连的接合焊盘相重叠的位置。采用这种结构，可以降低电容成分，并且可以实现改进的阻抗匹配。例如，该结构可由第五实施例具体实现。
21)在12)所述的双工器中，所述两个具有不同的波段中心频率的表面声波滤波器可以形成在一芯片中。另外，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且在除去所述芯片之外的叠层封装中，所述滤波器每个的接地都被连通起来。采用这种结构，可以增加阻带抑制。例如，该结构可由第五实施例具体实现。
22)12)所述的双工器进一步包括：第一芯片，其形成所述两个表面声波滤波器之一；和第二芯片，其形成所述两个表面声波滤波器的另一个。在该双工器中，所述两个表面声波滤波器的另一个具有这样一种结构，即，在该结构中，并联连接的两个双模型表面声波滤波器被级联，并且在除去所述芯片之外的叠层封装中，所述滤波器每个的接地都被连通起来。采用这种结构，可以改进阻带抑制。例如，该结构可由第五实施例具体实现。
23)在12)所述的双工器中，所述叠层封装可以包含一形成公共接地的层，并且所述公共接地通过形成在所述叠层封装的多个侧表面上的多条连接路径和形成在所述叠层封装中的多个通孔与形成在所述叠层封装的外表面上的多个外部连接端子相连。采用这种结构，可以增强所述双工器的多个接地，并且可以减少电感成分。从而，可以改进阻带抑制。例如，该结构可由第六实施例具体实现。
24)在12)所述的双工器中，所述两个表面声波滤波器的另一个可以具有这样一种结构，即，在该结构中，并联连接的第一和第二双模型表面声波滤波器被级联，并且所述叠层封装可以包含一公共接地层。在该结构中，所述公共接地层具有：第一公共接地图案，其形成用于第一组双模型表面声波滤波器的接地表面；和第二公共接地图案，其形成用于第二组双模型表面声波滤波器的接地表面。采用这种结构，可以改进阻带抑制，并且可以容易地避免外部噪音的不利影响。例如，该结构可由第七实施例具体实现。
25)在12)所述的双工器中，所述叠层封装可以包含：第一层，其具有形成在其上的多个引线接合焊盘；和第二层，其形成在第一层上并且具有一环状接地图案。另外，所述多个引线接合焊盘中的用作接地的多个焊盘与所述环状接地图案通过形成在所述叠层封装中的多个通孔相连。采用这种结构，可以进一步增强所述双工器的多个接地，并且可以降低电感成分。从而，可以进一步增加阻带抑制。例如，该结构可由第八实施例具体实现。
26)在12)所述的双工器中，所述叠层封装可以包含：第一层，其具有多个引线接合焊盘；和第二层，其上形成有所述相位匹配电路。在该结构中，所述第一层还具有一形成在其上的相位匹配电路，并且形成在所述第一层上的相位匹配电路通过形成在所述叠层封装中的一通孔与形成在所述第二层上的相位匹配电路相连。采用这种结构，可以在几个点调节所述双工器的阻抗，并且相应地，可以实现改进的阻抗匹配。从而，可以降低所述双工器的插入损耗。例如，本实施例可由第九实施例具体实现。
27)在26)所述的双工器中，形成在所述第一层上的相位匹配电路可以与所述双工器的公共端子和所述两个表面声波滤波器相连，并插入在所述双工器的公共端子与所述两个表面声波滤波器之间。
28)在26)所述的双工器中，形成在所述第一层上的相位匹配电路具有一线图案，并且所述通孔形成在所述线图案中。采用这种结构，可以在几个点调节所述双工器的阻抗，并且相应地，可以实现改进的阻抗匹配。结果，可以降低所述双工器的插入损耗。例如，该结构可由第十实施例具体实现。
29)在12)所述的双工器中，所述叠层封装可以包含：第一层，其上形成有所述相位匹配电路；和第二层，其上形成有公共接地。在该结构中，所述公共接地被布置得覆盖所述相位匹配电路的整个表面。采用这种结构，可以容易地将所述双工器的特性阻抗设置在一希望的值。例如，该结构可由第十一实施例具体实现。
30)在12)所述的双工器中，所述叠层封装可以包含：第一层，其具有形成在其上的多个引线接合焊盘；和第二层，其上形成有形成所述相位匹配电路的相位匹配线图案。在该结构中，所述多个引线接合焊盘包括通过形成在所述叠层封装中的多个通孔与所述相位匹配线图案的两端相连的引线接合焊盘。采用这种结构，可以降低所述多个通孔的总电阻值，并且也可以降低所述双工器的插入损耗。例如，本实施例由第十二实施例具体实现。
31)在12)所述的双工器中，所述叠层封装可以包含其上形成有芯片附连单元的层，并且所述两个表面声波滤波器安装在所述芯片附连单元上。在该结构中，所述芯片附连单元的面积比形成所述两个表面声波滤波器的至少一个芯片的面积大。采用这种结构，即使所述芯片偏离了指定的位置，所述芯片的整个安装表面仍可呈现为一接地表面。例如，该结构由第十三实施例具体实现。
32)在31)所述的双工器中，所述芯片附连单元可以具有与形成在所述叠层封装的侧表面上的多条连接路径相连的多个导引图案。所述多个导引图案每个都具有200μm或更大的宽度。采用这种结构，进一步增强了所述多个接地，并且可以进一步增加阻带抑制。
33)在12)所述的双工器中，所述叠层封装可以包含：第一层，其具有形成在其上的多个引线接合焊盘；和第二层，其具有形成在其上的芯片附连单元，所述两个表面声波滤波器安装在所述芯片附连单元上。在这种结构中，通过形成在所述叠层封装中的多个通孔和形成在所述叠层封装的多个侧表面上的多条连接路径，所述芯片附连单元与所述多个引线接合焊盘中用作接地的多个引线接合焊盘相连。采用这种结构，进一步增强了所述多个接地，并且可以进一步增加阻带抑制。例如，该结构可有第十四实施例具体实现。
34)在12)所述的双工器中，所述叠层封装可以包含：第一层，其上形成有芯片附连单元，所述两个表面声波滤波器安装在所述芯片附连单元上；和第二层，其上形成有公共接地。在这种结构中，所述芯片附连单元通过形成在所述叠层封装中的多个通孔和形成在所述叠层封装的多个侧面上的多条连接路径与所述公共接地相连。采用这种结构，进一步增强了所述多个接地，并且可以进一步改进阻带抑制。例如，该结构可由第十五实施例具体实现。
35)在12)至34)所述的双工器的任何一个中，所述两个表面声波滤波器的另一个中的最后一个双模型表面声波滤波器具有平衡输出。
36)本发明还提供了一种电子设备，其包括：天线；双工器，其与所述天线相连；以及发射系统和接收系统，二者与所述双工器连接。在该电子设备中，所述双工器是1)至35)所述的双工器之一。

Claims (36)

1. 一种双工器，其包括：
两个表面声波滤波器，二者连接在一个公共端子上，并具有不同的波段中心频率；以及
相位匹配电路，其用于使所述两个表面声波滤波器的相位彼此匹配，
其特征在于，
所述两个表面声波滤波器之一是梯型表面声波滤波器，而所述两个表面声波滤波器中的另一个包括并联连接的三个以上的多个双模型表面声波滤波器。
2. 根据权利要求1所述的双工器，其特征在于，所述多个双模型表面声波滤波器具有单端输出。
3. 根据权利要求1所述的双工器，其特征在于，所述多个双模型表面声波滤波器具有平衡输出。
4. 根据权利要求1至3的任一项所述的双工器，其特征在于，在发送侧设置所述梯型表面声波滤波器，而在接收侧设置所述多个双模型表面声波滤波器。
5. 根据权利要求1所述的双工器，其特征在于，
所述多个双模型表面声波滤波器的输出被结合。
6. 根据权利要求1所述的双工器，其特征在于，所述两个表面声波滤波器中的另一个通过对所述并联连接的多个双模型表面声波滤波器进行多级级联而成。
7. 根据权利要求6所述的双工器，其特征在于，所述两个表面声波滤波器中的另一个通过对所述并联连接的多个双模型表面声波滤波器进行二级级联而成。
8. 根据权利要求1所述的双工器，其特征在于，连接在所述双工器的公共端子上的所述梯型表面声波滤波器的谐振器为串联谐振器。
9. 根据权利要求1所述的双工器，其特征在于，所述两个表面声波滤波器之一的通带的上升沿的至少一部分与所述两个表面声波滤波器中的另一个的通带的下降沿的至少一部分相重叠。
10. 根据权利要求1所述的双工器，其特征在于，所述多个双模型表面声波滤波器由三个交指型变换器构成。
11. 根据权利要求1所述的双工器，其特征在于，所述梯型表面声波滤波器及所述多个双模型表面声波滤波器形成在公共的基板上。
12. 一种双工器，其特征在于包括：
把连接在一个公共端子上并具有不同的波段中心频率的两个表面声波滤波器和用于使所述两个表面声波滤波器的相位彼此匹配的相位匹配电路收容在叠层封装中，以及
所述两个表面声波滤波器之一是梯型表面声波滤波器，而所述两个表面声波滤波器中的另一个包括至少一级并联连接的三个以上的多个双模型表面声波滤波器。
13. 根据权利要求12所述的双工器，其特征在于，所述相位匹配电路由线图案形成。
14. 根据权利要求1，5及12的任一项所述的双工器，其特征在于，所述并联连接的多个双模型表面声波滤波器的通带为1.9GHz以上。
15. 根据权利要求12所述的双工器，其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
使各级的双模型表面声波滤波器的接地连通的图案形成在所述叠层封装中除去中间层之外的层上。
16. 根据权利要求12所述的双工器，其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
所述叠层封装内的引线接合焊盘层具有第一焊盘和第二焊盘，通过引线接合将第一焊盘与第一级双模型表面声波滤波器的接地连接起来，通过引线接合将第二焊盘与第二级双模型表面声波滤波器的接地连接起来；以及
所述第一和第二焊盘是所述引线接合焊盘层上独立的接地。
17. 根据权利要求12所述的双工器，其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
所述第一和第二双模型表面声波滤波器的接地通过形成所述叠层封装的上表面的第一层和形成公共接地的第二层被连通起来。
18. 根据权利要求12所述的双工器，其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
第一焊盘和第二焊盘各自与形成在所述叠层封装的外表面上的多个外部连接端子相连，通过引线接合将第一焊盘与第一级双模型表面声波滤波器的接地连接起来，通过引线接合将第二焊盘与第二级双模型表面声波滤波器的接地连接起来。
19. 根据权利要求12所述的双工器，其特征在于：
构成所述叠层封装的每一层具有接地图案，该接地图案与形成在所述叠层封装的外表而上的接地端子相连。
20. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装内的中间层各自具有与形成在所述叠层封装的外表面上的接地端子相连的接地图案；以及
每个接地图案被配置成不与形成在所述叠层封装上的信号线图案和与该信号线图案相连的多个接合焊盘相重叠的位置。
21. 根据权利要求12所述的双工器，其特征在于：
所述具有不同的波段中心频率的两个表面声波滤波器形成在芯片上；
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
每个级的接地在所述芯片之外都被连通起来。
22. 根据权利要求12所述的双工器，其包括：
第一芯片，其形成所述两个表面声波滤波器之一；以及
第二芯片，其形成所述两个表面声波滤波器中的另一个，
其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；以及
每个级的接地在所述芯片之外都被连通起来。
23. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含形成公共接地的层；并且
该公共接地通过形成在所述叠层封装的多个侧表面上的多条连接路径和形成在所述叠层封装中的多个通孔与形成在所述叠层封装的外表面上的多个外部连接端子相连。
24. 根据权利要求12所述的双工器，其特征在于：
所述两个表面声波滤波器中的另一个具有二级级联了所述并联连接的多个双模型表面声波滤波器的结构；
所述叠层封装包含公共接地层；以及
该公共接地层具有：第一公共接地图案，其用于形成所述其他的表面声波滤波器的第一级的接地表面；和第二公共接地图案，其用于形成第二级的接地表面。
25. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含：第一层，其具有引线接合焊盘；和第二层，其形成在该第一层的上部并且具有环状接地图案；以及
所述引线接合焊盘中用作接地的焊盘与所述环状接地图案通过形成在所述叠层封装中的多个通孔相连。
26. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含：第一层，其具有引线接合焊盘，和第二层，其上形成有所述相位匹配电路；
所述第一层还具有另外的相位匹配电路；以及
该另外的相位匹配电路通过形成在所述叠层封装中的通孔与形成在所述第二层上的所述相位匹配电路相连。
27. 根据权利要求26所述的双工器，其特征在于，所述另外的相位匹配电路与所述双工器的公共端子和所述两个表面声波滤波器相连。
28. 根据权利要求26所述的双工器，其特征在于：
所述另外的相位匹配电路具有线图案；以及
所述通孔形成在所述线图案中。
29. 根据权利要求12所述的双工器，其特征在于：
所述叠层图案包含：第一层，其上形成有所述相位匹配电路；和第二层，其上形成有公共接地；以及
所述公共接地被配置成覆盖整个所述相位匹配电路。
30. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含：第一层，其具有引线接合焊盘；和第二层，其上形成有用于形成所述相位匹配电路的相位匹配线图案；以及
所述线接合焊盘包括通过形成在所述叠层封装中的多个通孔与所述相位匹配用线路图案的两端相连的引线接合焊盘。
31. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含其上形成有作为导电性图案的芯片附连单元的层，所述两个表面声波滤波器安装在该芯片附连单元上；以及
所述芯片附连单元的面积比形成有所述两个表面声波滤波器的至少一个芯片的面积大。
32. 根据权利要求31所述的双工器，其特征在于：
所述芯片附连单元具有多个导引图案；以及
该多个导引图案与形成在所述叠层封装的多个侧表面上的多条连接路径相连，且都具有200μm或更大的宽度。
33. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含：第一层，其具有引线接合焊盘；和第二层，其上形成有芯片附连单元，所述两个表面声波滤波器被安装在所述芯片附连单元上；
所述芯片附连单元通过形成在所述叠层封装中的多个通孔和形成在所述叠层封装的多个侧表面上的多条连接路径，与所述引线接合焊盘中的接地相关的引线接合焊盘相连。
34. 根据权利要求12所述的双工器，其特征在于：
所述叠层封装包含：第一层，其上形成有芯片附连单元，所述两个表面声波滤波器安装在所述芯片附连单元上；和第二层，其上形成有公共接地；以及
所述芯片附连单元通过形成在所述叠层封装中的多个通孔和形成在所述叠层封装的多个侧面上的多条连接路径，与所述公共接地相连。
35. 根据权利要求12所述的双工器，其特征在于，所述两个表面声波滤波器中的另一个的最后一级具有平衡输出。
36. 一种电子设备，其包括：
天线；
双工器，其与所述天线相连；以及
发射系统电路和接收系统电路，二者与所述双工器连接，
其特征在于，所述双工器为权利要求1-3、5-13以及15-35的任一项所述的双工器。
CNB028109597A 2001-12-21 2002-10-17 双工器和使用其的电子设备 Expired - Lifetime CN100426669C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP390706/2001 2001-12-21
JP2001390706 2001-12-21
JP134770/2002 2002-05-10
JP2002134770A JP3833569B2 (ja) 2001-12-21 2002-05-10 分波器及びこれを用いた電子装置

Publications (2)

Publication Number Publication Date
CN1513229A CN1513229A (zh) 2004-07-14
CN100426669C true CN100426669C (zh) 2008-10-15

Family

ID=26625227

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028109597A Expired - Lifetime CN100426669C (zh) 2001-12-21 2002-10-17 双工器和使用其的电子设备

Country Status (7)

Country Link
US (1) US7135944B2 (zh)
EP (1) EP1465337A4 (zh)
JP (1) JP3833569B2 (zh)
KR (1) KR100593355B1 (zh)
CN (1) CN100426669C (zh)
TW (1) TWI311858B (zh)
WO (1) WO2003055067A1 (zh)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638780B1 (ko) 2003-04-25 2006-10-30 후지쓰 메디아 데바이스 가부시키가이샤 분파기
JP3853303B2 (ja) 2003-04-28 2006-12-06 富士通メディアデバイス株式会社 分波器
JP3778902B2 (ja) * 2003-04-28 2006-05-24 富士通メディアデバイス株式会社 分波器及び電子装置
JP3967289B2 (ja) * 2003-04-30 2007-08-29 富士通メディアデバイス株式会社 分波器及び電子装置
JP2005235977A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 半導体集積回路
US7446629B2 (en) 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
JP4504278B2 (ja) * 2004-08-04 2010-07-14 パナソニック株式会社 アンテナ共用器、ならびに、それを用いた高周波モジュールおよび通信機器
JP4303178B2 (ja) * 2004-08-31 2009-07-29 富士通メディアデバイス株式会社 弾性表面波装置
US20080048315A1 (en) * 2004-09-30 2008-02-28 Sanyo Electric Co., Ltd. Electronic Device and Package Used for the Same
JPWO2006040927A1 (ja) * 2004-10-08 2008-05-15 株式会社村田製作所 分波器
JPWO2006040923A1 (ja) * 2004-10-08 2008-05-15 株式会社村田製作所 分波器
JP2006135447A (ja) 2004-11-02 2006-05-25 Fujitsu Media Device Kk 分波器
JP4541853B2 (ja) * 2004-11-25 2010-09-08 日本電波工業株式会社 アンテナ分波器およびアンテナ分波器用表面弾性波フィルタ
DE102005010658A1 (de) * 2005-03-08 2006-09-14 Epcos Ag Duplexer mit verbesserter Leistungsverträglichkeit
JP4537254B2 (ja) 2005-04-28 2010-09-01 富士通メディアデバイス株式会社 弾性表面波フィルタおよび分波器
DE102005032058B4 (de) * 2005-07-08 2016-12-29 Epcos Ag HF-Filter mit verbesserter Gegenbandunterdrückung
JP2007074698A (ja) * 2005-08-08 2007-03-22 Fujitsu Media Device Kk 分波器及びラダー型フィルタ
JP2007104052A (ja) * 2005-09-30 2007-04-19 Nippon Dempa Kogyo Co Ltd 弾性表面波フィルタ
JP4534990B2 (ja) * 2006-01-12 2010-09-01 株式会社村田製作所 弾性表面波フィルタ装置及び分波器
EP1976118A4 (en) * 2006-01-18 2011-12-14 Murata Manufacturing Co ACOUSTIC SURFACE WAVE DEVICE AND LIMIT ACOUSTIC WAVE DEVICE
ATE543254T1 (de) * 2006-04-06 2012-02-15 Murata Manufacturing Co Duplexer
CN101438495B (zh) * 2006-05-08 2012-04-18 株式会社村田制作所 弹性波滤波装置和双工器
EP2031755B1 (en) * 2006-06-12 2013-11-20 Murata Manufacturing Co. Ltd. Wave demultiplexer
CN101473534B (zh) * 2006-06-21 2013-04-17 株式会社村田制作所 弹性波滤波装置及双工器
JP2008035007A (ja) 2006-07-27 2008-02-14 Fujitsu Media Device Kk フィルタ
JP4244057B2 (ja) 2006-08-30 2009-03-25 富士通メディアデバイス株式会社 バランスフィルタおよび分波器
KR100793544B1 (ko) 2006-09-07 2008-01-14 엘지이노텍 주식회사 듀플렉서
KR100790699B1 (ko) 2006-09-07 2008-01-02 삼성전기주식회사 듀플렉서
EP2068443A4 (en) * 2006-09-25 2011-08-03 Murata Manufacturing Co ACOUSTIC WAVE FILTER LIMIT
WO2008078496A1 (ja) * 2006-12-25 2008-07-03 Murata Manufacturing Co., Ltd. 弾性波装置
KR100847737B1 (ko) 2007-02-07 2008-07-23 주식회사 아이.티.에프 Ｒｆ 중계기에서의 저 형상 필터
JPWO2008108113A1 (ja) * 2007-03-01 2010-06-10 株式会社村田製作所 弾性波フィルタ装置及びデュプレクサ
JP5073355B2 (ja) * 2007-04-20 2012-11-14 太陽誘電株式会社 アンテナ分波器
CN101682313B (zh) 2007-05-28 2012-09-26 株式会社村田制作所 双工器及弹性波装置
WO2008146552A1 (ja) * 2007-05-29 2008-12-04 Murata Manufacturing Co., Ltd. 弾性波分波器
US8427258B2 (en) 2007-07-26 2013-04-23 Kyocera Corporation Surface acoustic wave device and communication device
JP5079813B2 (ja) 2007-08-30 2012-11-21 京セラ株式会社 電子部品
US8330553B2 (en) 2007-10-01 2012-12-11 Panasonic Corporation Duplexer
CN101796722B (zh) * 2007-11-15 2014-05-28 太阳诱电株式会社 弹性波器件、使用其的双工器以及使用该双工器的通信机
JP5230270B2 (ja) * 2008-05-29 2013-07-10 京セラ株式会社 分波器および無線通信機器
WO2010013778A1 (ja) * 2008-07-30 2010-02-04 京セラ株式会社 分波器、通信用モジュール部品、及び通信装置
US7821360B2 (en) 2008-08-28 2010-10-26 Northrop Grumman Systems Corporation Multi-channel surface acoustic wave filter device with voltage controlled tunable frequency response
JP4816710B2 (ja) 2008-10-30 2011-11-16 株式会社村田製作所 分波器
CN102804601B (zh) * 2009-06-26 2015-03-04 株式会社村田制作所 弹性波装置及双工器
JP2009284554A (ja) * 2009-09-03 2009-12-03 Hitachi Media Electoronics Co Ltd 弾性表面波装置、通信用フィルタ及び移動通信装置
WO2011077773A1 (ja) * 2009-12-25 2011-06-30 株式会社村田製作所 分波器
JP5528791B2 (ja) * 2009-12-28 2014-06-25 京セラ株式会社 弾性波装置および弾性波装置の製造方法ならびに実装基板に弾性波装置が実装された装置
JP5168360B2 (ja) * 2010-01-28 2013-03-21 株式会社村田製作所 分波器
JP4905614B1 (ja) 2010-10-26 2012-03-28 株式会社村田製作所 弾性波分波器
JP5679558B2 (ja) 2011-01-19 2015-03-04 太陽誘電株式会社 分波器
JP5449564B2 (ja) * 2011-01-31 2014-03-19 京セラ株式会社 分波器および通信用モジュール部品
WO2012108254A1 (ja) * 2011-02-09 2012-08-16 株式会社村田製作所 高周波モジュール
KR101595847B1 (ko) 2011-09-01 2016-02-19 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
JP6017868B2 (ja) 2011-11-04 2016-11-02 太陽誘電株式会社 分波器、フィルタ及び通信モジュール
JP5933355B2 (ja) * 2012-06-12 2016-06-08 太陽誘電株式会社 フィルタ及びデュプレクサ
JP5673897B2 (ja) 2012-08-02 2015-02-18 株式会社村田製作所 弾性波装置及び分波装置
JP6112654B2 (ja) * 2013-01-29 2017-04-12 太陽誘電株式会社 モジュール
JP5796604B2 (ja) * 2013-06-13 2015-10-21 株式会社村田製作所 分波装置
JP6176324B2 (ja) 2013-06-13 2017-08-09 株式会社村田製作所 フィルタ装置及びデュプレクサ
JPWO2015080045A1 (ja) * 2013-11-29 2017-03-16 株式会社村田製作所 分波器
JP5823581B2 (ja) * 2014-07-28 2015-11-25 太陽誘電株式会社 分波器
DE102014111901B4 (de) * 2014-08-20 2019-05-23 Snaptrack, Inc. Duplexer
JP6868025B2 (ja) * 2016-07-13 2021-05-12 京セラ株式会社 受信フィルタ、分波器および通信装置
JP2019054216A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
WO2019172032A1 (ja) * 2018-03-08 2019-09-12 株式会社村田製作所 マルチプレクサ、高周波フロントエンド回路および通信装置
WO2020184641A1 (ja) 2019-03-13 2020-09-17 株式会社村田製作所 弾性波フィルタ装置およびマルチプレクサ
JP7344662B2 (ja) * 2019-03-26 2023-09-14 太陽誘電株式会社 マルチプレクサ
DE102019119239A1 (de) * 2019-07-16 2021-01-21 RF360 Europe GmbH Multiplexer
CN112511131B (zh) * 2021-02-05 2021-05-25 成都频岢微电子有限公司 一种具有高隔离度和高通频带低频侧高陡峭度的双工器
CN112532201B (zh) * 2021-02-07 2021-08-17 成都频岢微电子有限公司 一种用于提高声表面波接收滤波器带外抑制的layout结构
RU205909U1 (ru) * 2021-03-18 2021-08-12 Общество с ограниченной ответственностью "БУТИС" Дуплексерный фильтр на поверхностных акустических волнах
CN117352983A (zh) * 2022-06-28 2024-01-05 欣兴电子股份有限公司 多层共振器线路结构及多层滤波器线路结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置
CN1267133A (zh) * 1999-03-11 2000-09-20 株式会社村田制作所 表面声波滤波器、双工器和通信装置
JP2001189639A (ja) * 1998-12-29 2001-07-10 Toshiba Corp 弾性表面波装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053417A (ja) 1991-04-19 1993-01-08 Oki Electric Ind Co Ltd 弾性表面波フイルタ
JP3388475B2 (ja) 1991-12-16 2003-03-24 富士通株式会社 分波器
JP3259459B2 (ja) 1993-08-23 2002-02-25 株式会社村田製作所 分波器
JPH07226607A (ja) 1994-02-10 1995-08-22 Hitachi Ltd 分波器、分波器モジュールおよび無線通信装置
JP3239064B2 (ja) 1996-05-28 2001-12-17 富士通株式会社 弾性表面波装置
JP3186604B2 (ja) 1996-10-09 2001-07-11 株式会社村田製作所 弾性表面波フィルタ装置
JP3222072B2 (ja) 1996-10-15 2001-10-22 富士通株式会社 分波器パッケージ
JP3224202B2 (ja) * 1996-11-28 2001-10-29 富士通株式会社 弾性表面波装置
JPH10261936A (ja) 1997-03-19 1998-09-29 Mitsubishi Electric Corp 弾性表面波フィルタ
DE19818038B4 (de) 1998-04-22 2004-07-22 Epcos Ag Dualmode-Oberflächenwellenfilter
JP3206548B2 (ja) 1998-05-14 2001-09-10 株式会社村田製作所 表面波フィルタ、共用器、通信機装置
JP4199847B2 (ja) 1998-05-22 2008-12-24 日本無線株式会社 弾性表面波デバイス及びその製造方法
JP3484090B2 (ja) 1998-12-22 2004-01-06 株式会社日立製作所 スイッチ型アンテナ共用器および移動無線端末
JP2000349591A (ja) 1999-06-08 2000-12-15 Oki Electric Ind Co Ltd 弾性表面波フィルタを用いた分波器
JP2001049965A (ja) 1999-08-10 2001-02-20 Sekisui House Ltd 面格子の取付構造
JP2001148616A (ja) 1999-11-19 2001-05-29 Nec Corp 高周波増幅器
JP3246906B2 (ja) 2000-01-01 2002-01-15 富士通株式会社 分波器
JP3520413B2 (ja) 2000-02-14 2004-04-19 株式会社村田製作所 弾性表面波フィルタ装置
JP3391346B2 (ja) * 2000-04-18 2003-03-31 株式会社村田製作所 縦結合共振子型弾性表面波フィルタ
JP3375936B2 (ja) * 2000-05-10 2003-02-10 富士通株式会社 分波器デバイス
DE60220143T2 (de) * 2002-05-16 2008-01-31 Tdk Corp. Antennenweiche
JP3764731B2 (ja) * 2002-10-18 2006-04-12 富士通メディアデバイス株式会社 多重モード弾性表面波フィルタ及び分波器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049565A (ja) * 1998-05-29 2000-02-18 Fujitsu Ltd 弾性表面波フィルタ装置
JP2001189639A (ja) * 1998-12-29 2001-07-10 Toshiba Corp 弾性表面波装置
CN1267133A (zh) * 1999-03-11 2000-09-20 株式会社村田制作所 表面声波滤波器、双工器和通信装置

Also Published As

Publication number Publication date
JP3833569B2 (ja) 2006-10-11
JP2003249842A (ja) 2003-09-05
TW200301617A (en) 2003-07-01
WO2003055067A1 (fr) 2003-07-03
EP1465337A1 (en) 2004-10-06
US20040155730A1 (en) 2004-08-12
EP1465337A4 (en) 2009-11-11
KR100593355B1 (ko) 2006-06-28
CN1513229A (zh) 2004-07-14
KR20040075707A (ko) 2004-08-30
US7135944B2 (en) 2006-11-14
TWI311858B (en) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100426669C (zh) 双工器和使用其的电子设备
CN100474774C (zh) 使用表面声波滤波器的双工器和电子设备
US6380823B1 (en) Antenna duplexer with receiving, transmitting, and antenna terminal groups separated planarly
CN100481725C (zh) 天线双工器和电子设备
JP4532825B2 (ja) 高周波スイッチモジュール
EP1365509B1 (en) Antenna duplexer
CN100397782C (zh) 双工器和使用此双工器的电子设备
JPH0818393A (ja) 分波器パッケージ
GB2388727A (en) Surface acoustic wave duplexer includes inductors
US7684764B2 (en) Duplexer using surface acoustic wave filters and electronic device equipped with the same
US20020171507A1 (en) Branching filter package
JPH08125413A (ja) 平衡不平衡変換回路
US7327206B2 (en) Surface acoustic wave duplexer
EP1746654A2 (en) High frequency electronic component
KR20030082420A (ko) 고주파 디바이스 및 통신 장치
JP3710445B2 (ja) アンテナ分波器
JP2000068706A (ja) フィルタ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Kanagawa

Co-patentee after: FUJITSU Ltd.

Patentee after: Fujitsu Media Devices Ltd.

Address before: Osaka County, Nagano Prefecture, Japan

Co-patentee before: Fujitsu Ltd.

Patentee before: Fujitsu Media Devices Ltd.

ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100804

Address after: Japan Kanagawa Prefecture

Co-patentee after: TAIYO YUDEN Co.,Ltd.

Patentee after: Fujitsu Media Devices Ltd.

Address before: Japan Kanagawa Prefecture

Co-patentee before: Fujitsu Ltd.

Patentee before: Fujitsu Media Devices Ltd.

ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

Free format text: FORMER OWNER: TAIYO YUDEN CO., LTD.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: JAPAN KANAGAWA PREFECTURE TO: TOKYO, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101201

Address after: Tokyo, Japan

Patentee after: TAIYO YUDEN Co.,Ltd.

Address before: Japan Kanagawa Prefecture

Co-patentee before: TAIYO YUDEN Co.,Ltd.

Patentee before: Fujitsu Media Devices Ltd.

CX01 Expiry of patent term

Granted publication date: 20081015

CX01 Expiry of patent term