CN100409606C - 管理数据完整性的通用输入/输出体系结构、协议和方法 - Google Patents

管理数据完整性的通用输入/输出体系结构、协议和方法 Download PDF

Info

Publication number
CN100409606C
CN100409606C CN 02816582 CN02816582A CN100409606C CN 100409606 C CN100409606 C CN 100409606C CN 02816582 CN02816582 CN 02816582 CN 02816582 A CN02816582 A CN 02816582A CN 100409606 C CN100409606 C CN 100409606C
Authority
CN
Grant status
Grant
Patent type
Prior art keywords
establishing
input
channels
output
architecture
Prior art date
Application number
CN 02816582
Other languages
English (en)
Other versions
CN1547823A (zh )
Inventor
埃里克·韦阿贾
布莱兹·范宁
戴维·J·哈里曼
戴维·M·李
比克·格勒梅尔
肯·克雷塔
贾斯明·阿亚诺维奇
韦恩·A·穆尔
Original Assignee
英特尔公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date
Family has litigation

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic regulation in packet switching networks
    • H04L47/10Flow control or congestion control
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/4252Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic regulation in packet switching networks
    • H04L47/10Flow control or congestion control
    • H04L47/30Flow control or congestion control using information about buffer occupancy at either end or transit nodes

Abstract

本发明公开了一种增强型通用输入/输出通信体系结构、协议以及相关的方法。

Description

管理数据完整性的通用输入/输出体系结构、协议和方法优先权本申请明确地要求了由Ajanovic等人于2001年8月24日递交的美国 临时申请 No.60/314,708 , 名为 "A High-speed, Point-to-Point Interconnection and Communication Architecture, Protocol and Related Methods"("高速、点到点互连和通信体系结构、协议以及相关方 法")的优先权,并且转让给本申请的受让人。技术领域本发明一般地涉及通用输入/输出(GIO)总线体系结构领域,更具体 的说,本发明涉及一种体系结构、协议以及相关的方法,用来在GIO总线 体系结构中的元件之间管理数据的完整性。背景技术计算装置例如计算机系统、服务器、网络交换机和路由器、无线通信 设备以及其它电子设备一般由许多电子组件或元件组成。这些元件通常包 括处理器、微控制器或其它控制逻辑、存储器系统、(多个)输入和输出 接口、外围元件等。为了便于这些元件之间的通信,计算装置长期依赖于 通用输入/输出(GIO)总线体系结构,以使得该计算装置的这些根本不同 的元件能够互相通信来支持由这样的装置提供的种种应用。这种传统的GIO总线体系结构最普遍的一种形式或许就是外围组件互 连总线或PCI总线体系结构。PCI总线标准(1998年12月18日发布的外 围组件互连(PCI)局域总线规范,修订版2.2)规定了多接点式(multidrop) 、并行总线体系结构,用于在计算装置中以仲裁的方式来互连芯 片、扩充板以及处理器/存储器子系统。为了本发明的目的,PCI局域总线 标准的内容在这里作为参考而被明确地引用。传统的PCI总线实现具有133兆字节每秒的吞吐量(即,33兆赫兹 32字节),而PCI 2.2标准允许每个管脚64字节的并行连接,时钟达到 133MHz,从而产生超过lGBps的理论吞吐量。在这方面,由这样的传统 多接点式PCI总线体系结构提供的吞吐量到目前为止已经提供了足够的带 宽来适应即使是最先进的计算装置(例如,多处理器服务器应用、网络装 置等)的内部通信需要。然而,联系到宽带因特网访问的广泛应用,处理 能力的新近进展将处理速度超过了 lGHz的阈值,诸如PCI总线体系结构 的传统GIO体系结构已经变成这样的计算装置中的瓶颈。通常与传统GIO体系结构联系在一起的另一个限制是,它们通常不能 很好的适宜于操作/处理同步(或者说时间相关)数据流。这样的同步数据 流的一个例子是多媒体数据流,该多媒体数据流需要同步传输机制来确保 接收数据与使用数据同速,并且音频部分与视频部分同步。传统的GIO体系结构异步处理数据,或以带宽允许的随机时间间隔处 理数据。这种同步数据的异步处理可能导致音频与视频的不重合,作为结 果,某些同步多媒体内容供应商制定了使某些数据优先于其它数据的规 贝U,例如使音频数据优先于视频数据,从而最终用户至少接收相对稳定的 音频流(即,不被打断),使得他们可以欣赏或了解正在被流式播放的歌 曲、故事等等。附图说明本发明以示例而非限制的方式被说明,附图中类似的标号指示类似的 元件,并且其中:图1是电子装置的方框图,该电子装置包括本发明的实施例的一个或 多个方面以便于该装置的一个或多个组成元件之间的通信;图2是根据本发明一个示例性实施例的示例性通信栈的示图,该通信 栈由电子装置的一个或多个元件使用以便于这些元件之间的通信;图3是根据本发明教导的示例性事务层(transaction layer)数据报的示图;图4是根据本发明一个方面的示例性通信链路的示图,该通信链路包括一个或多个虚拟信道以便于电子设备的一个或多个元件之间的通信;图5是根据本发明一个实施例,用于在EGIO (增强型通用输入/输出)体系结构中提供同步通信资源的示例性方法的流程图;图6是根据本发明的一个方面,用于在EGIO体系结构中实现流控制的示例性方法的流程图;图7是根据本发明的一个方面,用于在EGIO体系结构中实现数据完整性特征的示例性方法的流程图;图8是根据本发明的一个示例性实施例的示例性通信代理的方框图,以选择性实现本发明的一个或多个方面;图9是本发明的事务层中使用的各种分组头部格式的方框图;图10是根据本发明示例性实施例的示例性存储器体系结构的方框图,该存储器体系结构被用于帮助本发明的一个或多个方面;图ll是根据本发明一个方面的示例性链路状态机图的状态图;以及 图12是含有内容的可访问介质的方框图,所述内容当由电子设备访问时实现本发明的一个或多个方面。具体实施方式本发明的多个实施例一般地涉及通用输入/输出(GIO)体系结构、协 议和相关方法,以实现其中的流控制。在这方面,介绍了创新的增强型通 用输入/输出(EGIO)互连体系结构、相关通信协议和有关方法。根据一 个示例性实施例,EGIO体系结构的元件包括根复合体(root complex)(例如,在桥内实现)、以及端点(end point)中的一个或多个,每个元 件至少包含EGIO特征的一个子集以支持这些元件之间的EGI0通信。使用(多条)串行通信信道来执行这些元件的EGIO设备之间的通 信,所述串行通信信道使用EGIO通信协议,所述协议如下面将要详细介 绍的那样支持一个或多个创新特征,所述特征包括但不局限于虚拟通信信 道、基于尾部(tailer)的错误转发(error forwarding)、对老式(legacy) 的基于PCI的设备及其中断的支持、多种请求响应类型、流控制和/或数据 完整性管理功能。根据本发明的一个方面,通过引入EGIO通信协议栈,在每个计算装置的元件中都支持了通信协议,该栈包括物理层、数据链路 层和事务层。在本说明书各处提及的"一个实施例"或"实施例"指的是,所描述 的与该实施例有关的具体特征、结构或特性被包括在本发明的至少一个实 施例中。因此,在本说明书多个位置出现的短语"在一个实施例中"或 "在实施例中"不必都指同一个实施例。此外,所述具体特征、结构或特 性可以适当的方式结合在一个或多个实施例中。根据前述内容和下面的描述,本领域技术人员应当意识到,本发明的 一个或多个元件可以容易地以硬件、软件、传播的信号或它们的组合来实 现。术语在深入讨论创新的EGIO互连体系结构、通信协议和相关方法的细节之前,引入将在该详细描述中使用的词汇表元素是很有帮助的:• 通告(Advertise):在EGIO流控制的上下文中使用,通过使用EGIO 协议的流控制更新消息来指示接收器发送有关它的流控制信用(credit)可用性的信息的动作;• 完成器(Completer):请求所指向的逻辑设备;• 完成器ID:完成器的总线标识符(例如,号码)、设备标识符和功能 标识符中的一个或多个的组合,其唯一标识了请求的完成器;• 完成(completion):用于终止或部分终止一个序列的分组被称为完 成。根据一个示例性实现,完成对应于在前请求,并且在某些情况下 含有数据;•配置空间:EGIO体系结构中的四个地址空间中的一个。具有配置空间地址的分组被用于配置设备; •组件:物理设备(即,在单个封装之中);•数据链路层:EGIO体系结构的中间层,位于事务层(上层)和物理层 (下层)之间;•数据链路层分组(DLLP):数据链路层分组是在数据链路层产生并使用的分组,来支持在数据链路层处执行的链路管理功能; •下行流(downstream):指的是元件的相对位置或离开主桥的信息 流;•端点:具有00h类型配置空间头部的EGIO设备;•流控制:用于将来自接收器的接收缓冲器信息发送到发送器,以防止接收缓冲器溢出,并且允许发送器装置服从排序规则; •流控制分组(FCP):事务层分组,用于将来自一个组件中的事务层的流控制信息发送到另一个组件中的事务层; •功能:多功能设备的一个独立部分,在配置空间中由唯一的功能标识符(例如,功能号码)标识; •层次(Hierarchy):定义了在EGIO体系结构中实现的1/0互连拓扑结构。层次由对应于最靠近枚举设备(enumerating device)(例如,主CPU)的链路的根复合体来表征; •层次域:EGIO层次被根复合体分成多个段,所述根复合体产生不只一个EGIO接口,其中这些段被称为层次域;•主桥:将主CPU复合体连接到根复合体;主桥可以提供根复合体;• IO空间:EGIO体系结构的四个地址空间中的一个;•管线(Lane):物理链路的一组差分信号对, 一对用于发送并且一对 用于接收。N链路由N条管线组成;• 链路:两个组件之间的双单工(dual-simplex)通信路径;两个端口(一个发送, 一个接收)的集合以及它们的(多条)互连管线的集 合-•逻辑总线:在配置空间中具有相同总线号码的一系列设备之间的逻辑连接;•逻辑设备:EGIO体系结构的元件,其在配置空间中对应于唯一的设备 标识符;•存储器空间:EGIO体系结构的四个地址空间中的一个;•消息:具有消息空间类型的分组;•消息空间:EGIO体系结构的四个地址空间中的一个。如PCI中定义的特殊周期作为消息空间的子集而被包括在其中,并且因此提供了 (多个)与老式设备的接口; •(多个)老式软件模型:初始化、发现、配置以及使用老式设备所需的(多个)软件模型(例如,在例如EGIO至老式桥中包含的PCI软件模型有助于与老式设备的交互); •物理层:EGIO体系结构层,其直接面对两个组件之间的通信介质; •端口:与组件相关联的接口,在该组件和EGIO链路之间; •接收器:通过链路接收分组信息的组件是接收器(有时称为目标); •请求:用于开始序列的分组被称为请求。请求包括一些操代码,并且在某些情况下,包括地址和长度、数据或其它信息;•请求器(requester):首先将序列引入到EGIO域的逻辑设备; •请求器ID:请求器的总线标识符(例如,总线号码)、设备标识符和 功能标识符中的一个或多个的组合,其唯一的标识请求器。在大多数 情况下,EGIO桥或交换器(switch)将请求从一个接口转发到另一个 接口而不修改请求器ID。来自除了 EGIO总线的总线的桥通常应当存 储请求器ID,以在为该请求产生一个完成时使用。 •根复合体:包括主桥和一个或多个根端口的实体;•根端口:根复合体上的EGIO端口,其通过相关联的虚拟PCI-PCI桥来映射EGIO互连层次的一部分; •序列:与请求器执行单个逻辑传送相关联的零个或多个完成以及单个 请求;•序列ID:请求器ID和标记的一个和多个的组合,其中所述组合唯一地标识作为公共序列一部分的完成和请求; • 分裂事务(split transaction):含有初始事务(分裂请求)的单个逻辑传送,目标(完成器或桥)以分裂响应终止该事务,随后由完成器 (或桥)开始一个或多个事务(分裂完成),以将读取数据(如果读取)或完成消息发送回请求器; •符号(symbol):作为8比特/10比特编码的结果而产生的10比特数值;•符号时间:在管线上放置符号所需的时间段;•标记:由请求器分配到给定序列以区分它和其它序列的号码一序列ID 的一部分;•事务层分组(TLP) : TLP是在事务层中产生以运送请求或完成的分 组;•事务层:EGIO体系结构的最外层(最上层),其在事务级别进行操作(例如,读取、写入等等); •事务描述符:分组头部的元素,与地址、长度和类型一起描述事务的 属性。示例性电子装置以及EGIO体系结构图l提供了根据本发明示例性实施例的电子装置ioo的方框图,该电 子装置100包括增强型通用输入/输出(EGIO)互连体系结构、协议及相 关方法。如所示,电子装置100被描述为包含多个电子元件,包括(多 个)处理器102、根复合体(例如,包括主桥)104、交换器108以及端 点110中的一个或多个,每个元件都如所示进行耦合。根据本发明的教 导,至少根复合体104、(多个)交换器108以及端点110被赋予了 EGIO通信接口 106的一个或多个示例,以有助于本发明的实施例的一个 或多个方面。如所示,元件102、 104、 108禾Q 110中的每一个都经由EGIO接口 106通过通信链路112可进行通信地耦合到至少一个其它元件,其中通信 链路112支持一条或多条EGI0通信信道。根据一个示例性实现,在主电 子装置的初始化事件期间或者在外围设备动态连接到电子装置(例如,热 插拔设备)之后,建立了 EGIO互连体系结构的操作参数。如上面所介绍 的,电子装置IOO被确定为代表多种传统和非传统计算系统、服务器、网 络交换器、网络路由器、无线通信用户单元、无线通信电话基础设施元 件、个人数字助理、机顶盒或任何电子装置中的任何一个或多个,所述任何电子装置将从通过这里描述的EGIO互连体系结构、通信协议或相关方 法的至少一个子集的综合而产生的通信资源获益。根据图1图示的示例性实现,电子装置100具有一个或多个处理器102。如这里所使用的,(多个)处理器102控制电子装置100的功能性能力的一个或多个方面。在这个方面,(多个)处理器102可以代表多种控制逻辑的任何一个,控制逻辑包括但不局限于微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制 器等等的一个或多个。如上所述,根复合体104提供电子装置EGIO体系结构的一个或多个 其它元件108、 IIO与处理器102和/或处理器/存储器复合体之间的EGIO 通信接口。如这里所使用的,根复合体104指的是最靠近于主控制器、存 储器控制器集线器、10控制器集线器、上述的任何组合或芯片组/CPU元 件的某种组合(即,处于计算系统环境)的EGIO层次的逻辑实体。在这 方面,尽管在图1中被描述为单个单元,根复合体104可以被认为是具有 多个物理组件的单个逻辑实体。根据图1所图示的示例性实现,根复合体104组装有一个或多个 EGIO接口 106以便于与其它外围设备进行通信,所述外围设备例如是 (多个)交换器108、(多个)端点110以及(多个)老式桥114或 116,尽管没有对老式桥114或116进行具体描述。根据一个示例性实 现,每个EGIO接口 106代表不同的EGIO层次域。在此方面,图l所图 示的实现表示了具有三(3)个层次域的根复合体104。应当知道,尽管 所作的表述包括多个单独EGIO接口 106,但是可以预期其它的实施例, 其中单个接口 106具有多个端口以适应和多个设备进行通信。根据一个示例性实现,根复合体104负责识别EGIO体系结构的每个 元件的通信需求(例如,虚拟信道需求、同步信道需求等等)。根据一个 示例性实现,这样的通信需求在主装置100的初始化事件期间或它的任何 元件的初始化事件期间(例如,热插拔事件)被传送到根复合体104。在 另一个实施例中,根复合体104询问这些元件以识别通信需求。 一旦识别 了这些通信参数,根复合体104就例如通过协商过程来为体系结构的每个 元件建立EGIO通信设备的款项和条件。在这里公开的EGIO体系结构中,交换器有选择地将端点耦合到多个EGIO层次和域域以及它们之间。根据一个示例性实现,EGIO交换器具 有至少一个上行流(upstream)端口 (即、朝着根复合体104的方向)和 至少一个下行流端口。根据一个实现,交换器108将最靠近主桥的一个端 口 (即,接口的一个端口或接口 106自身)作为上行流端口,而所有其它 的端口是下行流端口。根据一个实现,交换器108对于配置软件(例如, 老式配置软件)表现为PCI—PCI桥,并且使用PCI桥机制来对事务进行 路由。在交换器108的上下文中,对等事务被定义为这样的事务,其中的接 收端口和发送端口都是下行流端口。根据一个实现,交换器108支持除了 那些与从任何端口到任何其它端口的锁定事务序列相关联的事务层分组(TLP)之外的所有类型的事务层分组。在这方面,所有广播消息一般都 会从交换器108上的接收端口被路由到它的所有其它端口。不能被路由到 端口的事务层分组一般会被交换器108确定为不支持的TLP。当将事务层 分组(TLP)从接收端口传送到发送端口时,交换机108 —般不修改它 们,除非需要进行修改以适应发送端口 (例如,耦合到老式桥114、 116 的发送端口)的不同协议需求。应当意识到,交换器108代表其它设备工作,并且在这方面,它不会 预先知道流量类型和模式。根据下面将要详细讨论的一个实现,本发明的 流控制和数据完整性方面以每个链路(per-link)为基础而实现,而不是 以端到端(end-to-end)为基础实现。因此,根据这样的实现,交换器108 参与用于流控制和数据完整性的协议。为了参与流控制,交换器108为每 个端口维持单独的流控制以提高交换器108的性能特性。类似地,交换器 108通过使用TLP检错机制检査进入交换器的每个TLP而以每个链路为 基础来支持数据完整性过程,这在下面将详细描述。根据一个实现,交换 器108的下行流端口允许形成新的EGIO层次域。继续参考图1,端点110被定义为具有00hex (十六进制00)(00h)类型配置空间头部的任何设备。端点设备110代表它自身或是代 表截然不同的非EGIO设备,可以是EGIO语义事务的请求器或完成器。 这样的端点U0示例包括但不局限于EGIO兼容(EGIO compliant)图形设备、EGIO兼容存储器控制器以及/或者实现了 EGIO和诸如通用串行总 线(USB)、以太网等某些其它接口之间的连接的设备。与下文详细讨论 的老式桥114、 116不同,担当非EGIO兼容设备的接口的端点110不会 为这些非EGIO兼容设备提供完全软件支持。虽然将主处理器复合体102 连接到EGIO体系结构的设备是根复合体104,但是它可以与位于EGIO 体系结构中的其它端点具有相同的设备类型,它们只是通过其相对于处理 器复合体102的位置来加以区分。根据本发明的教导,端点UO可以被概括为下列三个类别的一个或多 个:(1)老式与EGIO兼容端点,(2)老式端点,以及(3) EGIO兼容 端点,每个在EGIO体系结构中具有不同的操作规则。如上所述,EGIO兼容端点110与老式端点(例如,118、 120)不 同,在于EGIO端点110将具有OOh类型配置空间头部。这些端点 (110、 118和120)的每个都作为完成器支持配置请求。这些端点允许产 生配置请求,并且可以被分类为老式端点或EGIO兼容端点,但是该分类 需要遵守另外的规则。老式端点(例如,118、 120)被允许作为完成器来支持IO请求并且 被允许产生IO请求。如果老式端点(118、 120)的软件支持需求要求, 则它被允许例如根据传统的PCI操作作为完成者产生锁定语义(lock semantics)。老式端点(118、 120) —般不发布锁定请求。EGIO兼容端点110 —般不作为完成器来支持10请求并且不产生10 请求。EGIO端点110不作为完成器来支持锁定请求,并且不作为请求器 来产生锁定请求。EGIO至老式桥114、 116是专用端点110,其包括用于老式设备 (118、 120)的基本软件支持例如完全软件支持,其中所述桥将所述老式 设备连接到EGIO体系结构。在这方面,EGIO—老式桥114、 116—般具 有一个上行流端口 (也可以具有多个),并具有多个下行流端口 (也可以 只有一个)。根据老式软件模型(例如,PCI软件模型)来支持锁定请 求。EGIO—老式桥114、 116的上行流端口应当以每个链路为基础来支持 流控制并且遵守EGIO体系结构的流控制和数据完整性规则,这在下文将详细介绍。如这里所使用的,通信链路112被确定为代表多种通信介质中的任f可 一个,所述多种通信介质包括但不局限于铜线、光纤、(多条)无线通《言 信道、红外通信链路等等。根据一个示例性实现,EGIO链路112是差分 串行线路对, 一对中的每个都支持发送和接收通信,从而提供了对全双工 通信能力的支持。根据一个实现,链路提供具有初始(基本)操作频率为 2.5Ghz的可变串行时钟频率。每个方向的接口宽度可依xl、 x2、 x4、 x8、 x12、 x16、 x32物理管线而变。如上所述以及下面将要详细介绍的, EGIO链路112可以在设备之间支持多条虚拟信道,从而使用一条或多条 虚拟信道在这些设备之间提供对同步流量的不间断通信的支持,所述多条 虚拟信道例如是一条音频信道和 一条视频信道。示例性EGIO接口体系结构根据图2所图示的示例性实现,EGIO接口 106可以表示为包括了事 务层202、数据链路层204和物理层206的通信协议栈。如所示,物理链 路层接口被描述为包括逻辑子块208和物理子块210,其中每个都将在进 行下面详细讨论。事务层202根据本发明的教导,事务层202提供EGIO体系结构和设备核心之间 的接口。在这方面,事务层202的主要职责是为主设备(或代理)中的一 个或多个逻辑设备装配和拆解分组(即,事务层分组或TLP)。地址空间、事务类型和用途事务形成了在发起代理和目标代理之间的信息传送的基础。根据一个 示例性实施例,在创新的EGIO体系结构中定义了四个地址空间,包括例 如配置地址空间、存储器地址空间、输入/输出地址空间以及消息地址空 间,每个都具有自己唯一的既定用途(例如见图7,下面进行了详细的说 明)。存储器空间(706)事务包括读取请求和写入请求中的一个或多个, 以将数据发送到存储器映射位置或从该位置取出数据。存储器空间事务可 以使用两种不同的地址格式,例如短地址格式(例如,32比特地址)或长 地址格式(例如,64比特的长度)。根据一个示例性实施例,EGIO体系 结构使用锁定协议语义(即,代理可以锁定对所修改的存储器空间的访 问)来提供传统的读取、修改和写入序列。更具体地说,根据特定设备规 则(桥、交换器、端点、老式桥),允许对下行流锁定的支持。如上所 述,支持该锁定语义以帮助老式设备。10空间(704)事务用于访问IO地址空间(例如,16比特IO地址空 间)中的输入/输出映射存储器寄存器。诸如英特尔体系结构处理器以及其 它处理器的某些处理器102通过处理器的指令集而包括10空间定义。因 此,10空间事务包括读取请求和写入请求以将数据传送至10映射位置或 从该位置取出数据。配置空间(702)事务用于访问EGIO设备的配置空间。配置空间的事 务包括读取请求和写入请求。由于如此多的传统处理器一般不含有本地配 置空间,所以通过一种机制来映射该空间,所述机制即是与传统PCI配置 空间访问机制(例如,使用基于CFC/CFC8的PCI配置机制弁1)相兼容 的软件。或者,也可以使用存储器别名机制来访问配置空间。消息空间(708)事务(或简称为消息)被定义为支持通过(多个) 接口 106而在EGIO代理之间进行带内通信。由于传统的处理器不包括对 本地消息空间的支持,所以这是通过EGIO代理在接口 106中实现的。根 据一个示例性实现,诸如中断和电源管理请求的传统"边带(sideband) "信号作为消息而被实现以减少所需的用来支持这些老式信号的引 脚数目。 一些处理器以及PCI总线包括"特殊周期"的概念,其也被映射 到EGIO接口 106中的消息。根据一个实施例,消息通常分为两类:标准 消息和厂商定义消息。根据所图示的示例性实施例,标准消息包括通用消息组和系统管理消 息组。通用消息可以是单一目的地消息或广播/组播消息。系统管理消息 组可以包括中断控制消息、电源管理消息、排序控制原语(primitive)和错误信令中的一个或多个,它们的例子将在下文介绍。根据一个示例性实现,通用消息包括支持锁定事务的消息。根据该示例性实现,引入了 UNLOCK (解锁)消息,其中交换器(例如,108) — 般会通过可能参与锁定事务的任何端口来运送UNLOCK消息。在没有丰皮 锁定的时候接收到UNLOCK消息的端点设备(例如,110、 118、 120) 3每 忽略该消息。否则,将在接收到UNLOCK消息之后解锁锁定设备。根据一个示例性实现,系统管理消息组包括用于排序和/或同步的专 用消息。 一个这样的消息是FENCE (防护)消息,用于在由EGIO体系 结构的接收元件产生的事务上施加严格的排序规则。根据一个实现,只是 诸如端点的网络元件的一个精选子集对该FENCE消息作出反应。除了前 述的内容,例如通过使用下文讨论的尾部(tailer)错误转发,这里还预见 了用于指示可校正错误、不可校正错误和致命错误的消息。根据上文所介绍的本发明的一个方面,系统管理消息组使用带内消息 提供中断信令。根据一个实现,引入了 ASSERTJNTx/DEASSERTJNTx 消息对,其中断言(assert)中断消息的发布通过主桥104被发送到处理 器复合体。根据所图示的示例性实现,ASSERT一INTx/DEASSERT—INTx 消息对的使用规则反映了 PCI规范中的PCI INTxW信号的消息的使用规 贝U,如上所述。对于来自任何一个设备的Assert—INTx的每次发送,通常 都有对应的Deassert_INTx的发送。对于特定'x' (A、 B、 C或D), 一般在发送DeassertJNTx之前只发送一次AssertJNTx。交换器一般会将 AssertJNTx/DeassartJNTx消息路由到根复合体104,其中根复合体一般 会跟踪Assert一INTx/Deassart一INTx消息以产生虛拟中断信号,并且将这些 信号映射到系统中断资源。除了通用和系统管理消息组之外,EGIO体系结构建立了标准框架结 构,其中核心逻辑(例如芯片组)厂商可以定义它们自己的厂商定义消息 以迎合它们的平台的特定操作需求。该框架结构是通过公共消息头部而建 立的,在所述头部中厂商定义消息的编码被规定为"预留"。事务描述符事务描述符是用于将事务信息从起点运送到服务点并送回的机制。它 提供可扩展装置用于提供可以支持新类型的新兴应用的一般互连解决方 案。在这方面,事务描述符支持系统中的事务的标识、缺省事务排序的《參改,以及使用虚拟信道ID机制关联事务与虚拟信道。参考图3,示出了 事务描述符的示图。参考图3,根据本发明的教导示出了包括示例性事务描述符的数据手艮 的示图。根据本发明的教导,示出的事务描述符300包括全局标识符字段 302、属性字段304和虚拟信道标识符字段306。在所图示的示例性实5见 中,全局标识符字段302被描述为包括本地事务标识符字段308和源标i只 符字段310。•全局事务标识符302如这里所使用的,全局事务标识符对所有待处理的请求都是唯一的。 根据图3所图示的示例性实现,全局事务标识符302包括两个子字段:本 地事务标识符字段308和源标识符字段310。根据一个实现,本地事务丰示 识符字段308是由每个请求器产生的8比特字段,并且对于需要该请求器 的完成的所有待处理请求它是唯一的。源标识符唯一地标识EGIO层次中 的EGIO代理。因此,本地事务标识符字段和源ID —起提供了在层次域 中的事务的全局标识。根据一个实现,本地事务标识符308允许来自单个请求源的请求/完 成不依顺序(遵守下面详细讨论的排序规则)而被操作。例如,读取请求 源可以产生读取Al和A2。处理这些读取请求的目的地代理会首先返回 请求A2事务ID的完成,并且随后返回A1的完成。在完成分组头部中, 本地事务ID信息将标识哪个事务将被完成。这种机制对于使用分布式存 储器系统的装置尤为重要,因为它可以更有效的方式来操作读取请求。应 当注意,对这种不依顺序读取完成的支持假定了发布读取请求的设备将确 保完成的缓冲器空间的预先分配。如上所述,只要EGIO交换机108不是 端点(即,仅仅传送完成请求到适当的端点),它们就不需要预留缓冲器 空间。单个读取请求可以产生多个完成。属于单个读取请求的完成可以相互 不依顺序的返回。这通过在完成分组头部(即,完成头部)中提供对应于 部分完成的初始请求的地址偏移来只支持。根据一个示例性实现,源标识符字段310包含16比特值,其对每个 逻辑EGIO设备是唯一的。应当注意单个EGIO设备可以包括多个逻辑设 备。在系统配置期间以对标准PCI总线枚举机制透明的方式分配源ID 值。EGIO设备使用例如在对那些设备的初始配置访问期间可用的总线号 码信息以及用于表示例如设备号码和流号码的内部可用信息,在内部自动 地建立源ID。根据一个实现,该总线号码信息是在EGIO配置周期期间 使用与PCI配置所使用的相类似的机制而产生的。根据一个实现,总线号 码由PCI初始化机制分配并由每个设备捕获。在热插拔和热交换设备的'瞎 况下,这些设备将需要在每个配置周期访问上重新捕获该总线号码信息以 能够对热插拔控制器(例如,标准热插拔控制器(SHPC))软件栈透 明。根据EGIO体系结构的一个实现,物理组件可以包含一个或多个逻辑 设备(或代理)。每个逻辑设备被设计成响应于指定到其特定设备号码的 配置周期,即,在逻辑设备中加入了设备号码的概念。根据一个实现,在 单个物理组件中允许多达十六个逻辑设备。每个这样的逻辑设备可以包括 一个或多个流化(streaming)引擎,例如最多16个。因此,单个物理组 件可以包括多达256个流化引擎。由不同源标识符标记的事务属于不同的逻辑EGIO输入/输出(10) 源,并且从而从排序的方面来看可以相互完全独立地操作这些事务。对于 三方、对等事务的情况,如果需要可以使用防护排序控制原语来强制排 序。如这里所使用的,事务描述符300的全局事务标识符字段302遵守下 列规则的至少一个子集:(a) 每个需要完成的请求用全局事务ID (GTID)来标记;(b) 由代理发起的所有待处理的需要完成的请求一般应当分配唯一 的GTID;(c) 不需要完成的请求不使用GTID的本地事务ID字段308,并且 本地事务ID字段被认为是预留的;(d) 目标不需要以任何方式来修改请求GTID,而只是为所有与请 求相关联的完成在完成分组的头部中回应它,其中发起者使用 GTID将(多个)完成与原始请求相匹配。•属性字段304如这里所使用的,属性字段304指明了事务的特性和关系。在这方 面,属性字段304被用于提供允许修改事务的缺省操作的额外信息。这些 修改可以应用于在系统中操作事务的不同方面,例如排序、硬件一致性 (coherency)管理(例如探听(snoop)属性)和优先级。 一种示例性格 式以子字段312-318来表示属性字段304。如所示,属性字段304包括优先级子字段312。优先级子字段可以由 发起者修改以为事务分配优先级。在一个示例性实现中,事务或代理的服 务特性的等级或质量可以在优先级子字段312中实现,从而影响其它系统 元件进行的处理。预留属性字段314为将来或厂商定义用途而被预留。通过使用预留属 性字段可以实现使用优先级或安全属性的用途模型。排序属性字段316被用于提供用来传达排序类型的可选信息,所述信 息可以修改同一排序平面(plane)(其中排序平面包括由具有对应的源 ID的10设备和主处理器(102)发起的流量)内的缺省排序规则。根据 一个示例性实现,排序属性'0'表示将应用缺省的排序规则,而排序规 则'1'表示松散(relaxed)排序,其中在同一方向上写入可以超过写 入,并且在同一方向上读取完成可以超过写入。使用松散排序语义的设备 主要用于以缺省排序来为读取/写入状态信息移动数据和事务。探听属性字段318被用于提供用来传达高速缓存一致性管理的类型的 可选信息,所述信息可以修改同一排序平面内的缺省高速缓存一致性管理 规则,其中排序平面包括由具有对应的源ID的10设备和主处理器 (102)发起的流量。根据一个示例性实现,探听属性字段318值'0'对应于缺省高速缓存一致性管理方案,其中探听事务以增强硬件级别的高速缓存一致性。另一方面,探听属性字段318中的值'r中止缺省高速会爱 存一致性管理方案,并且事务没有被探听。相反,所访问的数据或者是一^可高速缓存的(non-cacheable),或者其一致性由软件来管理。 • 虚拟信道ID字段306如这里所使用的,虚拟信道ID字段306标识与事务相关联的独立虚 拟信道。根据一个实施例,虚拟信道标识符(VCID)是4比特字段,其 允许以每个事务为基础来标识多达16个虚拟信道(VC)。下面的表I中 提供了 VCID定义的一个示例:VCID vc名字 用途模型0000 缺省信道 通用流量0001 同步信道 本信道用于运送具有下 列需求的10流量: (a)没有探听IO流量 以照顾到确定性服务定 时;以及(b)使用 X/T协定(其中X^数 据总量、T-时间)来 控制服务质量0010-1111 预留 将来使用表I:虚拟信道ID编码虚拟信道根据本发明的一个方面,EGIO接口 106的事务层202支持在EGIO 通信链路U2的带宽内建立和使用(多条)虚拟信道。如上所述的本发明 的虚拟信道(VC)方面被用于基于将要通过信道传输的内容的所需的独 立性而在单个物理EGIO链路112中定义单独的逻辑通信接口。在这方 面,虚拟信道可以基于一个或多个特性来建立,例如带宽需求、服务等级、服务类型(例如系统服务信道)等等。

(多条)虚拟信道和流量(或事务)等级标识符的组合被提供以支持

某些等级的应用支持的有区别的服务和服务质量(QoS)。如这里所使用 的,流量(或事务)等级是事务层分组标签,其通过EGIO组织结构而未 经修改端到端地进行传输。在每个服务点(例如,交换器、根复合体等 等)处,服务点使用流量等级标签来应用适当的服务策略。在这方面,单 独的VC被用于映射流量,所述流量将从不同操作策略和服务优先级获 益。例如,就确保T时间段内所传输的数据量X而言,需要确定性服务 质量的流量可以被映射到同步(或时间协同)虚拟信道。映射到不同虚拟 信道的事务相互之间可以没有任何排序需求。即,虚拟信道作为单独逻辑 接口来操作,其具有不同的流控制规则和属性。

根据本发明的一个示例性实现,EGIO兼容元件的每个EGIO通信端 口 (输入或输出)包括端口能力数据结构(未具体描述)。包括(a)由 端口支持的虚拟信道的数目,(b)与每个虚拟信道相关联的流量等级, (c)端口 VC状态寄存器,(d)端口 VC控制寄存器,以及(e)与这样 的虚拟信道相关联的仲裁方案中的一个或多个的关于端口能力的信息保持 在端口能力数据结构中。根据一个示例性实现,以每个链路、每个VC为 基础在耦合的元件之间协商通信操作参数和关联的端口能力参数。

对于由主处理器102发起的流量,虚拟信道可以要求基于缺省排序机 制规则的排序控制,或者可以完全不依顺序地操作流量。根据一个示例性 实现,VC包含下列两种类型的流量:通用IO流量和同步流量。g卩,根据 该示例性实现,描述了两类虚拟信道:(1)通用IO虚拟信道,和(2) 同步虚拟信道。

如这里所使用的,事务层202为组件主动支持的一个或多个虚拟信道 的每个保持独立流控制。如这里所使用的,所有的EGIO兼容组件一般都 会支持缺省通用IO类型虚拟信道,例如虚拟信道0,它的服务等级是 "尽最大努力(best effort)",其中在这一类型的不同虚拟信道之间不需 要排序关系。缺省地,VC0被用于通用10流量,而VC1或更高(VC1-VC7)被分配用于操作同步流量。在另一个实现中,任何虚拟信道都可以被分配用于操作任何流量类型。参考图4,示出了包括多条独立管理的虚 拟信道的EGIO链路的概念示图。参考图4,根据本发明的一个方面,示出了包括多条虚拟信道 (VC)的示例性EGIO链路112的示图。根据图4所图示的示例性实 现,示出的EGIO链路112包括在EGIO接口 106之间创建的多条虛拟f言 道402、 404。根据一个示例性实现,对于虚拟信道402,示出了来自多个 源406A…N的流量,这些流量至少由它们的源ID来区分。如所示,建立 了虛拟信道402,并且在来自不同源(例如,代理、接口等)的事务之间 没有排序需求。类似地,示出的虚拟信道404包括来自多个源多个事务408A...N的 流量,其中每个事务由至少一个源ID指示。根据图示的示例,来自源ID 0 406A的事务被严格排序,除非由事务头部的属性字段304所修改,而来 自源408N的事务没有这样的排序规则。同步信道如上所述,建立同步信道以在电子装置IOO的EGIO体系结构中的请 求器代理和(多个)完成器代理之间传输对时间敏感的内容(例如,多媒 体内容流)。根据一个示例性实现,在EGIO体系结构之间存在两个不同 的同步通信范例,例如,端点到根复合体模型以及对等(或端点到端点) 通信模型。在端点到根复合体模型中,主要的同步流量是对根复合体104的存储 器读取和写入请求以及来自根复合体104的读取完成。在对等模型中,同 步流量局限为单播(unicast)、仅压入(push-only)事务(例如,诸如存 储器写入的公布事务或消息)。仅压入事务可以在单个主域中或是多个主 域中。为了支持具有保证带宽和确定性服务延迟的同步数据传输,在请求器 /完成器对和EGIO通信组织结构之间建立了同步"协定"。根据一个实施例,"协定"将执行资源预留和流量调整以防止虚拟信道上的拥塞和过度 预约。参考图5,示出了用于在EGIO体系结构中建立并管理同步通信信道 的示例性方法。根据图5所图示的示例性实施例,方法以方框502开始, 其中识别了 EGIO组织结构的一个或多个元件(即、根复合体104、交换 器108、端点IIO、链路112、桥114等等)的通信能力。

根据一个示例性实现,EGIO组织结构的至少一个子集的通信能力对 根复合体104的带宽管理器公开,该带宽管理器管理EGIO体系结构中的 同步通信资源的地址分配。在元件的初始化期间发生元件的通信能力的公 开,例如在主电子装置100启动的时候,或者在EGIO兼容设备热插拔到 主电子装置的时候。根据一个实施例,公开的信息(例如来自EGIO代理 106中的数据结构)包括端口标识、端口地址分配、(多个)虚拟信道分 配、带宽能力等等中的一个或多个。该信息保存在可由带宽管理器访问的 数据结构中以用于生成同步协定,这在下文将详细描述。

在电子装置100的常规操作过程期间,可能需要或期望在装置100中 的两个(或多个)代理之间建立同步通信信道。在这种情况下,在方框 504中,根复合体104的带宽管理器从(或代表)请求器/完成器对接收对 EGIO组织结构中的同步通信资源的请求。如这里所使用的,请求包括诸 如带宽和服务延迟需求的期望通信资源的指示。

在方框506中,在接收到同步通信资源的请求之后,根复合体104的 带宽管理器分析EGIO体系结构的至少一个适当子集的可用通信资源,以 在方框508中确定同步通信资源的请求是否合适。根据一个实施例,根复 合体104的带宽管理器分析包括了请求器和完成器之间的通信路径的与端 口 106、(多个)交换器108、(多条)链路112等相关联的信息,来确 定是否可以满足合同步通信请求的带宽和服务延迟需求。在另一个实施例 中,请求器/完成器对只是以逐个链路为基础在它们自身和任何介入元件 之间建立同步协定(或关于操作参数的协商协约)

如果在方框508中根复合体104的带宽管理器确定请求的通信资源不 可用,则根复合体丢弃同步信道的请求,并且在方框510中可以提供所请 求的资源不可用的指示。根据某些实施例,可用资源的指示会提供给请求 器/完成器对,随后请求器/完成器对还是根据所指示的可用资源,可以决定重新发布同步通信资源的请求。在另一个实施例中,带宽管理器将通矢口 请求了资源的实体分配了某个带宽(其可能小于所请求的)。在这种情7兄 下,请求实体不需要重新发布请求。根据一个示例性实施例,在确定是否能满足对同步通信资源的请求时,并且在方框512中建立同步协定时,根复合体104的带宽管理器如下 计算请求器/完成器对的带宽需求: BW= (N*Y) /T[1]公式将分配带宽(BW)定义为在特定时间段(T)内具有特定有效载荷大 小(Y)的事务的特定数目(N)的函数。同步协定中的另一个重要参数是延迟。基于协定,同步事务可以在特 定的延迟(L)内完成。 一旦带宽管理器允许请求器/完成器对进行同步通 信,在常规操作条件下,完成器和介入的EGIO体系结构元件(例如,交 换器、(多条)链路、根复合体等等)向请求器保证带宽和延迟。因此,在方框512中产生的同步协定规定了由(多个)EGIO接口 106实现的特定服务纪律,该接口 106参与了 EGIO体系结构中的同步通 信。以下述方式将服务纪律作用于EGIO交换器108和完成器(例如,端 点110、根复合体104等等),即注入请求的服务受特定服务时间间隔 (t)支配。该机制用于提供当请求器发出的同步分组被处理时的控制方 法。因此,在方框514中以下述方式管理同步流量,即只有遵照协商的同 步协定而被注入到EGIO体系结构的分组才允许立即前进,并且开始由 EGIO体系结构元件处理。通过流控制机制,阻止了试图注入比按照协商 协议允许的更多的同步流量的不兼容请求器进行这样的操作,这将在下文 详细描述(例如见数据链路层特征集)。根据一个示例性实现,同步时间段(T)被均匀的划分为多个虚拟时 隙(t)的单元。在一个虚拟时隙中最多允许一个同步请求。根据一个实 施例,作为EGIO接口的数据结构中的头部信息来提供由EGIO组件支持 的虚拟时隙的大小(或持续时间)。在另一个实现中,在接收到初始化事件(例如,冷启动、复位等等)时,通过来自EGIO组件的广播消息来t艮 告虚拟时隙的大小。在另一个实现中,在接收到专用请求消息时,通过来 自EGIO组件的专用信息消息来报告虚拟时隙的大小。在另一个实现中, 虚拟时隙的大小可以是固定的,并且同步带宽管理器软件可以下述方式交 错嵌入有效(active)和无效(inactive)时隙(在带宽分配期间),所述 方式有效地创建"较宽"的时隙。

根据一个实施例,虚拟时隙(t)的持续时间是100ns。同步时间段

(T)的持续时间取决于所支持的基于时间仲裁方案(例如,基于时间加 权轮询(weighted round-robin , WRR )(或加权顺序))的阶段

(phase)数目。根据一个实施例,阶段数目由同步虚拟时隙的数目规 定,并且由每个元件中保持的端口仲裁表中的条目数目指示。当端口仲裁 表大小等于128时,在同步时间段中有128个虚拟时隙(t),即,T=12.8

ti s。

根据一个示例性实施例,在EGIO配置期间建立同步事务的最大有效 载荷大小(Y)。在配置之后,在给定EGIO层次域最大有效载荷大小是 固定的。固定最大有效载荷大小的值被用于同步带宽预算,而不考虑与i青 求器/完成器之间的同步事务相关联的数据有效载荷的实际大小。

在讨论了同步时间段(T)、虚拟时隙(t)和最大有效载荷(Y)的 条件下,时间段中的虚拟时隙的最大数目是:

Ht

[2〗

并且,最大可指定同步带宽是:

BW隨-Y/t [3]

从而,同步带宽可以分配的粒度(granularity)定义如下: BW粒度二Y/T

[4]

将同步带宽BW躺分配给通信链路112与按照每个同步时间段(T) 分配N鹏虚拟时隙相类似,其中N链路由下式给出:N链路-BW链路/BW粒度

[5]

为了保持对链路的受调节的访问,用作同步流量的出口 (egress port)的交换器端口建立具有多达Nm^个条目的数据结构,其中N目x是在 给定链路带宽、粒度和延迟需求的条件下容许的同步会话的最大数目。表 中的一个条目代表同步时间段(T)中的一个虚拟时隙。当表条目被给定 端口号码(PN)的值时,意味着该时隙被分配给由端口号码指定的入口 (ingress port)。因此,当端口仲裁表中的N链路条目被给定了 PN的值 时,N鹏虚拟时隙被分配给入口。只有当由出口的同步时间计数器(其每 隔t时间增加1,并且当到达T时重新开始计数)访问的表条目被设定为 PN时,出口才会容许来自入口的对其它服务的一个同步请求事务。即4吏 在入口中准备好了待处理的同步请求,直到下一轮仲裁(例如,基于时 间、加权轮询(WRR)仲裁)才会处理它。以此方式,基于时间的端口 仲裁数据结构用作同步带宽分配和流量调节。

如这里所使用的,上面讨论的事务延迟由通过EGIO组织结构的延迟 和完成器产生的延迟两者组成。为每个事务定义同步事务延迟,并且以虚 拟时隙t为单位测量同步事务延迟。

对于端点到根复合体通信模型中的请求器,读取延迟定义为往返程延 迟,即,从设备向它的事务层递交存储器读取请求分组(在发送方)时到 对应的读取完成到达设备的事务层(接收方)时的延时。对于任一个通信 模型中的请求器,写入延迟定义为从请求器发送存储器写入请求到其事务 层的发送端时到数据写入变得在完成器的存储器子系统中全局可见时的延 时。当访问存储器地址的所有代理获得更新数据时,对存储器的写入达到 全局可见的情况。

作为同步协定的一部分,提供了同步事务延迟的上边界和下边界。i青 求器中的同步数据缓冲器大小可以使用最小和最大同步事务延迟来确定。 如下文所详细介绍的,最小同步事务延迟比最大同步事务延迟小得多。

对于请求器,可以根据下面的等式(6)来计算最大同步(读取或写 入)事务延迟(L),L=L 组织结构 完成器 [6]

其中L组织结构是EGIO组织结构的最大延迟,而L完成器是完成器的最大延 迟。

EGIO链路112或EGIO组织结构的事务延迟定义为从事务在发送端公 布时到它在接收端可用时的延时。这适用于读取和写入事务两者。在这方 面,L组织结构取决于拓扑结构、由每条链路112引起的延迟以及从请求器到 完成器的路径中的仲裁点。

继续参考图5,过程前进到方框516,其中带宽管理器确定同步通信 信道的使用是否完成。即,带宽管理器确定同步通信对话是否已经结束, 并且因而确定为支持同步信道而分配的虚拟信道资源是否可被释放而由 EGIO组织结构使用。根据一个实施例,带宽管理器从一个或多个请求器/ 完成器对接收指示,即不再需要同步资源的指示。在另一个实施例中,在 某个无效时间段之后带宽管理器推断出同步通信已经结束。

如果在方框516中带宽管理器确定同步通信没有结束,则过程回到方 框514。

或者,过程前进到方框518,其中带宽管理器取消同步协定,从而释 放该带宽以支持余下的虚拟信道。根据一个实施例,带宽管理器通知 EGIO体系结构的一个或多个其他元件,同步协议不再有效。

事务排序

尽管使所有响应依次序被处理可能更简单,但是事务层202试图通过 准许事务的重新排序来提高性能。为了便于这样的重新排序,事务层202 "标记"事务。即根据一个实施例,事务层202添加事务描述符到每个分 组,使得它的传输时间可以由EGIO体系结构中的元件来优化(例如,通 过重新排序),且不会丢失分组最初被处理的相对顺序。这样的事务描述 符被用于帮助请求和完成分组通过EGIO接口层次而进行路由。

因而,EGIO互连体系结构和通信协议的创新方面之一是它提供了不 依顺序通信,从而通过减少空闲或等待状态来提高数据吞吐量。在这方面,事务层202使用了一组规则来定义EGIO事务的排序需求。定义了事 务排序需求来确保软件的正确操作,所述软件被设计成支持生产者一消费 者排序模型,同时允许基于不同排序模型(例如,图形附着应用的松散扫一 序)的应用的改进的事务操作灵活性。下文描述了两种不同类型的排序需 求:单个排序平面模型和多个排序平面模型。

•基本事务排序一单个"排序平面"模型

假定以下两个组件通过与图1相似的EGIO体系结构连接起来:存储 器控制集线器,提供到主处理器和存储器子系统的接口;以及IO控制集 线器,提供到IO子系统的接口。两个集线器都含有用于操作输入和输出 流量的内部队列,并且在这个简单模型中所有IO流量都被映射到单个 "排序平面"。(注意,事务描述符源ID信息为EGIO层次中的每个4戈 理都提供了唯一的标识符,还要注意,映射到源ID的IO流量可以携带不 同事务排序属性)。在10发起(IO-initiated)的流量和主发起(host-initiated) 的流量之间规定了本系统配置的排序规则。根据上述说法,映 射到源ID的IO流量和主处理器发起的流量代表在单个"排序平面"中4专 递的流量。

参考表II,下面提供了该事务排序规则的示例。该表中定义的规则普 遍适用于包括存储器、IO配置和消息的EGIO系统中的所有类型的事务。 在下面的表II中,列代表两个事务的第一个,而行代表第二个。表条目指 明了两个事务之间的排序关系。表条目定义如下:

是一一般会允许第二个事务超过第一个事务以避免死锁。(当发生阻 塞时,需要第二个事务超过第一个事务。 一般应当考虑公平以防 止饥饿(starvation))。 Y/N—没有需求。第一个事务可选地超过第二个事务或者被其阻塞。

否一一般不会允许第二个事务超过第一个事务。这需要保持严格的排序。

<table>table see original document page 30</column></row> <table><table>table see original document page 31</column></row> <table>表II:单个排序平面的事务排序和死锁避免行:列 ID 表II条目的解释A2 公布的存储器写入请求(WR_REQ) —般不应该超过任 何其它公布的存储器写入请求A3 一般应该允许公布的存储器写入请求超过读取请求以避 免死锁A4 , a. —般不应该允许公布的存储器WR一REQ超过具有完成 请求属性的存储器WR—REQ. b. —般应该允许公布的存储器WR一REQ超过10和配置请 求以避免死锁A5, A6 不需要公布的存储器WR—REQ超过完成。为了允许这一<table>table see original document page 32</column></row> <table>

表III:事务排序解释

•高级事务排序一 "多个平面"事务排序模型

前述部分定义了单个"排序平面"内的排序规则。如上所述,EGIO

互连体系结构和通信协议使用唯一的事务描述符机制来关联事务和额外的 信息,以支持更复杂的排序关系。事务描述符中的字段允许创建多个"排

序平面",从IO流量排序来看这些排序平面是互相独立的。每个"排序平面"都包括对应于具体IO设备(由唯一的源ID指定) 的排队/缓冲逻辑以及传输主处理器发起的流量的排队/缓冲逻辑。"平 面"内的排序一般只在这两者之间定义。对独立于其它"排序平面"的 每个"排序平面"都实施了在前述部分规定的用来支持生产者/消费者用 途模型并且防止死锁的规则。例如,由"平面"N发起的请求的读取完成 可以绕过由"平面"M发起的请求的读取完成。然而,平面N的读取完 成和平面M的读取完成都不能绕过由主机发起的公布存储器写入。尽管平面映射机制的使用允许存在多个排序平面,但是排序平面中的 一些或全部可以"折叠"到一起以简化实现(即,将多个单独控制的会爱 冲器/FIFO结合成单个)。当所有平面折叠在一起时,仅使用事务描述f守 源ID机制来帮助事务的路由,并且它不用于在IO流量的独立流之间松散 排序。除了上述的内容,事务描述符机制规定了使用排序属性在单个排序平 面内修改缺省排序。从而可以以每个事务为基础而控制排序的修改。事务层协议分组格式如上所述,创新EGIO体系结构使用基于分组的协议以在相互通信的 两个设备的事务层之间交换信息。EGIO体系结构通常支持存储器、10、 配置和消息事务类型。 一般使用要求或完成分组运送这些事务,其中只有 当要求时,即要求返回数据或请求事务的确认接收时,才使用完成分组。参考图9,根据本发明的教导示出了示例性事务层协议的示图。根据 图9所图示的示例性实现,图示的TLP头部900包括格式字段、类型字 段、扩展类型/扩展长度(ET/EL)字段和长度字段。应当知道,某些TLP 在头部之后包括如头部中列出的格式字段确定的数据。没有TLP可以含 有多于MAX—PAYLOAD—SIZE设定的极限的数据。根据一个示例性实 现,TLP数据是4字节自然对齐的,并且以4字节双字(DW)增加。如这里所使用的,根据下面的定义格式(FMT)字段规定了 TLP的 格式-• 000-2DW头部,无数据• 001-3DW头部,无数据• 010-4DW头部,无数据• 101-3DW头部,有数据• 110-4DW头部,有数据 •预留所有其它的编码类型字段用于指示TLP中使用的类型编码。根据一个实现, 一般应 该解码格式[2:0]和类型[3:0俩者来确定TLP格式。根据一个实现,类型 [3:0]字段中的值用于确定扩展类型/扩展长度字段是否被用于扩展类型字 段或长度字段。ET/EL字段一般只用于扩展存储器类型读取请求的长度字 段。长度字段提供了有效载荷长度的指示,还是以DW增加,如下所示: :0000 0000=1DW :0000 0001=2DW1111 1111=256DW下面提供了示例性TLP事务类型的至少一个子集、它们对应的头部 格式以及描述的总结,表IV中:<table>table see original document page 34</column></row> <table><table>table see original document page 35</column></row> <table><table>table see original document page 36</column></row> <table>

表IV: TLP类型总结附录A中提供了有关请求和完成的其它细节,其中的说明在这里作 为参考而被明确引入。流控制与传统流控制方案普遍关联的限制之一是它们对可能发生的问题有反 应(reactive),而不是在预先(proactivdy)降低发生这些问题首先发生 的机会。例如在传统的PCI系统中,发送者将向接收者发送信息直到它接 收到停止/中止发送的消息。其中停止/中止发送直到下一个通知。这些请 求随后可以跟随有重新发送起始于发送的给定点处的分组的请求。而且, 目前这样的流控制机制是基T硬件的,它们不适合上述动态建立、独立管 理的虚拟信道应用。本领域技术人员将理解,这一反应(reactive)方法 导致周期浪费,并且在这方面可能效率较低。为了解决这个限制,EGIO接口 106的事务层202包括流控制机制, 其预先降低发生溢出情况的机会,同时还规定以发起者和(多个)完成者 之间建立的虛拟信道的每个链路为基础来遵守排序规则。根据本发明的一个方面,引入了流控制"信用"的概念,其中接收者 共享下列信息:(a)缓冲器(信用)大小,和(b)对于发送者和接收者 之间建立的每条虚拟信道(即以每条虚拟信道为基础)的发送者当前可用 缓冲器空间。这使得发送者的事务层202能够保持可用缓冲器空间的估值(例如,可用信用的计数),并且如果确定发送将在接收缓冲器内产生溢 出情况则能够预先节流通过任何虚拟信道进行的发送,其中所述可用缓冲 器空间分配给通过被识别的虚拟信道进行的发送。根据本发明的一个方面,如上所述,事务层202有选择地调用流控带j 来防止与虚拟信道相关联的接收缓冲器的溢出并且能够遵循排序规则。根 据一个实现,由发送者使用处理层202的流控制机制以通过EGIO链路 112来跟踪代理(接收者)中的可用队列/缓冲器空间。在这方面,与传统 的流控制机制不同,发送者而非接收者负责确定何时接收者暂时不能通过 虚拟信道接收更多内容。如这里所使用的,流控制没有暗示请求已经到达 它的最终完成器。在EGIO体系结构中,流控制与数据完整性机制相互独立,其中所述 数据完整性机制用于实现发送者和接收者之间的可靠信息交换。即,流控 制能够保证从发送者到接收者的事务层分组(TLP)信息流完好,这是由 于数据完整性机制(下文讨论)保证通过重新传输改正错误的和丢失的 TLP。如这里所使用的,事务层的流控制机制包括EGIO链路112的虚拟 信道。在这方面,将在由接收者通告的流控制信用(FCC)中反映由接收 者支持的每个虚拟信道。根据一个示例性实现,由事务层202和数据链路层204合作来执行流 控制。即,使用数据链路层分组(DLLP)在EGIO链路112的两端之间 (例如,以每个VC为基础)传输流控制信息,以由事务层202的流控制 机制使用。为了方便描述流控制机制,区分出下列分组信息类型或流控制 信用类型:(a) 公布请求头部(PH)(b) 公布请求数据(PD)(c) 非公布请求头部(NPH)(d) 非公布请求数据(NPD)(e) 读取、写入和消息完成头部(CPLH)(f) 读取和消息完成数据(CPLD)如上所述,预先流控制的EGIO实现中的测量单元是流控制信用(FCC)。根据仅仅一个实现,对于数据,流控制信用是十六(16)字 节。对于头部,流控制信用的单元是一个头部。如上所述,每个虚拟信道 都保持了独立流控制。因此,事务层202中的流控制机制为分组信息的每 个前述类型(如上所述的(a) - (f),)以每个VC为基础来维持并跟踪f言 用的单独的指示符。根据所图示的示例性实现,分组的发送根据下述内容 来消耗流控制信用:-存储器/IO/配置读取请求:1NPH单元-存储器写入请求:1PH+nPD单元(其中n与数据有效载荷的 大小相关联,例如由流控制单元大小(例如,16字节)划分的 数据的长度) -IO/配置写入请求:1NPH+1NPD -消息请求:取决于消息,至少1PH和/或1NPH单元 -带有数据的完成:1CPLH+nCPLD单元(其中n与由诸如16字节的流控制数据单元大小划分的数据大小有关) -没有数据的完成:1CPLH 对于所跟踪的每种类型的信息,有三个概念寄存器来监测消耗的信用 (发送者内)、信用极限(发送者内)和分配的信用(接收者内),每个 概念寄存器有八(8)比特宽。信用消耗寄存器含有自从初始化以来所消 耗的流控制单元的例如模256的总量的计数。己经引入了流控制机制的体 系元件,参考图6,示出了初始化和操作的示例性方法。图6是根据本发明的仅仅一个示例性实施例的EGIO体系结构的流控 制机制的示例性操作方法的流程图。根据图6所图示的示例性实现,方法 从方框602开始,其中当硬件初始化或复位时,初始化这里所描述的与至 少一个初始虚拟信道相关联的流控制机制。根据一个示例性实现,当初始 化EGIO元件的EGIO接口 106的数据链路层204时,初始化与VCO (例 如,用于大量(bulk)通信的缺省虚拟信道)相关联的流控制机制。在方框604中,事务层202的流控制机制更新一个或多个流控制寄存 器的参数。即,在初始化时信用消耗寄存器被设定为全零(0),并且当事务层承诺发送信息到数据链路层时增加。增加的大小与承诺发送的信肩、 消耗的信用数量有关。根据一个实现,当达到或超过最大计数(例如,全 O时,计数器翻转为零。根据一个实现,使用无符号8比特模算术来会隹 持计数器。在发送者中保持的信用极限寄存器含有可能消耗的流控制单元的最大 数值的极限。在接口初始化(例如,启动、复位等)后,信用极限寄存器 设定为全零,并且随后在接收消息后被更新以反映在流控制更新消息(上 文进行了描述)中指示的值。在接收者中保持的信用分配寄存器保持了自从初始化以来授与发送者 的信用总数的计数。根据接收者的缓冲器大小和分配策略来初始设定该i十 数。该值可以包括在流控制更新消息中。在方框606中,EGIO接口 106确定是否需要额外的虚拟信道,即除 缺省VC0之外。如果是这样,随着建立这些额外VC,则在方框608中事 务层初始化与这些VC相关联的流控制机制,进而更新(多个)流控制寄 存器。如上所述,当初始化与虚拟信道相关联的流控制机制时,值随着接收 者事务层从它的接收缓冲器移除已处理的信息而增加。增加的大小与产生 可用空间的大小有关。根据一个实施例,接收者一般会将分配的信用最初 设定为等于或大于下列值的值:-PH: 1流控制单元(FCU);-PD: FCU等于设备最大有效载荷大小的极大可能设定 -NPH: 1FCU-NPD: FCU等于设备最大有效载荷大小的极大可能设定 -交换设备一CPLH: 1FCU-交换设备一CPLD: FCU等于设备最大有效载荷大小的极大可 能设定和设备将产生的极大读取请求中的较小的一个。-根和端点设备一CPLH或CPLD: 255 FCU (全1),发送者认 为该值无穷大,因而其从不会阻塞。根据这样的实现,接收者一般不会为任何消息类型而将信用分配寄存器《直

设定为大于127FCU。

根据另一个实现,与上述使用计数器方法保持信用分配寄存器不同,

接收者(或发送者)可以基于下述等式动态计算可用的信用:

C_A=(最近接收的发送的信用单元数值)+ (可用的接收缓冲器空间) [7]

如上所述,发送者将为发送者将使用的每个虚拟信道实现概念寄存器 (消耗的信用,信用极限)。类似地,接收者为接收者支持的每个虚拟信 道实现概念寄存器。 一旦为适合的VC建立了 (多个)流控制寄存器,随 着过程前进到方框610, EGIO接口 106就准备好参与EGIO通信。

在方框610中,发送者中的EGIO接口 106接收数据报用于沿着VC 发送。在方框612中,在发送所接收的数据报之前,用来发送数据报通过 EGIO链路的EGIO元件的事务层202中的流控制机制证实该发送不会导致 接收者处的溢出情况。根据一个示例性实现,事务层202的流控制机制基 于或至少部分基于使用可用寄存器以及发送数据报将消耗的信用数量来作 出这个确认。

为了预先制止如果这样做将引起接收缓冲器溢出的信息的发送,如染 消耗的信用的计数加上与将要发送的数据相关的信用单元的数目,小于或 等于信用单元值,则允许发送者发送一类信息,艮卩:

Cred—R叫二 (Cred_Consumed+<Info—cred〉) mod 2[字段大小]

[8]

其中字段大小对于PH、 NPH、 CLPH等于八(8),对于PD、 NPD和 CPLD等于十二 (12)。

当发送者接收指示非无穷信用(即,<255 FCU)的完成的流控制信息时, 发送者将根据可用信用来节流完成。当考虑信用使用及返回时,来自不同 事务的信息不混合在一个信用中。类似地,当考虑信用使用及返回时,来 自一个事务的头部和数据信息也从不混合在一个使用中。因此,当某个分 组由于缺乏流控制信用而被阻塞传输时,发送者在确定应当准许哪个类型 的分组绕过"停滞"分组时将遵循排序规则(上文)。如果在方框612中流控制机制确定接收者没有合适的缓冲器空间来接收数据报,则流控制机制暂时中止沿相关虚拟信道的发送,直到发送者的(多个)流控制寄存器进行了更新以准许该发送,如方框614所示。根据 一个示例性实施例,通过流控制更新消息来接收更新,下文将对此进行详 细描述。如果在方框612中,流控制机制推断出数据报的发送不会导致接收者 处的溢出情况,则EGIO接口 106开始发送数据报,如方框616所示。如 上所述,数据报的发送涉及事务层202、数据链路层204和/或物理层206 处的处理步骤(例如,添加头部、数据完整性信息等等)。根据一个实施例,响应于通过虚拟信道的数据报的接收,接收者中的 流控制机制将发布流控制更新。该更新可以是确认分组中的头部形式等 等。在这样的实施例中,事务的流控制信用的返回不认为是意味着事务已 经完成或事务已经实现系统可见(visibility)。使用存储器写入请求语义 的消息信号中断(MSI)象任何其它存储器写入一样被处理。如果随后的 FC更新消息(来自接收者)指示了比最初指示的值更低的信用极限值, 则发送者应当承认新的较低极限,并且提供一个消息错误。根据这里所描述的流控制机制,如果接收者接收到比分配的信用更多 的信息(超过分配的信用),则接收者将向违规的发送者指示接收者溢出 错误,并且对引起溢出的分组发起数据链路级别的重试请求。在方框618中,在接收到流控制更新信息之后,与发送者中特定虚拟 信道有关的流控制机制进而更新(多个)流控制寄存器以助于随后的流控 制。上面已经介绍了体系结构元件和示例性操作细节,示出了用来传输流 控制信息的示例性协议。根据一个示例性实施例,使用流控制分组在数据 链路层204上传输流控制信息。•流控制分组(FCP)根据一个实现,使用流控制分组(FCP)在设备之间传输保持上述寄 存器所需的流控制信息。参考图9,示出了示例性流控制分组。根据一个实施例,流控制分组900包括用于具体虚拟信道的关于六个信用寄存器的 状态的输送信息和2-DW头部格式,其中六个信用寄存器由接收事务层的 流控制逻辑为每个VC保持。

根据本发明的教导的一个实施例,如图9所示有两种类型的FCP:初 始FCP和更新FCP。如上所述,在初始化事务层时,发布初始FCP 902。 在初始化事务层之后,更新FCP904被用于更新寄存器中的信息。

在常规操作期间接收到初始FCP 902引起本地流控制机制的复位以及 初始FCP 902的发送。初始FCP 902的内容包括为PH、 PD、 NPH、 NPD、 CPHL、 CPHD和信道ID (例如,与应用FC信息相关联的虚拟信 道)中的每个所通告的信用的至少一个子集。

更新FCP 904的格式与初始FCP 902的格式类似。应当知道,尽管 FC头部不包括其它事务层分组头部格式普遍具有的长度字段,但是分组 的大小是明确的,因为没有与该分组相关的额外DW数据。

错误转发

与传统的错误转发机制不同,EGIO体系结构依靠附加到被识别为由 于如下描述的多个原因而且具有的缺陷的(多个)数据报上的尾部信息。 根据一个示例性实现,事务层202使用了多种公知错误检测技术中的任何 一种,例如循环冗余校验(CRC)错误控制等等。

根据一个实现,为了有助于错误转发特征,EGIO体系结构使用了 "尾部",其附加到携带已知坏数据的TLP上。可能使用尾部错误转发的 情况示例包括:

示例# 1:来自主存储器的读取遇到无法纠正的ECC错误 示例弁2:向主存储器的PCI写入的奇偶错误 示例弁3:内部数据缓冲器或高速缓存中的数据完整性错误 根据一个示例性实现,错误转发仅用于读取完成数据或写入数据。 艮口,对于与数据报相关的管理开销中发生错误的情形,例如头部中的错误 (例如请求阶段、地址/命令等等), 一般不使用错误转发。如这里所使用 的,具有头部错误的请求/完成通常不能被转发,这是由于不能确定地识别真实目的地,并且因此该错误转发可能引起直接或间接影响,例如数据损 坏、系统故障等等。根据一个实施例,错误转发用于传播错误通过系统以

及系统诊断。错误转发不使用数据链路层重试,因此只有在EGIO链路 112上出现如TLP错误检测机制(例如,循环冗余校验(CRC)等等)所 确定的发送错误时,才重试以尾部结束的TLP。因此尾部可能最终引起i胄 求的发起者重新发布它(在上述的事务层)或者采取某个其它的动作。

如这里所使用的,所有EGIO接收者(例如,位于EGIO接口 106 中)都能够处理以尾部结束的TLP。在发送者中对加入尾部的支持是可选 的(因而与老式设备兼容)。交换器108对尾部和TLP的其余部分一起进 行路由。具有对等(peer)路由支持的主桥104 —般会一起路由尾部和 TLP的其余部分,但不是必需如此。错误转发一般适用于写入请求(公布 的或非公布的)或读取完成中的数据。发送者知道的含有坏数据的TLP应 当以尾部结束。

根据一个示例性实现,尾部由2 DW组成,其中字节[7:5]是全零(例 如,000),并且比特[4:1]是全一 (例如,1111),而预留所有其它比 特。EGIO接收者会认为以尾部结束的TLP中的所有数据都是损坏的。如 果应用错误转发,则接收者将指定TLP的所有数据标记为坏("中 毒")。在事务层中,分析器(parser) —般会分析到整个TLP的末端并 马上校验随后的数据,以了解数据是否结束。

数据链路层204

如上所述,图2的数据链路层204充当事务层202和物理层206之间 的中间级(stage)。数据链路层204的主要责任是提供用于通过EGIO链 路112在两个组件之间交换事务层分组(TLP)的可靠机制。数据链路层 204的发送方接收由事务层202装配的TLP、应用分组序列标识符(例 如,标识号码)、计算并应用错误检测代码(例如,CRC代码)并且向物 理层206递交修改的TLP,用于通过挑选的一条或多条在EGIO链路112

的带宽中建立的虚拟信道而进行传输。

接收数据链路层204负责校验所接收TLP的完整性(例如,使用CRC机制等等),并且负责向事务层204递交完整性校验是肯定的那些 TLP,以用于在转发到设备核心之前进行分解。由数据链路层204提供的 服务通常包括数据交换、错误检测与重试、初始化与电源管理服务,以及 数据链路层内部通信服务。基于前述分类提供的每种服务列举如下-数据交换服务

-从发送事务层接受用于发送的TLP

i.接受通过链路从物理层接收的TLP,并且将它们传输到接收事 务层 错误检测&重试 -TLP序列号码与CRC生成 -已发送TLP存储器,用于数据链路层重试 -数据完整性校验 -确认以及重试DLLP -记录机制和错误报告的错误指示

i.链路Ack超时定时器 初始化与电源管理服务

-跟踪链路状态并能够传输有效/复位/断开连接状态到事务层

数据链路层内部通信服务

-用于包括错误检测以及重试的链路管理功能

-在两个直接相连的组件的数据链路层之间进行传输

-没有暴露给事务层

如在EGIO接口 106中所使用的,数据链路层204对于事务层202表 现为具有不同延迟的信息导管(conduit)。馈送到发送数据链路层的所有 信息在较晚的时间处将出现在接收数据链路层的输出端。延迟将取决于许 多因素,包括管道延迟、链路112的宽度和操作频率、通过介质的通信信 号的发送、以及由数据链路层重试引起的延时。由于这些延时,发送数据 链路层可以向发送事务层202施加反压力(backpressure),并且接收数据 链路层将有效信息的存在和缺失传输到接收事务层202。

根据一个实现,数据链路层204跟踪EGIO链路112的状态。在这方面,DLL 204与事务202和物理层206传输链路状态,并且通过物理层 206执行链路管理。根据一个实现,数据链路层含有链路控制与管理状态 机来执行这样的管理任务,参考图11图示了所述状态机的一个示例。根 据图11的示例性实现,链路控制与管理状态机的状态1100定义如下:示例性DLL链路状态• LinkDown (链路停用)(LD)—物理层报告链路是不可操作 的,或者没有连接端口• Linklnit (链路初始化)(LI)—物理层报告链路是可操作的并且 正在初始化• LinkActive (链路有效)(LA) —常规操作模式• LinkActDefer (链路动作延期)(LAD)—常规操作中断,物理 层试图恢复每个状态的对应管理规则:• LinkDown (LD) 跟随在组件复位之后的初始状态 在进入LD后-将所有数据链路层状态信息复位成缺省值 在LD中时-不和事务层或物理层交换TLP信息 -不和物理层交换DLLP信息 -不产生或接受DLLP 退出转入LI,如果:-来自事务层的指示是链路没有被SW禁用• Linklnit (LI) 在LI中时-不和事务层或物理层交换TLP信息-不和物理层交换DLLP信息-不产生或接受DLLP退出转入LA,如果:-来自物理层的指示是链路训练(training)成功 退出转入LD,如果:-来自物理层的指示是链路训练(training)失败• LinkActive (LA) 在LinkActive中时:-和事务层与物理层交换TLP信息 -和物理层交换DLLP信息 -产生并接受DLLP。 退出进入LinkActDefer,如果:-来自数据链路层重试管理机制的指示是需要链路的重新训练,或 者如果物理层报告重新训练正在进行中。• LinkActDefer (LAD) 在LinkActDefer中时-不和事务层或物理层交换TLP信息-不和物理层交换DLLP信息-不产生或接受DLLP退出进入LinkActive,如果:-来自物理层的指示是重新训练成功退出进入LinkDown,如果:-来自物理层的指示是重新训练失败数据完整性管理如这里所使用的,数据链路层分组(DLLP)被用于支持EGIO链路数 据完整性机制。在这方面,根据一个实现,EGIO体系结构规定了下列 DLLP来支持链路完整性管理:• AckDLLP: TLP序列号码确认一用于指示成功接收了某些数量的 TXP• NakDLLP: TLP序列号码否定确认一用于指示数据链路层重试• Ack超时DLLP:指示最近发送的序列号码一用于检测某些形式的 TLP丢失如上所述,事务层202向数据链路层204提供TLP边界信息,使得 DLL 204能够将序列号码和循环冗余校验(CRC)错误检测应用于TLP。 根据一个示例性实现,接收数据链路层通过校验序列号码、CRC代码和来 自接收物理层的任何错误指示来验证接收的TLP。如果TLP中有错误,则 使用数据链路层重试来恢复。尽管这里的描述使用了 CRC,本领域技术人 员应当理解也可以使用其它形式的错误检测,例如数据报内容的哈希散列 (hash)等等。CRC、序列号码以及重试管理(发送者)在概念"计数器"和"标志"方面,以下描述了用于确定TLP、 CRC 和序列号码以支持数据链路层重试的机制: CRC与序列号码规则(发送者) .使用下列8比特计数器:o TRANS一SEQ—存储应用于正在准备发送的TLP的序列号码 .在LinkDown状态下设定为全'0' .在每个TLP发送后,增加l .当全'l'时,增加引起翻转使得全'0,.Nak DLLP的接收引起值被重新设定为Nak DLLP中指示的 序列号码o ACKD_SEQ—存储在最近接收的链路到链路确认DLLP中确认的序 列号码。.在LinkDown状态下设定为全'1' .每个TLP被分配8比特序列号码 o计数器TRANS—SEQ存储这个号码o如果TRANS—SEQ等于(ACKD一SEQ—1)模256,则发送者一般不 会发送另一 TLP,直到AckDLLP更新ACKD—SEQ,使得条件 (TRANS—SEQ= =ACKD—SEQ—1)模256不再准确。• TRANS—SEQ应用于TLP ,通过:o为TLP预先准备(prependirg)单个字节值o为TLP预先准备单个预留字节 •使用下述算法为TLP计算32bCRC,并将其附加在TLP末端o使用的多项式是0x04CllDB7-与以太网使用的相同的CRC-32o计算过程是:1) CRC-32计算的初始值是通过为序列号码预先准备24个'0'而形 成的DW2) 以从包括头部的字节0的DW到TLP的最后DW的顺序,使用来 自事务层的TLP的每个DW而继续CRC计算3) 取来自计算的比特序列的补码,结果是TLPCRC4) CRC DW附加在TLP的末端.已发送TLP的拷贝一般会存储在数据链路层重试缓冲器中 •当从其它设备接收到Ack DLLP时:o ACKD—SEQ装入在DLLP中指定的值 0重试缓冲器清除序列号码在下述范围内的TLP: .从ACKD一SEQ的先前值十1 .到ACKD_SEQ的新值 •当从链路上的其它组件接收到Nak DLLP时:o如果正在向物理层传输TLP,则继续该传输直到该TLP的传输完成 o不从事务层获得另外的TLP,直到完成了下述步骤 o重试缓冲器清除序列号码在下述范围内的TLP: .从ACKD—SEQ的先前值十1 .到在Nak DLLP的Nak序列号码字段中指定的值 o重试缓冲器中所有剩余的TLP都重新提交到物理层,用于以原始顺 序重新发送.注意:这将包括序列号码在下述范围内的所有TLP: o在Nak DLLP的Nak序列号码字段中指定的值十1oTRANS—SEQ的值一 1.如果在重试缓冲器中没有剩余的TLP,则Nak DLLP错误 o根据错误跟踪和记录部分, 一般会报告错误的Nak DLLP o发送者不需要其它的动作CRC与序列号码(接收者)类似地,在概念"计数器"和"标志"方面,以下描述了用于确定 TLP、 CRC和序列号码以支持数据链路层重试的机制: •使用下列8比特计数器:o NEXT一RCV一SEQ—为下一个TLP存储期望的序列号码 .在LinkDown状态下设定为全'0,.对于接受的每个TLP,增加1,或者当通过接受TLP而清除DLLR—IN—PROGRESS标志(下文描述)时 .每次接收到链路层DLLP并且DLLR—IN_PROGRESS标志被清 除时,装入值(Trans. Seq.Num+1) o如果NEXT一RCV一SEQ的值与已接收的TLP或Ack超时DLLP指定 的值不同,则指示在发送者和接收者之间的序列号码同步丢失;在这种情况下:• 如果设定了 DLLR—IN—PROGRESS标志,贝廿 o复位DLLR—IN_PROGRESS标志o发送"发送坏DLLR DLLP"错误到错误记录/跟踪 o注意:这指示错误地发送了 DLLR DLLP (Nak)• 如果没有设定DLLR一IN一PROGRESS标志,贝Uo设定DLLR_IN_PROGRESS标志并且发起Nak DLLP o注意:这指示TLP丢失.使用下述3比特计数器:o DLLRR—COUNT-对在特定时间段内发布的DLLR DLLP的次数进 行计数.在LinkDown状态下设定为b'100 .对于发布的每个NakDLLP,增加1 .当计数达到b'100时:o链路控制状态机从LinkActive移动到LinkActDefer o DLLRR—COUNT随后被复位为b'000 . 如果DLLRR—COUNT不等于b'000,每256个符号时间减1 o即,在b'000饱和. 使用下述标志:o DLLR—IN_PROGESS.下面描述设定/清除条件• 当设定了 DLLRJN—PROGESS时,丢弃所有已接收的TLP (直到接收 至lj由DLLR_DLLP指示的TLP)•当DLLR—IN一PROGESS是清空的时,如下所述校验已接收的TLP• 对于将要接受的TLP,下述条件一般应当为真:o已接收的TLP序列号码等于NEXT一RCV一SEQ o物理层没有指示在TLP接收过程中的任何错误 o TLP CRC校验不指示错误•当接受了TLP时:o TLP的事务层部分被转发到接收事务层o如果设定,则清空DLLRJN—PROGESS标志o增加NEXT—RCV_SEQ •当没有接受TLP时:o设定DLLR—IN—PROGESS标志o发送Nak DLLP• Ack/Nak序列号码字段一般会包含值(NEXT—RCV—SEQ—1).Nak类型(NT)字段一般会指示Nak的原因 o b'00—由物理层识别的接收错误 o b,Ol —TLP CRC校验失败 ob'10—序列号码不准确 o b, 11 —由物理层识别的成帧错误•接收者一般不会允许从接收TLP的CRC到发送Nak的时间超过1023 个符号时间,如从组件的端口所测量的那样。 o注意:没有增加NEXT一RCV—SEQ .如果接收数据链路层没有接收到在其后的512符号时间内跟随着Nak DLLP的期望TLP,则重复Nak DIXP。 o如果经过四次尝试后仍然没有接收到期望的TLP,则接收者将:.进入LinkActDefer状态,并启动由物理层进行的链路重新训 练.将主要错误的发生指示给错误跟踪与记录 •当下列条件为真时, 一般会发送数据链路层确认DLLP: o数据链路控制与管理状态机处于LinkActive状态 o已经接受了 TLP,但还没有通过发送确认DLLP进行确认 o从最后的确认DLLP起已经经过了超过512个符号时间 •可以比所需要的更频繁地发送数据链路层确认DLLP • 数据链路层确认DLLP在Ack序列Num字段内规定值 (NEXT—RCV—SEQ—1)Ack超时机制考虑TLP在链路112上被损坏使得接收者不能检测到TLP的存在的 情况。当发送随后的TLP时将检测到丢失的TLP,因为TLP序列号码与 接收者处的期望序列号码不匹配。然而发送数据链路层204通常不能限定下一 TLP从发送传输层到在发送数据链路层204上面出现的时间。Ack超 时机制允许发送者限定接收者所需的检测丢失TLP的时间。 Ack超时机制规则.如果发送重试缓冲器含有没有接收到Ack DLLP的TLP, 并且如果在超过1024个符号时间的时间段内没有发送TLP或链足各 DLLP,则一般会发送Ack超时DLLP。.在发送Ack超时DLLP之后,数据链路层一般不会传送任何TLP到 物理层用于发送,直到从链路的另一方的组件接收到确认DLLP。 o如果在超过1023个符号时间的时间段内没有接收到确认DLLP, 则再次发送Ack超时DLLP,在第四次连续发送Ack超时DLLP 之后的1024个符号时间内仍没有接收到确认DLLP,进入 LinkActDefer状态并且启动由物理层进行的链路保持 .将主要错误的发生指示给错误跟踪与记录。上文已经介绍了数据链路层204的数据完整性机制的体系结构上的元 件以及协议元件,参考图7,其中根据一个示例性实施例示出了数据完整 性机制的示例性实现。图7是根据本发明的一个示例性实施例的用于在EGIO体系结构中监 视数据完整性的示例性方法的流程图。根据图7所图示的示例性实现,方 法以方框702幵始,其中在EGIO元件的EGIO接口 106处通过虚拟信道 接收数据报。如上所述,数据报在提升进入数据链路层204之前通过物理 链路层206接收。根据某些实施例,物理层206确定所接收的数据报是否 符合分组成帧(framing)需求等。在某些实施例中,丢弃未能满足这样的 成帧需求的数据报,而不会提升或由数据链路层204的数据完整性机制分 析。如果证实了成帧,物理层从数据报剥去成帧边界以显露数据链路层分 组,其被提升到数据链路层。在方框704中,在从物理层206接收到数据报之后,在数据链路层 204中证实数据链路层分组的完整性。如上所述,数据链路层204的数据 完整性机制使用序列号码、CRC信息等等中的一个或多个来证实包括TLLP和其他事物的DLLP中的信息正确。如果在方框704中数据链路层204识别了所接收DLLP的完整性中的 缺陷,则数据链路层204调用上面提到的错误处理机制实例。如果在方框704中,数据链路层204证实了所接收DLLP的完整性, 则在方框708中所接收DLLP的至少一个子集被提升到事务层202。根据一个示例性实现,剥去针对数据链路层的信息(例如,头部、注脚 (footer)等)以显露TLLP,其被传送到事务层用于进一步的处理。物理层206继续参考图2,示出了物理层206。如这里所使用的,物理层206使 事务202和数据链路204与用于链路数据相互交换的信令技术相隔离。根 据图2所图示的示例性实现,物理层划分为逻辑208和物理210功能子 块。如这里所使用的,逻辑子块208负责物理层206的"数字"功能。在 这方面,逻辑子块204具有两个主要划分:发送部分,准备输出信息用于 由物理子块210进行发送;以及接收者部分,用于在将所接收信息传送到 链路层204之前识别并准备该信息。逻辑子块208和物理子块210通过状 态与控制寄存器接口协调端口状态。由逻辑子块208指导物理层206的控 制与管理功能。根据一个示例性实现,EGIO体系结构使用8b/10b发送代码。使用该 方案,8比特字符被视为3比特和5比特,所述3比特和5比特各自映射 到4比特代码组和6比特代码组。这些代码组被连接以形成10比特符号。 EGIO体系结构使用的8b/10b编码方案提供了专用符号,其与用来表示字 符的数据符号完全不同。这些专用符号用于下面的多种链路管理机制。专 用符号还用,成帧DLLP和TLP,使用完全不同的专用符号允许快速便捷 地区分这两"分组。物理子块210包括发送者和接收者。逻辑子块208向发送者供应符 号,发送者串行化这些符号并将其发送到链路112。链路112向接收者供 应串行化符号。接收者将所接收信号转换为比特流,比特流被解串行化,并且连同从输入串行流中恢复的符号时钟一起被供应道逻辑子块208。应 当理解,如这里所使用的,EGIO链路112可以代表多种通信介质中的寸壬 何一种,包括:电通信链路、光通信链路、RF通信链路、红外线通信链 路、无线通信链路等等。在这方面,包括物理层206的物理子块210的 (多个)发送者和/或(多个)接收者中的每一个都适合于一种或多种上述 通信链路。示例性通信代理根据本发明的一个示例性实现,图8示出了含有与本发明相关联的特 征的至少一个子集的示例性通信代理的方框图。根据图S所图示的示例'性 实现,所描述的通信代理800包括控制逻辑802、 EGIO通信引擎804、数 据结构的存储器空间806、以及可选的一个或多个应用808。如这里所使用的,控制逻辑802向EGIO通信引擎804的一个或多个 元件中的每个提供处理资源以选择性地实现本发明的一个或多个方面。在 这个方面,控制逻辑802被规定为代表微处理器、微控制器、有限状态 机、可变成逻辑器件、现场可编程门阵列、或当执行时使控制逻辑实现上 述之一功能的内容中的一个或多个。所描述的EGIO通信引擎804包括事务层接口 202、数据链路层接口 204、以及包括逻辑子块208和物理子块210以连接通信代理800和EGIO 链路112的物理层接口 206中的一个或多个。如这里所使用的,EGIO通 信引擎804的元件执行与上述的功能相同或类似的功能。根据图8所图示的示例性实现,所描述的通信代理800包括数据结构 806。如下文参考图IO将要详细介绍的,数据结构806可以包括存储器空 间、IO空间、配置空间和消息空间,所述空间由通信引擎804使用以便于 EGIO体系结构的元件之间进行通信。如这里所使用的,应用808被规定为代表由通信引擎800选择性调用 的多种应用的任何一种,以实现EGIO通信协议和相关的管理功能。根据 一个示例性实现,带宽管理器、流控制机制、数据完整性机制和对老式中 断的支持被实现为通信代理800中的可执行内容,所述可执行内容可由EGIO通信引擎804的一个或多个合适元件有选择地调用。示例性(多种)数据结构参考图10,描述了 (多个)EGIO接口 106使用的一种或多种数据结 构的示图。根据本发明的一个实现,更具体地说,参考图IO所图示的示 例性实现,定义了四(4)个地址空间以在EGIO体系结构中使用:配置空 间1010、 10空间1020、存储器空间1030以及消息空间1040。如所示, 配置空间1010包括头部字段1012,其包括定义了 EGIO类别的信息,其 中主设备(例如,端点、交换器、根复合体等等)属于该类别。这些地址 空间的每个都执行他们如上所述的各自功能。其它实施例图12是根据本发明另一个实施例的其上存有多个指令的存储器介质 的方框图,其中所述指令包括实现EGIO互连体系结构和通信协议的一个 或多个方面的指令。大体而言,图12图示了其上(中)存储有内容1202的机器可访问介 质/设备1200,所述内容包括以下内容的至少一个子集,即当访问机器执 行所述内容时,所述内容实现了本发明的创新EGIO接口 106。如这里所 使用的,机器可访问介质1200被规定为代表本领域技术人员公知的多种 介质的任何一个,例如易失性存储器设备、非易失性存储器设备、磁存储 介质、光存储介质、传播信号等等。类似地,可执行指令被规定为表达本 领域公知的多种软件语言的任何一种,例如C+ + 、 Visual Basic、超文本 标记语言(HTML) 、 Java、可扩充标记语言(XML)等等。此外,应当 认识到介质1200不需要与任何主系统共处在一起。即,介质1200可以位 于远程服务器中,所述服务器可通信地耦合到执行系统并可由执行系统访 问。因此,图12的软件实现应当认为是示例性的,因为另一个存储介质 与软件实施例被认为位于本发明的精神和范围之内。尽管以详细的描述以及对结构特征和/或方法步骤的专用语言的抽象描 述了本发明,但是应当理解,在所附权利要求中定义的本发明不必限制为所描述的具体特征或步骤。相反,所述具体特征和步骤只是作为实现所主 张的发明的示例性形式而被公开。然而很明显,可以对其进行各种修改和 变化而不会背离本发明较宽的精神和范围。因此本说明书和附图被认为是 示例性的而不是限制性的。说明书和摘要没有被规定为是穷尽性的或是要 将本发明限制为所公开的确定形式。所附权利要求中使用的术语不应被解释成将本发明限制为说明书中公 开的具体实施例。相反,所附权利要求完全确定了本发明的范围,其中根 据已有权利要求解释原则来解释所述权利要求。

Claims (23)

1. 一种方法,包括: 在通用输入/输出接口处从通过通用输入/输出链路被耦合的远程通用输入/输出接口接收数据报,其中所述通用输入/输出接口被实现在实现了通信栈的通信端口上,所述通信栈包括事务层、数据链路层和物理层,所述物理层接收所述数据报; 在所述物理层中验证所述数据报是否满足预定成帧需求; 如果满足所述成帧需求,则从所述数据报中剥去成帧边界以显露一个或多个数据链路层分组; 在所述数据链路层中验证嵌入在接收到的数据报内的一个或多个分组的内容;以及 在将所嵌入的数据链路层分组提升到所述通用输入/输出接口的事务层之前,在所述数据链路层中执行的一个或多个分组的肯定验证的基础上,向所述远程通用输入/输出接口发布数据报被成功接收的确认,其中所述确认包括要发送到所述远程通用输入/输出接口的流控制更新信息。
2. 如权利要求1所述的方法,所述物理层中的验证步骤包括: 由所述物理层证实在所述物理层处从所述通用输入/输出链路无错地接收了所述数据报。
3. 如权利要求2所述的方法,所述数据链路层中的验证步骤还包括在 所述数据链路层中执行的以下操作:识别与所接收的数据报相关联的序列号码;并且 基于或至少部分基于在所述接口之间的通信中使用的最近的序列号 码,证实准确的序列号码与所接收的数据报相关联。
4. 如权利要求3所述的方法,所述数据链路层中的验证步骤还包括在 所述数据链路层中执行的以下操作:识别所接收的数据报中的内容完整性指示;基于或至少部分基于所述数据报的内容,独立计算内容完整性指示;并且证实所识别的内容完整性指示与所计算的内容完整性指示匹配。
5. 如权利要求4所述的方法,其中所述内容完整性指示是循环冗余校验值。
6. 如权利要求2所述的方法,所述数据链路层中的验证步骤还包括在所述数据链路层中执行的以下操作:识别所接收的数据报中的内容完整性指示;基于或至少部分基于所接收的数据报的内容,独立计算内容完整性指 示;并且证实所识别的内容完整性指示与所计算的内容完整性指示匹配。
7. 如权利要求6所述的方法,其中所述内容完整性指示是所述数据报 内容的至少一个子集的哈希散列。
8. 如权利要求1所述的方法,所述数据链路层中的验证步骤包括在所 述数据链路层中执行的以下操作:识别所接收的数据报中的有效载荷完整性指示;基于或至少部分基于所述数据报的有效载荷,独立计算所述有效载荷 完整性指示;并且证实所识别的有效载荷完整性指示与所计算的有效载荷完整性指示匹配。
9. 如权利要求1所述的方法,所述数据链路层中的验证步骤包括在所 述数据链路层中执行的以下操作:识别与所接收的数据报相关联的序列号码;并且 基于或至少部分基于在所述接口之间的通信中使用的最近的序列号 码,证实准确的序列号码与所接收的数据报相关联。
10. 如权利要求1所述的方法,发布确认的步骤还包括: 如果所述数据报未通过验证,则发布否定确认。
11. 如权利要求IO所述的方法,所述发布否定确认的步骤还包括:保持连续否定确认的计数;并且重新初始化所述通用输入/输出接口和所述远程通用输入/输出接口之 间的所述通用输入/输出链路。
12. 如权利要求1所述的方法,还包括:由所述数据链路层提升通过验证的分组到所述通用输入/输出接口的事 务层。
13. —种通用输入/输出接口,包括:物理层,将所述通用输入/输出接口耦合到通用输入/输出通信链路; 数据链路层,与所述物理层相耦合;以及 事务层,与所述数据链路层相耦合;其中所述物理层被用来通过所述通用输入/输出通信链路从远程通用输 入/输出接口接收数据报,确定所述数据报是否满足预定成帧需求,并且在 满足所述成帧需求的情况下,从所述数据报中剥去成帧边界以显露一个或 多个数据链路层分组,以将所述数据链路层分组提升到所述数据链路层;并且其中所述数据链路层被用来验证嵌入在所接收到的数据报内的一 个或多个分组的内容,并至少部分基于所述数据链路层的成功验证结果向 所述远程通用输入/输出接口发布所述数据报被成功接收的确认;并且其中所述事务层被用来提供与所述确认一起发送到所述远程通用 输入/输出接口的流控制更新信息。
14. 如权利要求13所述的通用输入/输出接口,其中所述数据链路层从 所述物理层接收以下指示,即从所述通用输入/输出通信链路无错地接收了 所述数据报。
15. 如权利要求14所述的通用输入/输出接口,其中所述数据链路层识 别与所接收的数据报相关联的序列号码,并且基于或至少部分基于在所述 接口之间的通信中使用的最近的序列号码,证实准确的序列号码与所接收 的数据报相关联,以验证所接收的数据报。
16. 如权利要求15所述的通用输入/输出接口,其中所述数据链路层识 别所接收的数据报中的有效载荷完整性指示,基于或至少部分基于所述数 据报的有效载荷,计算所述有效载荷完整性指示的另一版本,并且证实所 识别的有效载荷完整性指示与所计算的有效载荷完整性指示匹配,以验证 所接收的数据报的内容。
17. 如权利要求16所述的通用输入/输出接口,其中所述数据链路层在成功验证了所接收的数据报的内容之后,将所接收的数据报的内容提升到 所耦合的所述通用输入/输出接口的事务层。
18. 如权利要求16所述的通用输入/输出接口,其中如果验证所接收的 数据报的内容失败,则所述数据链路层发布否定确认。
19. 如权利要求18所述的通用输入/输出接口,其中所述数据链路层在 发布一个或多个否定确认之后通过所述物理层开始所述通用输入/输出通信 链路的重新初始化。
20. 如权利要求13所述的通用输入/输出接口,其中所述数据链路层识 别所接收的数据报中的有效载荷完整性指示,基于或至少部分基于所述数 据报的有效载荷,计算所述有效载荷完整性指示的另一版本,并且证实所 识别的有效载荷完整性指示与所计算的有效载荷完整性指示匹配,以验证 所接收的数据报的内容。
21. 如权利要求20所述的通用输入/输出接口,其中所述有效载荷完整性指示是循环冗余校验值。
22. —种电子组件,适于在电子设备中使用,包括如权利要求13所述的通用输入/输出接口。
23. —种电子装置,包括多个如权利要求22所述的电子组件。
CN 02816582 2001-08-24 2002-08-23 管理数据完整性的通用输入/输出体系结构、协议和方法 CN100409606C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US31470801 true 2001-08-24 2001-08-24
US60/314,708 2001-08-24

Publications (2)

Publication Number Publication Date
CN1547823A true CN1547823A (zh) 2004-11-17
CN100409606C true CN100409606C (zh) 2008-08-06

Family

ID=23221101

Family Applications (3)

Application Number Title Priority Date Filing Date
CN 02816582 CN100409606C (zh) 2001-08-24 2002-08-23 管理数据完整性的通用输入/输出体系结构、协议和方法
CN 02816580 CN100367254C (zh) 2001-08-24 2002-08-23 用于将老式设备集成在egio体系结构中的方法和设备
CN 02816581 CN100357922C (zh) 2001-08-24 2002-08-23 用于实现流控制的方法和通用输入/输出接口

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN 02816580 CN100367254C (zh) 2001-08-24 2002-08-23 用于将老式设备集成在egio体系结构中的方法和设备
CN 02816581 CN100357922C (zh) 2001-08-24 2002-08-23 用于实现流控制的方法和通用输入/输出接口

Country Status (6)

Country Link
US (13) US7231486B2 (zh)
EP (3) EP1442548B1 (zh)
KR (3) KR100647161B1 (zh)
CN (3) CN100409606C (zh)
DE (4) DE60222782D1 (zh)
WO (3) WO2003019391A3 (zh)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112574B2 (en) * 2004-02-26 2012-02-07 Super Talent Electronics, Inc. Swappable sets of partial-mapping tables in a flash-memory system with a command queue for combining flash writes
US6918021B2 (en) * 2001-05-10 2005-07-12 Hewlett-Packard Development Company, L.P. System of and method for flow control within a tag pipeline
ES2185496B1 (es) * 2001-07-17 2005-06-01 Consejo Superior De Investigaciones Cientificas Equipo y metodo en linea para la deteccion, determinacion de la evolucion y cuantificacion de biomasa microbiana y otras sustancias que absorben a lo largo del espectro de luz durante el desarrollo de procesos biotecnologicos.
EP1442548B1 (en) * 2001-08-24 2008-05-14 Intel Corporation A general input/output inteface and related method to manage data integrity
US9836424B2 (en) * 2001-08-24 2017-12-05 Intel Corporation General input/output architecture, protocol and related methods to implement flow control
US6880111B2 (en) * 2001-10-31 2005-04-12 Intel Corporation Bounding data transmission latency based upon a data transmission event and arrangement
US6918060B2 (en) 2001-10-31 2005-07-12 Intel Corporation Bounding data transmission latency based upon link loading and arrangement
US7099318B2 (en) * 2001-12-28 2006-08-29 Intel Corporation Communicating message request transaction types between agents in a computer system using multiple message groups
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
US7065746B2 (en) * 2002-01-11 2006-06-20 Stone Bond Technologies, L.P. Integration integrity manager
US20040131072A1 (en) * 2002-08-13 2004-07-08 Starent Networks Corporation Communicating in voice and data communications systems
US7251704B2 (en) * 2002-08-23 2007-07-31 Intel Corporation Store and forward switch device, system and method
US8432800B2 (en) 2003-07-29 2013-04-30 Citrix Systems, Inc. Systems and methods for stochastic-based quality of service
US8270423B2 (en) 2003-07-29 2012-09-18 Citrix Systems, Inc. Systems and methods of using packet boundaries for reduction in timeout prevention
US8238241B2 (en) 2003-07-29 2012-08-07 Citrix Systems, Inc. Automatic detection and window virtualization for flow control
US7630305B2 (en) 2003-07-29 2009-12-08 Orbital Data Corporation TCP selective acknowledgements for communicating delivered and missed data packets
US7616638B2 (en) 2003-07-29 2009-11-10 Orbital Data Corporation Wavefront detection and disambiguation of acknowledgments
US8437284B2 (en) 2003-07-29 2013-05-07 Citrix Systems, Inc. Systems and methods for additional retransmissions of dropped packets
US8233392B2 (en) * 2003-07-29 2012-07-31 Citrix Systems, Inc. Transaction boundary detection for reduction in timeout penalties
US7447794B1 (en) * 2002-12-04 2008-11-04 Silicon Graphics, Inc. System and method for conveying information
US7664909B2 (en) * 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7174413B2 (en) * 2003-01-21 2007-02-06 Nextio Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7188209B2 (en) * 2003-04-18 2007-03-06 Nextio, Inc. Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US7103064B2 (en) * 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US7698483B2 (en) * 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7917658B2 (en) 2003-01-21 2011-03-29 Emulex Design And Manufacturing Corporation Switching apparatus and method for link initialization in a shared I/O environment
US7493416B2 (en) * 2003-01-21 2009-02-17 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US8032659B2 (en) * 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7836211B2 (en) * 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7502370B2 (en) * 2003-01-21 2009-03-10 Nextio Inc. Network controller for obtaining a plurality of network port identifiers in response to load-store transactions from a corresponding plurality of operating system domains within a load-store architecture
US7512717B2 (en) * 2003-01-21 2009-03-31 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7457906B2 (en) * 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7219183B2 (en) * 2003-01-21 2007-05-15 Nextio, Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7617333B2 (en) 2003-01-21 2009-11-10 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
WO2005006639A1 (ja) * 2003-07-15 2005-01-20 Sony Corporation 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム
US8098669B2 (en) 2003-08-04 2012-01-17 Intel Corporation Method and apparatus for signaling virtual channel support in communication networks
US20050058130A1 (en) * 2003-08-04 2005-03-17 Christ Chris B. Method and apparatus for assigning data traffic classes to virtual channels in communications networks
US7237098B2 (en) * 2003-09-08 2007-06-26 Ip-First, Llc Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence
US7167941B2 (en) * 2003-09-10 2007-01-23 Intel Corporation Multi-port device configuration
US20050254085A1 (en) * 2004-05-12 2005-11-17 Koji Oshikiri Image forming system
US20050137966A1 (en) * 2003-12-19 2005-06-23 Munguia Peter R. Flow control credit synchronization
GB0329576D0 (en) * 2003-12-20 2004-01-28 Hewlett Packard Development Co A method of using a storage switch
US7698361B2 (en) * 2003-12-31 2010-04-13 Microsoft Corporation Lightweight input/output protocol
US7672222B2 (en) * 2004-01-12 2010-03-02 Hewlett-Packard Development Company, L.P. Link failures
US7436777B2 (en) * 2004-01-12 2008-10-14 Hewlett-Packard Development Company, L.P. Failed link training
US7613958B2 (en) * 2004-01-12 2009-11-03 Hewlett-Packard Development Company, L.P. Error detection in a system having coupled channels
US7606253B2 (en) * 2004-01-12 2009-10-20 Hewlett-Packard Development Company, L.P. Successful transactions
US8046464B2 (en) * 2004-03-10 2011-10-25 The Boeing Company Quality of service resource management apparatus and method for middleware services
US7548758B2 (en) * 2004-04-02 2009-06-16 Nortel Networks Limited System and method for peer-to-peer communication in cellular systems
US8661332B2 (en) 2004-04-30 2014-02-25 Microsoft Corporation Method and apparatus for document processing
US7487448B2 (en) * 2004-04-30 2009-02-03 Microsoft Corporation Document mark up methods and systems
US7383500B2 (en) * 2004-04-30 2008-06-03 Microsoft Corporation Methods and systems for building packages that contain pre-paginated documents
US7512878B2 (en) * 2004-04-30 2009-03-31 Microsoft Corporation Modular document format
US7549118B2 (en) * 2004-04-30 2009-06-16 Microsoft Corporation Methods and systems for defining documents with selectable and/or sequenceable parts
US20050289306A1 (en) * 2004-06-28 2005-12-29 Sridhar Muthrasanallur Memory read requests passing memory writes
JP2006012001A (ja) * 2004-06-29 2006-01-12 Ifu Agency Kk 情報処理システム及び情報処理方法
US20050289271A1 (en) * 2004-06-29 2005-12-29 Martinez Alberto J Circuitry to selectively produce MSI signals
US7266631B2 (en) * 2004-07-29 2007-09-04 International Business Machines Corporation Isolation of input/output adapter traffic class/virtual channel and input/output ordering domains
US7607070B2 (en) * 2004-09-13 2009-10-20 National Instruments Corporation System and method for in-line consistency checking of packetized data
US7617450B2 (en) 2004-09-30 2009-11-10 Microsoft Corporation Method, system, and computer-readable medium for creating, inserting, and reusing document parts in an electronic document
US7552242B2 (en) * 2004-12-03 2009-06-23 Intel Corporation Integrated circuit having processor and switch capabilities
US7738484B2 (en) * 2004-12-13 2010-06-15 Intel Corporation Method, system, and apparatus for system level initialization
US7464300B2 (en) * 2004-12-14 2008-12-09 Intel Corporation Method, apparatus and system to detect and signal sequential hot plug failure diagnostics
US7770180B2 (en) 2004-12-21 2010-08-03 Microsoft Corporation Exposing embedded data in a computer-generated document
US7752632B2 (en) 2004-12-21 2010-07-06 Microsoft Corporation Method and system for exposing nested data in a computer-generated document in a transparent manner
US7673060B2 (en) * 2005-02-01 2010-03-02 Hewlett-Packard Development Company, L.P. Systems and methods for providing reliable multicast messaging in a multi-node graphics system
US7624213B2 (en) * 2005-02-11 2009-11-24 Hewlett-Packard Development Company, L.P. Passing identification information
US7721159B2 (en) * 2005-02-11 2010-05-18 Hewlett-Packard Development Company, L.P. Passing debug information
US9026744B2 (en) * 2005-03-23 2015-05-05 Qualcomm Incorporated Enforcing strongly-ordered requests in a weakly-ordered processing
US7987306B2 (en) * 2005-04-04 2011-07-26 Oracle America, Inc. Hiding system latencies in a throughput networking system
US8223745B2 (en) * 2005-04-22 2012-07-17 Oracle America, Inc. Adding packet routing information without ECRC recalculation
WO2006134537A1 (en) * 2005-06-13 2006-12-21 Koninklijke Philips Electronics N.V. Methods and receives of data transmission using clock domains
DE102005028221B4 (de) * 2005-06-17 2007-10-11 Infineon Technologies Ag Vorrichtung und Verfahren zum Schutz der Integrität von Daten
JP4684031B2 (ja) * 2005-07-11 2011-05-18 富士通株式会社 バス・システム、バス管理装置、ノード装置、およびバス管理装置用のプログラム
US8548963B2 (en) * 2005-08-09 2013-10-01 International Business Machines Corporation Context sensitive media and information
WO2007018474A1 (en) * 2005-08-10 2007-02-15 Agency For Science, Technology & Research Wireless transportation protocol
US7315456B2 (en) * 2005-08-29 2008-01-01 Hewlett-Packard Development Company, L.P. Configurable IO subsystem
US7870263B2 (en) * 2005-12-27 2011-01-11 At&T Intellectual Property I, L.P. Carrier interoperability for critical services
US7917676B2 (en) * 2006-03-10 2011-03-29 Qualcomm, Incorporated Efficient execution of memory barrier bus commands with order constrained memory accesses
JP2007316722A (ja) * 2006-05-23 2007-12-06 Nec Electronics Corp 回路ボード
EP1863232A1 (en) * 2006-05-29 2007-12-05 Stmicroelectronics Sa On-chip bandwidth allocator
DE602007002718D1 (de) 2006-06-22 2009-11-19 Xelerated Ab Prozessor und verfahren für einen prozessor
US8213294B2 (en) * 2006-06-27 2012-07-03 International Business Machines Corporation Mechanism for detecting and clearing I/O fabric lockup conditions for error recovery
US8149797B2 (en) * 2006-06-30 2012-04-03 Hewlett-Packard Development Company, L.P. Visualization of RF neighbor correlation in a single view
US7783817B2 (en) * 2006-08-31 2010-08-24 Qualcomm Incorporated Method and apparatus for conditional broadcast of barrier operations
US7945719B2 (en) * 2006-09-20 2011-05-17 Intel Corporation Controller link for manageability engine
US7500023B2 (en) 2006-10-10 2009-03-03 International Business Machines Corporation Facilitating input/output processing by using transport control words to reduce input/output communications
US7949794B2 (en) 2006-11-02 2011-05-24 Intel Corporation PCI express enhancements and extensions
KR100850355B1 (ko) 2006-12-05 2008-08-04 한국전자통신연구원 피어 투 피어 프락시 서버 및 그 통신 방법
EP1936854B1 (en) * 2006-12-20 2013-11-06 Alcatel Lucent Retransmission-based DSLAM and xDSL modem for lossy media
US20080263248A1 (en) * 2007-04-20 2008-10-23 Harriman David J Multi-drop extension for a communication protocol
US7953863B2 (en) * 2007-05-08 2011-05-31 Intel Corporation Techniques for timing optimization in wireless networks that utilize a universal services interface
US8391354B2 (en) * 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
DE102007029116A1 (de) * 2007-06-25 2009-01-02 Continental Automotive Gmbh Verfahren zum Betreiben eines Mikrocontrollers und einer Ausführungseinheit sowie ein Mikrocontroller und eine Ausführungseinheit
US8897211B2 (en) * 2007-06-29 2014-11-25 Alcatel Lucent System and methods for providing service-specific support for multimedia traffic in wireless networks
US8019910B2 (en) * 2007-07-31 2011-09-13 Hewlett-Packard Development Company, L.P. Transaction flow control in PCI express fabric
US8086769B2 (en) * 2008-01-17 2011-12-27 International Business Machines Corporation Method for detecting circular buffer overrun
US7689751B2 (en) * 2008-02-15 2010-03-30 Sun Microsystems, Inc. PCI-express system
US7707346B2 (en) * 2008-03-12 2010-04-27 Lsi Corporation PCI express multi-root IOV endpoint retry buffer controller
JP2009284119A (ja) * 2008-05-21 2009-12-03 Yokogawa Electric Corp フィールドバス通信システム及びデータ管理装置
CN102112969A (zh) * 2008-06-01 2011-06-29 惠普开发有限公司 Pci express链路中的队列共享和重配置
US7818468B2 (en) * 2008-06-29 2010-10-19 Texas Instruments Incorporated Method and system for processing control information
US8218580B2 (en) 2008-07-15 2012-07-10 Intel Corporation Managing timing of a protocol stack
US8165080B2 (en) 2008-08-22 2012-04-24 Qualcomm Incorporated Addressing schemes for wireless communication
JP5280135B2 (ja) * 2008-09-01 2013-09-04 株式会社日立製作所 データ転送装置
US8166207B2 (en) 2008-09-29 2012-04-24 Intel Corporation Querying a device for information
US9141446B2 (en) * 2008-10-24 2015-09-22 Sap Se Maintenance of message serialization in multi-queue messaging environments
US7907546B1 (en) * 2008-11-13 2011-03-15 Qlogic, Corporation Method and system for port negotiation
JP2012510118A (ja) 2008-11-26 2012-04-26 カルガリー・サイエンティフィック・インコーポレイテッドCalgary Scientific Inc. アプリケーションプログラムの状態への遠隔アクセスを提供するための方法およびシステム
US7895380B2 (en) * 2009-01-21 2011-02-22 Ati Technologies Ulc Communication protocol for sharing memory resources between components of a device
US20100198999A1 (en) * 2009-02-05 2010-08-05 Qualcomm Incorporated Method and system for wireless usb transfer of isochronous data using bulk data transfer type
US9727508B2 (en) * 2009-04-27 2017-08-08 Intel Corporation Address learning and aging for network bridging in a network processor
US20100296520A1 (en) * 2009-05-19 2010-11-25 Matthews David L Dynamic quality of service adjustment across a switching fabric
US8199759B2 (en) * 2009-05-29 2012-06-12 Intel Corporation Method and apparatus for enabling ID based streams over PCI express
US8065465B1 (en) * 2009-06-10 2011-11-22 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US9367487B1 (en) 2009-06-10 2016-06-14 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US8325194B1 (en) 2009-06-10 2012-12-04 Nvidia Corporation Mitigating main crossbar load using dedicated connections for certain traffic types
US8554994B2 (en) * 2009-09-29 2013-10-08 Cleversafe, Inc. Distributed storage network utilizing memory stripes
US9003466B2 (en) 2010-04-22 2015-04-07 Samsung Electronics Co., Ltd. Method and system for isochronous data stream management in high speed audio/video networks
US8973074B2 (en) * 2010-04-22 2015-03-03 Samsung Electronics Co., Ltd. Method and system for isochronous communication in audio/video networks
US9075602B2 (en) * 2010-06-02 2015-07-07 Realtek Semiconductor Corp. Method and device of power saving for transmitting signals
US20130151750A1 (en) * 2010-08-19 2013-06-13 Balaji Kanigicherla Multi-root input output virtualization aware switch
US9741084B2 (en) 2011-01-04 2017-08-22 Calgary Scientific Inc. Method and system for providing remote access to data for display on a mobile device
CN102591812B (zh) * 2011-01-13 2015-04-08 旺玖科技股份有限公司 计算机系统的操作方法
US9430432B2 (en) * 2011-04-21 2016-08-30 Ineda Systems Pvt. Ltd. Optimized multi-root input output virtualization aware switch
JP2014522066A (ja) * 2011-08-09 2014-08-28 エルエスアイ コーポレーション 入出力デバイスとコンピューティングホストとの相互運用
KR20130108117A (ko) * 2012-03-23 2013-10-02 엘에스아이 코포레이션 동적으로 적응적인 캐싱을 위한 시스템
WO2013024342A1 (en) * 2011-08-15 2013-02-21 Calgary Scientific Inc. Method for flow control and for reliable communication in a collaborative environment
US8681606B2 (en) * 2011-08-30 2014-03-25 International Business Machines Corporation Implementing redundancy on infiniband (IB) networks
US8943257B2 (en) * 2011-09-30 2015-01-27 Intel Corporation Protocol neutral fabric
CA2865707A1 (en) 2012-03-02 2013-09-06 Calgary Scientific Inc. Remote control of an application using dynamic-linked library (dll) injection
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US9729673B2 (en) 2012-06-21 2017-08-08 Calgary Scientific Inc. Method and system for providing synchronized views of multiple applications for display on a remote computing device
US9152596B2 (en) 2012-06-29 2015-10-06 Intel Corporation Architected protocol for changing link operating mode
JP2014023094A (ja) * 2012-07-23 2014-02-03 Fujitsu Ltd パケットスイッチ、伝送装置及びパケット伝送方法
WO2014019117A1 (en) * 2012-07-30 2014-02-06 Hewlett-Packard Development Company, L. P. Booting printer
JP2014033318A (ja) * 2012-08-02 2014-02-20 Fujitsu Ltd パケット通信を行うシステムおよび通信方法
US9201829B2 (en) * 2012-09-06 2015-12-01 Apple Inc. Low power, area-efficient tracking buffer
US9092581B2 (en) * 2012-10-09 2015-07-28 Intel Corporation Virtualized communication sockets for multi-flow access to message channel infrastructure within CPU
US8958302B2 (en) * 2012-12-04 2015-02-17 Intel Corporation Apparatus, system and method of controlling data flow over a wireless communication link with credit allocation
CN103929684A (zh) * 2013-01-14 2014-07-16 华为技术有限公司 一种基于流媒体选择码流分段的方法、播放器和终端
US9075952B2 (en) * 2013-01-17 2015-07-07 Intel Corporation Controlling bandwidth allocations in a system on a chip (SoC)
US9395924B2 (en) 2013-01-22 2016-07-19 Seagate Technology Llc Management of and region selection for writes to non-volatile memory
US9229894B2 (en) * 2013-04-09 2016-01-05 Apple Inc. Protocol conversion involving multiple virtual channels
US9160678B2 (en) * 2013-04-15 2015-10-13 International Business Machines Corporation Flow control credits for priority in lossless ethernet
CN103797469B (zh) * 2013-05-20 2016-08-31 华为技术有限公司 一种计算机系统、高速外围组件互联端点设备的访问方法和装置
US9552323B1 (en) * 2013-07-05 2017-01-24 Altera Corporation High-speed peripheral component interconnect (PCIe) input-output devices with receive buffer management circuitry
JP6060051B2 (ja) * 2013-08-08 2017-01-11 アラクサラネットワークス株式会社 パケット中継装置及びパケット中継方法
US9438432B2 (en) * 2013-09-17 2016-09-06 Cisco Technology, Inc. Bit indexed explicit replication packet encapsulation
JP6046016B2 (ja) * 2013-09-25 2016-12-14 株式会社日立製作所 伝送システムおよび伝送方法
US9747244B2 (en) 2013-11-22 2017-08-29 Qualcomm Incorporated Clockless virtual GPIO
GB201321148D0 (en) * 2013-11-29 2014-01-15 Bridgeworks Ltd Data transfer
CN105765923A (zh) 2013-11-29 2016-07-13 卡尔加里科技股份有限公司 客户端-服务器远程访问系统中提供客户端到非托管服务的连接的方法
US9471522B2 (en) 2013-12-04 2016-10-18 International Business Machines Corporation Resource allocation by virtual channel management and bus multiplexing
US9385962B2 (en) * 2013-12-20 2016-07-05 Intel Corporation Method and system for flexible credit exchange within high performance fabrics
KR20160085882A (ko) * 2014-01-16 2016-07-18 인텔 코포레이션 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템
US9563591B2 (en) 2014-03-06 2017-02-07 International Business Machines Corporation Peripheral component interconnect express (PCIe) ping in a switch-based environment
US9619427B2 (en) 2014-04-21 2017-04-11 Qualcomm Incorporated Hybrid virtual GPIO
US9904645B2 (en) * 2014-10-31 2018-02-27 Texas Instruments Incorporated Multicore bus architecture with non-blocking high performance transaction credit system
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9747245B2 (en) * 2014-12-17 2017-08-29 Intel Corporation Method, apparatus and system for integrating devices in a root complex
US9934179B2 (en) * 2015-02-17 2018-04-03 Mediatek Inc. Wafer-level package with at least one input/output port connected to at least one management bus
US20170295098A1 (en) * 2016-04-07 2017-10-12 Oracle International Corporation Congestion Management in Distributed Systems Using Autonomous Self-regulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791639A (en) 1986-02-18 1988-12-13 Mitel Corporation Communications switching system
US5958064A (en) 1992-06-20 1999-09-28 International Business Machines Corporation Multiple node dual level error recovery system and method
US6157972A (en) 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus
US6170025B1 (en) 1997-08-29 2001-01-02 Intel Corporation Distributed computer system supporting remote interrupts and lock mechanism

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668810A (en) * 1970-07-17 1972-06-13 Cabana Theatres Inc Theater with separate viewing booths
US4430700A (en) 1981-07-31 1984-02-07 Norand Corporation System and method for communication between nodes of a closed loop local communication path
US4449182B1 (zh) * 1981-10-05 1989-12-12
US4475192A (en) * 1982-02-16 1984-10-02 At&T Bell Laboratories Data packet flow control scheme for switching networks
US4663748A (en) * 1984-04-12 1987-05-05 Unisearch Limited Local area network
US5007051A (en) * 1987-09-30 1991-04-09 Hewlett-Packard Company Link layer protocol and apparatus for data communication
US5001707A (en) 1989-11-02 1991-03-19 Northern Telecom Limited Method of providing reserved bandwidth in a dual bus system
DE69017203D1 (de) 1990-06-21 1995-03-30 Ibm Breitbandringkommunikationssystem und Zugriffssteuerungsverfahren.
US5353382A (en) * 1990-10-15 1994-10-04 California Institute Of Technology Programmable synapse for neural network applications
US5164938A (en) 1991-03-28 1992-11-17 Sprint International Communications Corp. Bandwidth seizing in integrated services networks
JP3278865B2 (ja) * 1991-06-28 2002-04-30 日本電気株式会社 トラヒック制御方法
US5432907A (en) * 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5463629A (en) 1992-07-13 1995-10-31 Ko; Cheng-Hsu Dynamic channel allocation method and system for integrated services digital network
CA2104753C (en) 1992-10-29 1999-02-16 Kotikalapudi Sriram Bandwidth allocation, transmission scheduling, and congestion avoidance in broadband atm networks
US5289461A (en) 1992-12-14 1994-02-22 International Business Machines Corporation Interconnection method for digital multimedia communications
US5353282A (en) 1993-03-18 1994-10-04 Northern Telecom Limited Local area network embedded in the communication switch core
JP2639335B2 (ja) * 1993-12-22 1997-08-13 日本電気株式会社 Atm網における輻輳制御方式
US5463762A (en) 1993-12-30 1995-10-31 Unisys Corporation I/O subsystem with header and error detection code generation and checking
US5457701A (en) 1994-01-06 1995-10-10 Scientific-Atlanta, Inc. Method for indicating packet errors in a packet-based multi-hop communications system
US5485455A (en) * 1994-01-28 1996-01-16 Cabletron Systems, Inc. Network having secure fast packet switching and guaranteed quality of service
US5633867A (en) * 1994-07-01 1997-05-27 Digital Equipment Corporation Local memory buffers management for an ATM adapter implementing credit based flow control
CA2150658C (en) 1994-07-26 1999-12-21 Antonio Cappellari Method for the optimal resource allocation for the transport of variable-bandwidth data flows in atm networks, and cross-connect node utilizing the method
US5689550A (en) 1994-08-08 1997-11-18 Voice-Tel Enterprises, Inc. Interface enabling voice messaging systems to interact with communications networks
US5450411A (en) 1994-09-02 1995-09-12 At&T Global Information Solutions Company Network interface for multiplexing and demultiplexing isochronous and bursty data streams in ATM networks
US5561669A (en) * 1994-10-26 1996-10-01 Cisco Systems, Inc. Computer network switching system with expandable number of ports
JP3563127B2 (ja) * 1994-11-09 2004-09-08 富士通株式会社 トラヒック制御方式
US5634620A (en) * 1994-11-10 1997-06-03 Verot; Thierry R. E. Clamp assembly for motor flushing device
US5570355A (en) 1994-11-17 1996-10-29 Lucent Technologies Inc. Method and apparatus enabling synchronous transfer mode and packet mode access for multiple services on a broadband communication network
US5696127A (en) 1994-12-22 1997-12-09 Ligand Pharmaceuticals Incorporated Steroid receptor modulator compounds and methods
US5513314A (en) 1995-01-27 1996-04-30 Auspex Systems, Inc. Fault tolerant NFS server system and mirroring protocol
US5583995A (en) * 1995-01-30 1996-12-10 Mrj, Inc. Apparatus and method for data storage and retrieval using bandwidth allocation
US5594732A (en) 1995-03-03 1997-01-14 Intecom, Incorporated Bridging and signalling subsystems and methods for private and hybrid communications systems including multimedia systems
US5600644A (en) * 1995-03-10 1997-02-04 At&T Method and apparatus for interconnecting LANs
US5668810A (en) * 1995-04-26 1997-09-16 Scientific-Atlanta, Inc. Data transmission protocol method and apparatus
JP3434642B2 (ja) 1995-07-07 2003-08-11 株式会社東芝 パケットスケジューリング装置
US5870538A (en) * 1995-07-19 1999-02-09 Fujitsu Network Communications, Inc. Switch fabric controller comparator system and method
US5745837A (en) * 1995-08-25 1998-04-28 Terayon Corporation Apparatus and method for digital data transmission over a CATV system using an ATM transport protocol and SCDMA
JPH09116541A (ja) * 1995-10-16 1997-05-02 Toshiba Corp 通信制御装置
US5844887A (en) 1995-11-30 1998-12-01 Scorpio Communications Ltd. ATM switching fabric
US5793997A (en) * 1996-01-11 1998-08-11 Hewlett-Packard Company Interface architecture for connection to a peripheral component interconnect bus
JP2929991B2 (ja) * 1996-01-29 1999-08-03 日本電気株式会社 最適化クレジット制御方法
US5771387A (en) * 1996-03-21 1998-06-23 Intel Corporation Method and apparatus for interrupting a processor by a PCI peripheral across an hierarchy of PCI buses
US5748613A (en) 1996-03-29 1998-05-05 Hewlett-Packard Company Communication pacing method
US5938224A (en) * 1996-04-08 1999-08-17 Brackett; Douglas C. Hydraulic bicycle with conjugate drive motors and variable stroke crankshaft
US5983278A (en) * 1996-04-19 1999-11-09 Lucent Technologies Inc. Low-loss, fair bandwidth allocation flow control in a packet switch
US6026460A (en) * 1996-05-10 2000-02-15 Intel Corporation Method and apparatus for sequencing system bus grants and disabling a posting buffer in a bus bridge to improve bus efficiency
US5850557A (en) * 1996-05-10 1998-12-15 Intel Corporation Method and apparatus for reducing bus bridge thrashing by temporarily masking agent requests to allow conflicting requests to be completed
US6400681B1 (en) * 1996-06-20 2002-06-04 Cisco Technology, Inc. Method and system for minimizing the connection set up time in high speed packet switching networks
US6065052A (en) * 1996-07-01 2000-05-16 Sun Microsystems, Inc. System for maintaining strongly sequentially ordered packet flow in a ring network system with busy and failed nodes
US5867480A (en) 1996-09-12 1999-02-02 Cabletron Systems, Inc. Method and apparatus for controlling congestion in a network node
JPH10178451A (ja) * 1996-10-17 1998-06-30 Fujitsu Ltd ハイブリッド交換機、交換機、及びこれらの交換機におけるstmデータ再配置方法
EP0894380A4 (en) 1996-12-06 2001-05-16 Fujitsu Network Communications Method for flow controlling atm traffic
US5953338A (en) * 1996-12-13 1999-09-14 Northern Telecom Limited Dynamic control processes and systems for asynchronous transfer mode networks
FR2759518B1 (fr) * 1997-02-07 1999-04-23 France Telecom Procede et dispositif d'allocation de ressources dans un reseau numerique de transmission par paquets
US6018816A (en) * 1997-04-04 2000-01-25 Canon Kabushiki Kaisha Information processing system and method, image processing system and method, information processing apparatus and computer readable memory
US5825748A (en) 1997-04-08 1998-10-20 International Business Machines Corporation Credit-based flow control checking and correction system
US6044406A (en) * 1997-04-08 2000-03-28 International Business Machines Corporation Credit-based flow control checking and correction method
FI109504B (fi) * 1997-04-15 2002-08-15 Nokia Corp Reitin optimointi pakettipohjaisessa tietoliikenneverkossa
US5935224A (en) 1997-04-24 1999-08-10 Microsoft Corporation Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
US6253334B1 (en) * 1997-05-13 2001-06-26 Micron Electronics, Inc. Three bus server architecture with a legacy PCI bus and mirrored I/O PCI buses
US6208645B1 (en) 1997-05-30 2001-03-27 Apple Computer, Inc. Time multiplexing of cyclic redundancy functions in point-to-point ringlet-based computer systems
US5923655A (en) 1997-06-10 1999-07-13 E--Net, Inc. Interactive video communication over a packet data network
US5875308A (en) 1997-06-18 1999-02-23 International Business Machines Corporation Peripheral component interconnect (PCI) architecture having hot-plugging capability for a data-processing system
US6269464B1 (en) * 1997-06-18 2001-07-31 Sutmyn Storage Corporation Error checking technique for use in mass storage systems
US6078565A (en) * 1997-06-20 2000-06-20 Digital Equipment Corporation Method and apparatus to expand an on chip FIFO into local memory
US6073142A (en) 1997-06-23 2000-06-06 Park City Group Automated post office based rule analysis of e-mail messages and other data objects for controlled distribution in network environments
US6128666A (en) 1997-06-30 2000-10-03 Sun Microsystems, Inc. Distributed VLAN mechanism for packet field replacement in a multi-layered switched network element using a control field/signal for indicating modification of a packet with a database search engine
US6003062A (en) 1997-07-16 1999-12-14 Fore Systems, Inc. Iterative algorithm for performing max min fair allocation
US6173333B1 (en) * 1997-07-18 2001-01-09 Interprophet Corporation TCP/IP network accelerator system and method which identifies classes of packet traffic for predictable protocols
US5948136A (en) * 1997-07-30 1999-09-07 Sony Corporation Hardware authentication mechanism for transmission of data between devices on an IEEE 1394-1995 serial bus network
DE19835668A1 (de) 1997-08-07 1999-02-25 Matsushita Electric Ind Co Ltd Übertragungsmedienverbindungsvorrichtung, steuernde Vorrichtung, gesteuerte Vorrichtung und Speichermedium
US6009448A (en) * 1997-08-18 1999-12-28 Industrial Technology Research Institute Pipelined parallel-serial architecture for a modified least mean square adaptive filter
US6333929B1 (en) * 1997-08-29 2001-12-25 Intel Corporation Packet format for a distributed system
US6683850B1 (en) * 1997-08-29 2004-01-27 Intel Corporation Method and apparatus for controlling the flow of data between servers
US6055643A (en) 1997-09-25 2000-04-25 Compaq Computer Corp. System management method and apparatus for supporting non-dedicated event detection
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6347097B1 (en) 1997-12-05 2002-02-12 Texas Instruments Incorporated Method and apparatus for buffering received data from a serial bus
US6137793A (en) 1997-12-05 2000-10-24 Com21, Inc. Reverse path multiplexer for use in high speed data transmissions
US7283561B1 (en) * 1997-12-12 2007-10-16 Level 3 Communications, Llc Secure network architecture with quality of service
US6118761A (en) * 1997-12-18 2000-09-12 Advanced Micro Devices, Inc. Apparatus and method for generating rate control frames in a workgroup switch based on traffic contribution from a network switch port
US6493343B1 (en) * 1998-01-07 2002-12-10 Compaq Information Technologies Group System and method for implementing multi-pathing data transfers in a system area network
US5987610A (en) 1998-02-12 1999-11-16 Ameritech Corporation Computer virus screening methods and systems
US6198722B1 (en) * 1998-02-27 2001-03-06 National Semiconductor Corp. Flow control method for networks
JP3075251B2 (ja) * 1998-03-05 2000-08-14 日本電気株式会社 非同期転送モード交換網における仮想パス帯域分配システム
US6618354B1 (en) * 1998-03-13 2003-09-09 Hewlett-Packard Development Company, L.P. Credit initialization in systems with proactive flow control
US6279035B1 (en) * 1998-04-10 2001-08-21 Nortel Networks Limited Optimizing flow detection and reducing control plane processing in a multi-protocol over ATM (MPOA) system
US6266345B1 (en) 1998-04-24 2001-07-24 Xuan Zhon Ni Method and apparatus for dynamic allocation of bandwidth to data with varying bit rates
US6046979A (en) * 1998-05-04 2000-04-04 Cabletron Systems, Inc. Method and apparatus for controlling the flow of variable-length packets through a multiport switch
GB2337406B (en) 1998-05-11 2003-05-14 Fujitsu Ltd Scheduling circuitry and methods
JPH11328972A (ja) * 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
US6539011B1 (en) 1998-06-10 2003-03-25 Merlot Communications, Inc. Method for initializing and allocating bandwidth in a permanent virtual connection for the transmission and control of audio, video, and computer data over a single network fabric
US6134662A (en) * 1998-06-26 2000-10-17 Vlsi Technology, Inc. Physical layer security manager for memory-mapped serial communications interface
US6366968B1 (en) * 1998-06-26 2002-04-02 Intel Corporation Physical write packets processing when posted write error queue is full, with posted write error queue storing physical write requests when posted write packet fails
US6711632B1 (en) * 1998-08-11 2004-03-23 Ncr Corporation Method and apparatus for write-back caching with minimal interrupts
JP3543647B2 (ja) 1998-10-27 2004-07-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6421720B2 (en) * 1998-10-28 2002-07-16 Cisco Technology, Inc. Codec-independent technique for modulating bandwidth in packet network
EP1001574A1 (en) 1998-11-10 2000-05-17 International Business Machines Corporation Method and system in a packet switching network for dynamically adjusting the bandwidth of a continuous bit rate virtual path connection according to the network load
US6457081B1 (en) 1998-11-23 2002-09-24 Advanced Micro Devices, Inc. Packet protocol for reading an indeterminate number of data bytes across a computer interconnection bus
US6690676B1 (en) 1998-11-23 2004-02-10 Advanced Micro Devices, Inc. Non-addressed packet structure connecting dedicated end points on a multi-pipe computer interconnect bus
US6470410B1 (en) 1998-11-23 2002-10-22 Advanced Micro Devices, Inc. Target side concentrator mechanism for connecting multiple logical pipes to a single function utilizing a computer interconnection bus
US6457084B1 (en) 1998-11-23 2002-09-24 Advanced Micro Devices, Inc. Target side distributor mechanism for connecting multiple functions to a single logical pipe of a computer interconnection bus
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6618782B1 (en) 1998-11-23 2003-09-09 Advanced Micro Devices, Inc. Computer interconnection bus link layer
US6421751B1 (en) 1998-11-23 2002-07-16 Advanced Micro Devices, Inc. Detecting a no-tags-free condition in a computer system having multiple outstanding transactions
US6499079B1 (en) 1998-11-23 2002-12-24 Advanced Micro Devices, Inc. Subordinate bridge structure for a point-to-point computer interconnection bus
US6483805B1 (en) 1998-12-28 2002-11-19 Nortel Networks Limited Internet differentiated services service for transaction applications
US6333931B1 (en) * 1998-12-28 2001-12-25 Cisco Technology, Inc. Method and apparatus for interconnecting a circuit-switched telephony network and a packet-switched data network, and applications thereof
US6928469B1 (en) 1998-12-29 2005-08-09 Citrix Systems, Inc. Apparatus and method for determining a program neighborhood for a client node in a client-server network using markup language techniques
KR100434463B1 (ko) * 1999-01-07 2004-06-05 삼성전자주식회사 부호분할다중접속 통신시스템의 데이터 통신 장치 및 방법
US6343260B1 (en) * 1999-01-19 2002-01-29 Sun Microsystems, Inc. Universal serial bus test system
US6680906B1 (en) * 1999-03-31 2004-01-20 Cisco Technology, Inc. Regulating packet traffic in an integrated services network
US6775280B1 (en) * 1999-04-29 2004-08-10 Cisco Technology, Inc. Methods and apparatus for routing packets using policy and network efficiency information
CA2372644A1 (en) * 1999-05-21 2000-11-30 Avici Systems Fabric router with flit caching
US6625146B1 (en) * 1999-05-28 2003-09-23 Advanced Micro Devices, Inc. Method and apparatus for operating a network switch in a CPU-less environment
US6393506B1 (en) * 1999-06-15 2002-05-21 National Semiconductor Corporation Virtual channel bus and system architecture
EP1123599A1 (en) * 1999-08-19 2001-08-16 Philips Electronics N.V. Automatic repeat request protocol
EP1221099A4 (en) * 1999-09-08 2003-04-02 Mellanox Technologies Ltd Remote event handling in a packet network
US7010607B1 (en) * 1999-09-15 2006-03-07 Hewlett-Packard Development Company, L.P. Method for training a communication link between ports to correct for errors
US6950438B1 (en) * 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6938094B1 (en) 1999-09-17 2005-08-30 Advanced Micro Devices, Inc. Virtual channels and corresponding buffer allocations for deadlock-free computer system operation
US7269728B1 (en) * 1999-09-21 2007-09-11 Nortel Networks Limited Apparatus and method for distributing management keys in a multicast domain
US6947410B1 (en) 1999-11-16 2005-09-20 Cisco Technology, Inc. System and method for communicating data packets using a backplane switch
JP2001175630A (ja) 1999-12-14 2001-06-29 Fujitsu Ltd データ送信装置、データ受信装置、データ転送装置および方法
US6839345B2 (en) * 1999-12-17 2005-01-04 Texas Instruments Incorporated MAC/PHY interface
US6460050B1 (en) 1999-12-22 2002-10-01 Mark Raymond Pace Distributed content identification system
US6922408B2 (en) * 2000-01-10 2005-07-26 Mellanox Technologies Ltd. Packet communication buffering with dynamic flow control
US20010047383A1 (en) * 2000-01-14 2001-11-29 Dutta Prabal K. System and method for on-demand communications with legacy networked devices
US6628615B1 (en) * 2000-01-18 2003-09-30 International Business Machines Corporation Two level virtual channels
US6757291B1 (en) * 2000-02-10 2004-06-29 Simpletech, Inc. System for bypassing a server to achieve higher throughput between data network and data storage system
JP2001230810A (ja) * 2000-02-16 2001-08-24 Fujitsu Ltd パケット流量制御装置および方法
US6735173B1 (en) * 2000-03-07 2004-05-11 Cisco Technology, Inc. Method and apparatus for accumulating and distributing data items within a packet switching system
US6728211B1 (en) * 2000-03-07 2004-04-27 Cisco Technology, Inc. Method and apparatus for delaying packets being sent from a component of a packet switching system
US6810396B1 (en) * 2000-03-09 2004-10-26 Emc Corporation Managed access of a backup storage system coupled to a network
US6751214B1 (en) * 2000-03-30 2004-06-15 Azanda Network Devices, Inc. Methods and apparatus for dynamically allocating bandwidth between ATM cells and packets
US6891881B2 (en) * 2000-04-07 2005-05-10 Broadcom Corporation Method of determining an end of a transmitted frame in a frame-based communications network
US6381672B1 (en) 2000-05-11 2002-04-30 Advanced Micro Devices, Inc. Speculative opening of a new page when approaching page boundary during read/write of isochronous streams
US6330225B1 (en) 2000-05-26 2001-12-11 Sonics, Inc. Communication system and method for different quality of service guarantees for different data flows
JP4694092B2 (ja) 2000-06-02 2011-06-01 ラディシス・コーポレーション エコー・キャンセレーションのないvoip通信
US6721353B1 (en) 2000-06-21 2004-04-13 Cisco Technology, Inc. Network compatibility
US6901519B1 (en) 2000-06-22 2005-05-31 Infobahn, Inc. E-mail virus protection system and method
US6647412B1 (en) 2000-06-23 2003-11-11 Nokia Internet Communications Inc. Method and network for propagating status information
US6707821B1 (en) 2000-07-11 2004-03-16 Cisco Technology, Inc. Time-sensitive-packet jitter and latency minimization on a shared data link
WO2002008920A1 (en) * 2000-07-25 2002-01-31 Peribit Networks, Inc. Network architecture and methods for transparent on-line cross-sessional encoding and transport of network communications data
US6658519B1 (en) * 2000-07-28 2003-12-02 International Business Machines Corporation Bus bridge with embedded input/output (I/O) and transaction tracing capabilities
US7339892B1 (en) 2000-08-18 2008-03-04 Nortel Networks Limited System and method for dynamic control of data packet fragmentation threshold in a wireless network
US7154854B1 (en) * 2000-08-18 2006-12-26 Nortel Networks Limited Automatic distribution of RTS and frag thresholds
US6880084B1 (en) 2000-09-27 2005-04-12 International Business Machines Corporation Methods, systems and computer program products for smart card product management
US6601056B1 (en) * 2000-09-28 2003-07-29 Microsoft Corporation Method and apparatus for automatic format conversion on removable digital media
US6976201B2 (en) 2000-11-22 2005-12-13 Silicon Image Method and system for host handling of communications errors
US20020112084A1 (en) * 2000-12-29 2002-08-15 Deen Gary D. Methods, systems, and computer program products for controlling devices through a network via a network translation device
US6721813B2 (en) * 2001-01-30 2004-04-13 Advanced Micro Devices, Inc. Computer system implementing a system and method for tracking the progress of posted write transactions
US6765885B2 (en) * 2001-02-09 2004-07-20 Asustek Computer Inc. Determination of acceptable sequence number ranges in a communications protocol
US7542474B2 (en) 2001-02-26 2009-06-02 Sony Corporation Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub
US6763025B2 (en) 2001-03-12 2004-07-13 Advent Networks, Inc. Time division multiplexing over broadband modulation method and apparatus
US7072300B1 (en) * 2001-03-23 2006-07-04 Advanced Micro Devices, Inc. Action tag generation within a network based on priority or differential services information
US6745272B2 (en) * 2001-04-04 2004-06-01 Advanced Micro Devices, Inc. System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system
US6639919B2 (en) * 2001-05-01 2003-10-28 Adc Dsl Systems, Inc. Bit-level control for dynamic bandwidth allocation
US7023899B2 (en) * 2001-05-10 2006-04-04 Lucent Technologies Inc. Method for reliable signaling information transmission in a wireless communication system
US7426575B1 (en) * 2001-05-14 2008-09-16 Turin Networks Discard policy method and apparatus
US20020178243A1 (en) 2001-05-15 2002-11-28 Kevin Collins Apparatus and method for centrally managing network devices
US6832279B1 (en) * 2001-05-17 2004-12-14 Cisco Systems, Inc. Apparatus and technique for maintaining order among requests directed to a same address on an external bus of an intermediate network node
US6757768B1 (en) * 2001-05-17 2004-06-29 Cisco Technology, Inc. Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node
US7012893B2 (en) * 2001-06-12 2006-03-14 Smartpackets, Inc. Adaptive control of data packet size in networks
US20030005039A1 (en) * 2001-06-29 2003-01-02 International Business Machines Corporation End node partitioning using local identifiers
US7372811B1 (en) 2001-08-07 2008-05-13 Cisco Technology, Inc. Load balancing model for multilink frame relay
EP1442548B1 (en) 2001-08-24 2008-05-14 Intel Corporation A general input/output inteface and related method to manage data integrity
US7177971B2 (en) * 2001-08-24 2007-02-13 Intel Corporation General input/output architecture, protocol and related methods to provide isochronous channels
US9836424B2 (en) 2001-08-24 2017-12-05 Intel Corporation General input/output architecture, protocol and related methods to implement flow control
US20030115513A1 (en) * 2001-08-24 2003-06-19 David Harriman Error forwarding in an enhanced general input/output architecture and related methods
US6691192B2 (en) * 2001-08-24 2004-02-10 Intel Corporation Enhanced general input/output architecture and related methods for establishing virtual channels therein
US6950394B1 (en) * 2001-09-07 2005-09-27 Agilent Technologies, Inc. Methods and systems to transfer information using an alternative routing associated with a communication network
US6944719B2 (en) * 2002-05-15 2005-09-13 Broadcom Corp. Scalable cache coherent distributed shared memory processing system
US6760793B2 (en) * 2002-07-29 2004-07-06 Isys Technologies, Inc. Transaction credit control for serial I/O systems
US7301898B1 (en) * 2002-07-29 2007-11-27 Brocade Communications Systems, Inc. Credit sharing for fibre channel links with multiple virtual channels
US7808895B2 (en) 2003-10-30 2010-10-05 Intel Corporation Isochronous device communication management
US20050137966A1 (en) * 2003-12-19 2005-06-23 Munguia Peter R. Flow control credit synchronization
US7032052B2 (en) * 2004-01-15 2006-04-18 Dell Products L.P. Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector
US7296101B2 (en) * 2004-02-17 2007-11-13 Intel Corporation Method and system for using a patch module to process non-posted request cycles and to control completions returned to requesting device
US7315911B2 (en) * 2005-01-20 2008-01-01 Dot Hill Systems Corporation Method for efficient inter-processor communication in an active-active RAID system using PCI-express links
US7430607B2 (en) * 2005-05-25 2008-09-30 Microsoft Corporation Source throttling using CPU stamping
US8516165B2 (en) * 2005-10-19 2013-08-20 Nvidia Corporation System and method for encoding packet header to enable higher bandwidth efficiency across bus links
US7694049B2 (en) * 2005-12-28 2010-04-06 Intel Corporation Rate control of flow control updates
US7694025B1 (en) 2006-03-31 2010-04-06 Integrated Device Technology, Inc. Method and device for base address sorting and entry into base address registers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791639A (en) 1986-02-18 1988-12-13 Mitel Corporation Communications switching system
US5958064A (en) 1992-06-20 1999-09-28 International Business Machines Corporation Multiple node dual level error recovery system and method
US6170025B1 (en) 1997-08-29 2001-01-02 Intel Corporation Distributed computer system supporting remote interrupts and lock mechanism
US6157972A (en) 1997-12-05 2000-12-05 Texas Instruments Incorporated Apparatus and method for processing packetized information over a serial bus

Also Published As

Publication number Publication date Type
KR100750036B1 (ko) 2007-08-16 grant
EP1442548A2 (en) 2004-08-04 application
US20030115380A1 (en) 2003-06-19 application
US9602408B2 (en) 2017-03-21 grant
DE60213616D1 (de) 2006-09-14 grant
KR100647161B1 (ko) 2006-11-23 grant
US20140185436A1 (en) 2014-07-03 application
US7231486B2 (en) 2007-06-12 grant
WO2003019391A3 (en) 2003-05-30 application
US20030158992A1 (en) 2003-08-21 application
US20130268712A1 (en) 2013-10-10 application
CN1547705A (zh) 2004-11-17 application
US7152128B2 (en) 2006-12-19 grant
WO2003019391A2 (en) 2003-03-06 application
US8819306B2 (en) 2014-08-26 grant
DE60226627D1 (de) 2008-06-26 grant
US20090193164A1 (en) 2009-07-30 application
US9565106B2 (en) 2017-02-07 grant
CN100367254C (zh) 2008-02-06 grant
US20140129747A1 (en) 2014-05-08 application
US20140189174A1 (en) 2014-07-03 application
US9049125B2 (en) 2015-06-02 grant
DE60222782D1 (de) 2007-11-15 grant
KR20040036919A (ko) 2004-05-03 application
WO2003019393A1 (en) 2003-03-06 application
CN100357922C (zh) 2007-12-26 grant
US7536473B2 (en) 2009-05-19 grant
EP1421501A1 (en) 2004-05-26 application
US9860173B2 (en) 2018-01-02 grant
KR20040029002A (ko) 2004-04-03 application
EP1421501B1 (en) 2006-08-02 grant
EP1419446A1 (en) 2004-05-19 application
US9071528B2 (en) 2015-06-30 grant
US7353313B2 (en) 2008-04-01 grant
EP1442548B1 (en) 2008-05-14 grant
EP1419446B1 (en) 2007-10-03 grant
US20130254451A1 (en) 2013-09-26 application
US9736071B2 (en) 2017-08-15 grant
KR100624610B1 (ko) 2006-09-19 grant
US20070038793A1 (en) 2007-02-15 application
US9088495B2 (en) 2015-07-21 grant
US20130117474A1 (en) 2013-05-09 application
US8566473B2 (en) 2013-10-22 grant
US20030145134A1 (en) 2003-07-31 application
US20130254452A1 (en) 2013-09-26 application
KR20040029010A (ko) 2004-04-03 application
US20150178241A1 (en) 2015-06-25 application
CN1547823A (zh) 2004-11-17 application
WO2003019394A1 (en) 2003-03-06 application
CN1547704A (zh) 2004-11-17 application
DE60213616T2 (de) 2007-08-09 grant

Similar Documents

Publication Publication Date Title
US7979592B1 (en) Virtualization bridge device
US5598541A (en) Node loop port communication interface super core for fibre channel
US6708247B1 (en) Extending universal serial bus to allow communication with USB devices at a remote location
US6775719B1 (en) Host-fabric adapter and method of connecting a host system to a channel-based switched fabric in a data network
US6374317B1 (en) Method and apparatus for initializing a computer interface
US5812875A (en) Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
US8782321B2 (en) PCI express tunneling over a multi-protocol I/O interconnect
US6356962B1 (en) Network device and method of controlling flow of data arranged in frames in a data-based network
US6425021B1 (en) System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
US6609167B1 (en) Host and device serial communication protocols and communication packet formats
US7293129B2 (en) Flexible routing and addressing
US20060242332A1 (en) Distributed I/O bridging functionality
Budruk et al. PCI express system architecture
US5687388A (en) Scalable tree structured high speed input/output subsystem architecture
US6636922B1 (en) Methods and apparatus for implementing a host side advanced serial protocol
US20060242352A1 (en) Device sharing
US6747949B1 (en) Register based remote data flow control
US20040039986A1 (en) Store and forward switch device, system and method
US20060239287A1 (en) Adding packet routing information without ECRC recalculation
US7106742B1 (en) Method and system for link fabric error detection and message flow control
US6675243B1 (en) Methods and apparatus for implementing a device side advanced serial protocol
US7010607B1 (en) Method for training a communication link between ports to correct for errors
US6145039A (en) Method and apparatus for an improved interface between computer components
US20060242333A1 (en) Scalable routing and addressing
US6636912B2 (en) Method and apparatus for mode selection in a computer system

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
C14 Grant of patent or utility model