CN100406903C - 一种可编程逻辑器件配置的检测方法 - Google Patents

一种可编程逻辑器件配置的检测方法 Download PDF

Info

Publication number
CN100406903C
CN100406903C CN2005100568909A CN200510056890A CN100406903C CN 100406903 C CN100406903 C CN 100406903C CN 2005100568909 A CN2005100568909 A CN 2005100568909A CN 200510056890 A CN200510056890 A CN 200510056890A CN 100406903 C CN100406903 C CN 100406903C
Authority
CN
China
Prior art keywords
programmable logic
logic device
pld
configuration
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100568909A
Other languages
English (en)
Other versions
CN1841079A (zh
Inventor
高博
刘飚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Priority to CN2005100568909A priority Critical patent/CN100406903C/zh
Publication of CN1841079A publication Critical patent/CN1841079A/zh
Application granted granted Critical
Publication of CN100406903C publication Critical patent/CN100406903C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种可编程逻辑器件配置的检测方法，初始化配置可编程逻辑器件时，所使用的配置信息包括为可编程逻辑器件配置的向一个指定地址存储的一特定值，在系统上电后，该方法包括：A.读取可编程逻辑器件内部指定地址所存储的值；B.根据所读取的值与指定的值是否相同，确定可编程逻辑器件配置是否正确，不正确时，触发可编程逻辑器件的初始化配置并返回步骤A。使用本发明，可以实现对可编程逻辑器件是否被正确配置进行检测，且该检测不会受到外界的电干扰。

Description

一种可编程逻辑器件配置的检测方法
技术领域
本发明涉及检测技术领域，特别是指一种可编程逻辑器件配置的检测方法。
背景技术
FPGA(Field Programmable Gate Array，现场可编程门阵列)与CPLD(Complex P Programmable Logic Device，复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础上发展起来的，同以往的PAL、GAL等逻辑器件相比有规模较大，适合时序、组合设计等优点。
可编程逻辑器件的内部硬件连接关系的描述(简称配置文件)可以存放在磁盘、ROM、PROM或EPROM等存储单元中，系统加电后，就可实现将配置文件写入可编程逻辑器件进行自动编程，因而在可编程逻辑器件及外围电路保持不变的情况下，通过加载不同配置文件就能实现不同的功能。
例如，对采用SRAM工艺的可编程逻辑器件来说，在系统加电时，都需要将配置文件的比特流数据按照确定的时序从专用的配置芯片读出，写入可编程逻辑器件中。专用的配置芯片是指与可编程逻辑芯片配套的配置芯片，存储配置文件数据，芯片生产厂商在开发可编程逻辑器件的同时也会开发相应的配置芯片，如上述的PROM、EPROM等。在图1中，以EEPROM芯片表示。
在实际的应用中，可编程逻辑器件是否被正确配置的检测过程是非常必要的，它关系到可编程逻辑器件能否正常工作。目前，可编程逻辑器件是否被正确配置的检测的方法是：通过检测可编程逻辑器件相应的管脚电平发生变化，来判断可编程逻辑器件是否被正确配置。但是在实际应用中，由于外界干扰，如相邻电路干扰或电源电压干扰等，有可能无法检测到可编程逻辑器件相应的管脚电平变化，而认为该可编程逻辑器件未被正确配置，从而导致系统工作不正常。
发明内容
有鉴于此，本发明的主要目的在于提供一种可编程逻辑器件配置的检测方法，以实现对可编程逻辑器件是否被正确配置进行检测，且该检测不会受到外界的干扰。
对于本发明提供的可编程逻辑器件配置的检测方法，在可编程逻辑器件进行初始化配置时，所使用的配置信息包括为可编程逻辑器件配置的向一个指定地址存储的一特定值；在系统上电后，该方法包括以下步骤：
A、读取可编程逻辑器件内部所述指定地址所存储的值；
B、根据所读取的值是否与所述特定值相同，确定可编程逻辑器件配置是否正确。
可选的，步骤B进一步包括：确定为不正确时告警。
进一步较佳的，步骤B还包括：确定为不正确时，触发可编程逻辑器件进行初始化配置。
进一步较佳的，还包括：触发可编程逻辑器件进行初始化配置后返回步骤A。
进一步较佳的，在返回步骤A之前，增加一段延时，该延时不小于可编程逻辑器件完成一次初始化配置所需要的时间。
其中，所述可编程逻辑器件进行初始化配置的步骤包括：从记载有所述配置信息的存储单元中读取出配置信息写入可编程逻辑器件。
其中，所述存储单元包括以下之一：磁盘、ROM、PROM、EPROM。
其中，所述可编程逻辑器件包括以下之一：FPGA、CPLD、FLASH型的可编程逻辑器件。
由上述方法可以看出，本发明提供了一种实用性很强的检测方法，可以满足硬件系统对可编程的逻辑器件配置进行检测的要求，该方法不检测器件管脚电平，因此不受外界电干扰，可以保证可编程逻辑器件配置可靠性检测。
本发明提供的检测方法，对已有的电路不进行改动，从而无需增加额外的硬件资源，实现的成本低。该检测过程可嵌入到系统初始化程序中，不会影响其他程序的运行。这样可以把检测电路中的CPU用其他电路中的CPU替代，简化电路。并且不仅可以应用于对采用SRAM工艺的可编程逻辑器件是否正确被配置进行检测中，同样适用于FLASH型的可编程逻辑器件。
附图说明
图1为CPU和可编程逻辑器件接口的设计图。
图2为本发明可编程逻辑器件配置检测流程图。
具体实施方式
本发明的设计思路是：在设计可编程逻辑器件内部电路的时候设计一个指定的地址作为特定的寄存器(本文称作检测寄存器)，并给它一个定值，在可编程逻辑器件进行配置的时候，配置芯片将要配置的信息传送给可编程逻辑器件，其中包括这个特定的寄存器和它的值。在系统初始化过程中判断CPU是否正确读取到该寄存器的值，来确定可编程逻辑器件是否被正确配置。如果在配置过程中出错，配置信息将不能正确的发送给可编程逻辑器件，CPU也就不能正确读取该寄存器的值。并在判断可编程逻辑器件未被正确配置时，CPU强制触发可编程逻辑器件的重新配置。
下面参见图1，对CPU和可编程逻辑器件接口的设计图进行介绍，其中图1仅画出了与本发明相关的接口。
检测电路包括CPU和逻辑单元，逻辑单元由可编程逻辑器件和专用配置芯片组成。具体说明如下：
CPU的输入/输出端口I/O(0)、I/O(1)、地址总线端口AD分别与可编程逻辑器件的I/O(0)、I/O(1)、AD相连。其中，CPU通过AD和I/O(0)两个端口从可编程逻辑器件的内部相应地址读取数据，而通过I/O(1)进行读写信号控制。从而CPU可以读取出可编程逻辑器件内特定地址的值，对于本发明，则需要读取所述检测寄存器地址的值。
CPU的I/O(2)与可编程逻辑器件的配置端口(CONFIG)、专用配置芯片的配置端口(CONFIG)相连，通过控制配置端口电平的变化来触发可编程逻辑器件配置过程的进行。在实际的电路设计中，不同厂商的器件该配置端口的名称可能不同，例如有的芯片可能称为INIT_CON端口、ncongif端口等。当可编程逻辑器件和专用配置芯片的配置端口收到控制电平(如高电平)时，则触发重配置过程，配置芯片自动将配置文件重新写入可编程逻辑器件。
下面参见图1，并同时参见图2示出的流程图，对本发明可编程逻辑器件配置检测过程进行详细描述，包括以下步骤：
步骤201：系统上电复位后，CPU首先完成自身的初始化(CPU的初始化是指设定CPU内部的寄存器，使CPU能正常工作，与可编程逻辑器件的配置过程无关)，置检测次数计数器N的值为零。
步骤202：CPU通过读写控制信号、地址端口、数据端口从可编程逻辑器件的特定地址(即内部检测寄存器地址)读取出检测寄存器中的值，并将N加1。
步骤203：CPU判断读取出可编程逻辑器件内部的检测寄存器中的值是否与预设的值相同，是，则说明可编程逻辑器件被配置成功，系统将进入主程序的执行，结束本流程；否则说明可编程逻辑器件配置不成功，执行下一步。
步骤204：判断检测次数计数器N值是否达到设定的门限值，若否，则CPU通过控制I/O(2)的电平强行触发可编程逻辑器件的重新配置，并返回步骤202；若是，则说明已经经过了设定次数的重新配置，且均配置失败，则认为系统出现故障，CPU将进入故障处理程序，给出系统故障告警信号。
其中，在步骤204中所述返回步骤202之前，可以设定一个延时，以使CPU连续两次读检测寄存器值的时间有一定间隔，该延时不小于可编程逻辑器件完成一次配置所需要的时间，以确保下一次的检测是在前次配置完成启。
需要说明的是，对于在上电时需要配置可编程逻辑器件的情况，配置芯片中的配置信息是在系统上电后，即在步骤201时，由配置芯片自动将配置的比特流数据按照确定的时序写入可编程逻辑器件中。而对于某些掉电后仍保留配置信息的可编程逻辑器件来说，在上电后则不需要经过配置可编程逻辑器件过程的。而本发明重点是在检测过程，因此上电时是否进行可编程逻辑器件配置，均可以使用本发明进行检测。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种可编程逻辑器件配置的检测方法，其特征在于，可编程逻辑器件进行初始化配置时，所使用的配置信息包括为可编程逻辑器件配置的向一个指定地址存储的一特定值；
在系统上电后，该检测方法包括以下步骤：
A、读取可编程逻辑器件内部所述指定地址所存储的值；
B、根据所读取的值是否与所述特定值相同，确定可编程逻辑器件配置是否正确。
2.根据权利要求1所述的方法，其特征在于，步骤B进一步包括：确定为不正确时告警。
3.根据权利要求1或2所述的方法，其特征在于，步骤B进一步包括：确定为不正确时，触发可编程逻辑器件进行初始化配置。
4.根据权利要求3所述的方法，其特征在于，进一步包括：触发可编程逻辑器件进行初始化配置后返回步骤A。
5.根据权利要求4所述的方法，其特征在于，进一步包括：在返回步骤A之前，增加一段延时，该延时不小于可编程逻辑器件完成一次初始化配置所需要的时间。
6.根据权利要求1所述的方法，其特征在于，所述可编程逻辑器件进行初始化配置的步骤包括：从记载有所述配置信息的存储单元中读取出配置信息写入可编程逻辑器件。
7.根据权利要求6所述的方法，其特征在于，所述存储单元包括以下之一：磁盘、ROM、PROM、EPROM。
8.根据权利要求1所述的方法，其特征在于，所述可编程逻辑器件包括以下之一：FPGA、CPLD、FLASH型的可编程逻辑器件。
CN2005100568909A 2005-03-28 2005-03-28 一种可编程逻辑器件配置的检测方法 Expired - Fee Related CN100406903C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2005100568909A CN100406903C (zh) 2005-03-28 2005-03-28 一种可编程逻辑器件配置的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100568909A CN100406903C (zh) 2005-03-28 2005-03-28 一种可编程逻辑器件配置的检测方法

Publications (2)

Publication Number Publication Date
CN1841079A CN1841079A (zh) 2006-10-04
CN100406903C true CN100406903C (zh) 2008-07-30

Family

ID=37030178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100568909A Expired - Fee Related CN100406903C (zh) 2005-03-28 2005-03-28 一种可编程逻辑器件配置的检测方法

Country Status (1)

Country Link
CN (1) CN100406903C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498573B (zh) * 2013-11-05 2015-09-01 King Yuan Electronics Co Ltd 半導體晶片重測系統及其重測方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101363900B (zh) * 2007-09-30 2011-06-08 北京确安科技股份有限公司 一种对fpga器件进行测试的方法
CN101788646B (zh) * 2010-03-12 2012-12-26 上海华岭集成电路技术股份有限公司 Fpga配置器件的ate测试方法
CN102478640A (zh) * 2010-11-24 2012-05-30 英业达股份有限公司 电源供应器配置的检测方法与应用其的检测系统
CN103294837B (zh) * 2012-02-23 2016-05-11 安凯(广州)微电子技术有限公司 一种集成电路的验证调试方法及系统
CN103777135B (zh) * 2012-10-18 2016-06-22 北京圣涛平试验工程技术研究院有限责任公司 Fpga单粒子闩锁监测方法及装置
CN103235254B (zh) * 2013-04-25 2016-03-02 杭州和利时自动化有限公司 一种可编程逻辑器件的检测方法和检测系统
CN104035846A (zh) * 2014-05-21 2014-09-10 青岛歌尔声学科技有限公司 一种检测cpld固件烧录状态的方法和装置
CN104359520A (zh) * 2014-11-28 2015-02-18 成都千嘉科技有限公司 一种用于流量计的参数存储系统
CN104359519A (zh) * 2014-11-28 2015-02-18 成都千嘉科技有限公司 一种用于流量计的参数存储方法
CN104678292B (zh) * 2015-03-09 2018-10-09 新华三技术有限公司 一种复杂可编程逻辑器件cpld测试方法和装置
CN106291323B (zh) * 2016-08-12 2019-05-17 聚辰半导体股份有限公司 非接触式ic卡的芯片快速上电检测和配置方法及装置
CN109239586A (zh) * 2018-08-17 2019-01-18 国营芜湖机械厂 一种lattice 1032 cpld的检测方法
CN109901059A (zh) * 2019-01-29 2019-06-18 航天科工防御技术研究试验中心 一种复杂可编程逻辑器件重复配置测试方法及电子设备
CN110704263A (zh) * 2019-09-19 2020-01-17 京微齐力(北京)科技有限公司 一种Flash读操作上电完成检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US6112020A (en) * 1996-10-31 2000-08-29 Altera Corporation Apparatus and method for generating configuration and test files for programmable logic devices
US6237124B1 (en) * 1998-03-16 2001-05-22 Actel Corporation Methods for errors checking the configuration SRAM and user assignable SRAM data in a field programmable gate array
CN1300395A (zh) * 1999-04-22 2001-06-20 松下电器产业株式会社 处理器
US20030097628A1 (en) * 2001-10-11 2003-05-22 Ngo Ninh D. Error detection on programmable logic resources
US20040015758A1 (en) * 2002-05-13 2004-01-22 Stmicroelectronics Pvt. Ltd. Method and device for testing configuration memory cells in programmable logic devices (PLDS)
US6732309B1 (en) * 2001-08-02 2004-05-04 Xilinx, Inc. Method for testing faults in a programmable logic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991907A (en) * 1996-02-02 1999-11-23 Lucent Technologies Inc. Method for testing field programmable gate arrays
US6112020A (en) * 1996-10-31 2000-08-29 Altera Corporation Apparatus and method for generating configuration and test files for programmable logic devices
US6237124B1 (en) * 1998-03-16 2001-05-22 Actel Corporation Methods for errors checking the configuration SRAM and user assignable SRAM data in a field programmable gate array
CN1300395A (zh) * 1999-04-22 2001-06-20 松下电器产业株式会社 处理器
US6732309B1 (en) * 2001-08-02 2004-05-04 Xilinx, Inc. Method for testing faults in a programmable logic device
US20030097628A1 (en) * 2001-10-11 2003-05-22 Ngo Ninh D. Error detection on programmable logic resources
CN1529853A (zh) * 2001-10-11 2004-09-15 阿尔特拉公司 可编程逻辑设备上的错误检测
US20040015758A1 (en) * 2002-05-13 2004-01-22 Stmicroelectronics Pvt. Ltd. Method and device for testing configuration memory cells in programmable logic devices (PLDS)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498573B (zh) * 2013-11-05 2015-09-01 King Yuan Electronics Co Ltd 半導體晶片重測系統及其重測方法

Also Published As

Publication number Publication date
CN1841079A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
CN100406903C (zh) 一种可编程逻辑器件配置的检测方法
US7050859B1 (en) Systems and methods to port controller state and context in an open operating system
CN101561796B (zh) 微处理器及其可复写非易失性状态的新值写入方法
US7302625B1 (en) Built-in self test (BIST) technology for testing field programmable gate arrays (FPGAs) using partial reconfiguration
US8510584B1 (en) Ultra low power sleep mode
US6772276B2 (en) Flash memory command abstraction
US4812675A (en) Security element circuit for programmable logic array
US7613937B2 (en) Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US20020174382A1 (en) Multiple level built-in self-test controller and mehod therefor
US20080109594A1 (en) Non-volatile memory device controlled by a micro-controller
WO2005036309A2 (en) Continuous self-verify of configuration memory in programmable logic devices
WO2002093584A1 (en) Bist circuit with stored test results
US20070118783A1 (en) Runtime reconfiguration of reconfigurable circuits
CN103247345A (zh) 快闪存储器及快闪存储器失效存储单元检测方法
CN103197914B (zh) 多处理器延迟执行的方法和系统
JP2019133633A (ja) 電子コンピュータ装置及び方法
US5819108A (en) Programming of software into programmable memory within a peripheral device
CN101286738A (zh) 一种根据设备信息加载逻辑文件的方法、装置和系统
US10802929B2 (en) Parallel processing system runtime state reload
CN111159123B (zh) 一种嵌入式可靠参数储存文件系统及方法
CN112965356B (zh) 一种飞行器通电计时模块的计时方法
US11360714B2 (en) Method and controller for processing, based on global write stamp, cold and disturbed data block
CN101140519A (zh) 嵌入式系统及其开机程序码自动备份方法
CN109215724A (zh) 存储器自动检测和修复的方法及装置
JP3139738B2 (ja) 論理回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730