CH684665A5

CH684665A5 - MOSFET controlled multiplier.

Info

Publication number: CH684665A5
Application number: CH2241/92A
Authority: CH
Inventors: Il Song Han
Original assignee: Korea Telecommunication
Priority date: 1991-11-01
Filing date: 1992-07-16
Publication date: 1994-11-15
Also published as: ATA144692A; NL9201248A; JPH0690736B2; GR1002150B; GR920100399A; PT100693A; AT398010B; ITMI921727A0; ES2040659B1; GB9213382D0; GB2261093A; FR2683353B1; KR930011429A; ES2040659R; IT1255431B; US5237289A; DK81992D0; DE4222846A1; DE4222846C2; KR940004430B1

Description

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

CH 684 665 A5 CH 684 665 A5

Beschreibung description

Die Erfindung betrifft einen MOSFET-gesteuerten Vervielfacher. The invention relates to a MOSFET-controlled multiplier.

Bei der Entwicklung der VLSI (Very Large Scale lntegration)-Techno!ogie entstand ein Bedürfnis, die Integrationstechnologie nicht nur in digitalen, sondern auch in analogen Systemen anwenden zu können. Daher wird die Digitaltechnologie z.B. in Rechnern benützt, und auch auf einem neuen Gebiet angewandt, um entweder eine Humanisierung oder Realisierung eines neuronalen Netzwerkes der Kommunikationstechnik zwischen ferngesteuerten Systemen oder zwischen Benutzerverbindungen erreichen zu können. Unter diesen Umständen bestehen Grenzen im Digitalsystem der herkömmlichen VLSI-Technologie, und zwar einerseits von der klassischen Bedeutung einer Algorithmusbetrachungsweise und andrerseits von einem simulierten Realisationsaspekt, d.h. einer realen Verbindung von aussen her. Für den Multiplikationsvorgang, welcher auf einem VLSI-Technologie verwendenden Verfahren beruht, resultieren Probleme, da die für die erforderlichen Chips benötigte Breite beträchtlich zunimmt und die Arbeitsgeschwindigkeit zur Realisierug der Synchronisierungsoperation des Systems begrenzt ist. During the development of the VLSI (Very Large Scale Integration) technology, there was a need to be able to use the integration technology not only in digital, but also in analog systems. Therefore digital technology e.g. used in computers, and also applied in a new field in order to be able to either humanize or implement a neural network of communication technology between remote-controlled systems or between user connections. Under these circumstances there are limits in the digital system of conventional VLSI technology, on the one hand from the classic meaning of an algorithm approach and on the other hand from a simulated implementation aspect, i.e. a real connection from the outside. Problems arise for the multiplication process, which is based on a method using VLSI technology, since the width required for the required chips increases considerably and the operating speed for realizing the synchronization operation of the system is limited.

Zusätzlich weist die Technologie der analogen integrierten Schaltung Schwierigkeiten bei der Realisierung der VLSI-Technologie auf, und zwar wegen ihrer begrenzten Präzision und Schwierigkeit in der Systemauslegung selber. In addition, the technology of the analog integrated circuit has difficulties in realizing the VLSI technology because of its limited precision and difficulty in the system design itself.

Daher ist es ein Ziel der vorliegenden Erfindung, die obenerwähnten Probleme zu lösen und einen MOSFET-gesteuerten Vervielfacher zu schaffen, der eine präzise Funktion der Arbeitsmultiplikation unter Verwendung einer VLSI-Technologie, welche den Vorteil der Erzielung des Digitaisystems hat, und einer neuartigen, analogen integrierten Schaltung, bewirkt. It is therefore an object of the present invention to solve the above-mentioned problems and to provide a MOSFET controlled multiplier which has a precise function of work multiplication using a VLSI technology which has the advantage of achieving the digital system and a novel, analog one integrated circuit.

Ferner ist es ein weiteres Ziel der vorliegenden Erfindung, zur Realisierung eines Schemas für eine neue Generation von Rechnertechnologie eine analog-digitale Hybridart einer künstlichen neuronalen Synapse zur Verfügung zu stellen. It is also a further object of the present invention to provide an analog-digital hybrid type of an artificial neural synapse in order to implement a scheme for a new generation of computer technology.

Diese Ziele werden erreicht mittels MOSFET-gesteuerter Vervielfacher nach Anspruch 1. These goals are achieved by means of MOSFET-controlled multipliers according to claim 1.

Zweckmässige Weiterausgestaltungen des Erfindungsgegenstandes sind Gegenstand der Ansprüche 2 bis 9. Appropriate further developments of the subject matter of the invention are the subject of claims 2 to 9.

Der Ausdruck «wirksam (oder betriebsmässig) verbunden» bedeutet im vorliegenden Fall, dass das betreffende Element in der erfindungsgemässen Schaltung derart verbunden ist, um den Zweck der Schaltung zu erreichen, d.h. für das lineare MOSFET-GIied 1 einen linear sich verändernden Strom I und für das Impedanzelement Z eine Spannung Vo abzugeben. In the present case, the expression “operatively (or operationally) connected” means that the element in question in the circuit according to the invention is connected in such a way as to achieve the purpose of the circuit, i.e. to output a linearly changing current I for the linear MOSFET element 1 and a voltage Vo for the impedance element Z.

Die vorangehend erwähnten Ziele betreffen nur einige der wichtigeren Merkmale und Anwendungen der vorliegenden Erfindung. Viele andere nützliche Ergebnisse können durch Anwendung der offenbarten Erfindung innerhalb dem Bereich der Offenbarung erzielt werden. Dementsprechend können weitere Ziele erkannt sowie ein besseres Verständnis der Erfindung durch Verweis auf die nachstehende Zusammenfassung der Erfindung und die detaillierte Beschreibung, welche zusätzlich zum durch die Patentansprüche definierten Schutzbereich der Erfindung und in Zusammenhang mit den beiliegenden Zeichnungen ein bevorzugtes Ausführungsbeispiel der Erfindung beschreibt, erreicht werden. The above objectives relate to only some of the more important features and applications of the present invention. Many other useful results can be achieved using the disclosed invention within the scope of the disclosure. Accordingly, further objects can be identified and a better understanding of the invention can be achieved by reference to the following summary of the invention and the detailed description, which describes a preferred exemplary embodiment of the invention in addition to the scope of protection of the invention defined in the claims and in conjunction with the accompanying drawings .

Die Fachleute auf diesem Gebiet der Technik werden anerkennen, dass die nachstehend offenbarte Konzeption und spezifische Ausführungsform als eine Ausgangsbasis zur Modifizierung oder Entwerfung anderer Anordnungen zur Durchführung des gleichen Zweckes der vorliegenden Erfindung verwendet werden kann. Ausserdem können Fachleute auf diesem Gebiet der Technik realisieren, dass solche äquivalente Ausbildungen nicht von dem in den Ansprüchen dargelegten Erfindungsgedanken und Schutzbereich abweichen. Those skilled in the art will appreciate that the concept and specific embodiment disclosed below can be used as a basis for modifying or designing other arrangements to carry out the same purpose of the present invention. In addition, experts in this field of technology can realize that such equivalent designs do not deviate from the inventive concept and scope of protection set out in the claims.

Zum besseren Verständnis des Wesens und des Gegenstandes der Erfindung wird auf die nachstehende detaillierte Beschreibung in Verbindung mit der beiliegenden Zeichnung Bezug genommen. Es zeigt For a better understanding of the nature and object of the invention, reference is made to the following detailed description in conjunction with the accompanying drawings. It shows

Fig. 1A ein Symbol eines MOSFET; 1A shows a symbol of a MOSFET;

Fig. 1B einen äquivalenten Schaltkreis in einem nichtgesättigten Bereich von einem MOSFET; 1B shows an equivalent circuit in a non-saturated region of a MOSFET;

Fig. 2 einen vereinfachten eines Teiles eines schematischen Schaltungskreis gemäss der vorliegenden Erfindung; 2 shows a simplified part of a schematic circuit according to the present invention;

Fig. 3 eine Schaltung einer ersten beispielsweisen Ausführungsform eines erfindungsgemässen MOS-FET-gesteuerten Vervielfachers; 3 shows a circuit of a first exemplary embodiment of a MOS-FET-controlled multiplier according to the invention;

Fig. 4 eine zweite beispielsweise Ausführungsform der vorliegenden Erfindung; und 4 shows a second exemplary embodiment of the present invention; and

Fig. 5 eine dritte beispielsweise Ausführungsform der vorliegenden Erfindung. 5 shows a third exemplary embodiment of the present invention.

Analoge Bezugszeichen beziehen sich in allen Figuren auf analoge Teile. Analog reference numerals refer to analog parts in all figures.

Fig. 1A zeigt schematisch ein Symbol eines MOSFET mit einer Steuerelektrode, einer Source-Elek-trode sowie einer Drain-Elektrode. Fig. 1B zeigt einen äquivalenten Schaltkreis eines MOSFET in einem ungesättigten Bereich, in welchem die Drainstromcharakteristik im Widerstandsbereich durch folgende Gleichungen ausgedrückt werden kann: 1A schematically shows a symbol of a MOSFET with a control electrode, a source electrode and a drain electrode. 1B shows an equivalent circuit of a MOSFET in an unsaturated region, in which the drain current characteristic in the resistance region can be expressed by the following equations:

2 2nd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

65 65

CH 684 665 A5 CH 684 665 A5

CoX'W'Ji CoX'W'Ji

I • I •

2L 2L

1 (Cox'W'jU) 1 (Cox'W'jU)

R L R L

In diesen Gleichungen bedeuten: In these equations:

Ii: Die Mobilität des Majoritätsladungsträgers. II: The mobility of the majority load carrier.

Cox: Die Steuerkapazitanz (gate capacitance) pro Einheitsfläche. Cox: The control capacitance (gate capacitance) per unit area.

L: Die Länge des Kanals. L: The length of the channel.

W: Die Breite des Kanals (in senkrechter Richtung zu L) W: the width of the channel (perpendicular to L)

Vd: Die Spannung zwischen der Drain-Elektrode und der Source-Elektrode. Vd: The voltage between the drain and source.

Vgs: Die Spannung zwischen der Steuerelektrode und der Source-Elektrode. Vgs: The voltage between the control electrode and the source electrode.

Vt: Die Schwellwertspannung. Vt: the threshold voltage.

Fig. 2 ist eine schematische Ansicht des vorliegenden Erfindungsgegenstandes in welcher eine Spannungsquelle Vx über ein erstes Widerstandselement 10, einen MOSFET M1 und ein zweites Widerstandselement (resistive element) 20 mit einer Spannungsquelle -Vx verbunden ist. Ausserdem ist die Spannungsquelle Vx auch über eine erste Stromquelle 30, einen Knoten A und eine zweite Stromquelle 40 mit der Spannungsquelle -Vx verbunden. Ausserdem weist das Potentialniveau Vxp der Drain-Elektrode des MOSFET M1 eine symmetrische Relation relativ zum Potentialniveau -Vxp der Drain-Elektrode des MOSFET M1 auf. 2 is a schematic view of the present subject matter in which a voltage source Vx is connected to a voltage source -Vx via a first resistance element 10, a MOSFET M1 and a second resistance element (resistive element) 20. In addition, the voltage source Vx is also connected to the voltage source -Vx via a first current source 30, a node A and a second current source 40. In addition, the potential level Vxp of the drain electrode of the MOSFET M1 has a symmetrical relation relative to the potential level -Vxp of the drain electrode of the MOSFET M1.

Eine Spannungsquelle Vg ist mit der Steuerelektrode des MOSFET M1 verbunden, wobei die Arbeitsweise nachstehend noch näher beschrieben wird. Es sei bemerkt, dass in der Zeichnung vorausgesetzt wird, dass die Spannungsquellen Vx und -Vx gleichzeitig symmetrische Eingangsspannungen dem Schaltkreis liefern. A voltage source Vg is connected to the control electrode of the MOSFET M1, the mode of operation being described in more detail below. It should be noted that the drawing assumes that the voltage sources Vx and -Vx simultaneously supply symmetrical input voltages to the circuit.

Unter Bezugnahme auf die Zeichnung kann der durch den MOSFET-Widerstand M1 fliessende Strom 11 durch die folgende Gleichung ausgedrückt werden: Referring to the drawing, the current 11 flowing through the MOSFET resistor M1 can be expressed by the following equation:

11 = (Cox ■ W • [x)/L [(Vgs - Vt) Vds - V2ds/2] 11 = (Cox ■ W • [x) / L [(Vgs - Vt) Vds - V2ds / 2]

= a [(Vg + Vxp - Vt) 2Vxp - 4Vxp2/2] = a [(Vg + Vxp - Vt) 2Vxp - 4Vxp2 / 2]

= a (Vg - Vt) 2Vxp = a • Vg • Vds - ß (3) = a (Vg - Vt) 2Vxp = a • Vg • Vds - ß (3)

wobei a = (Cox • W • fi)/L where a = (Cox • W • fi) / L

Vd = Vxp, Vs = -Vxp Vd = Vxp, Vs = -Vxp

Vds = 2Vxp und ß ein Offsetglied Vds = 2Vxp and ß an offset element

Dabei bedeuten: Here mean:

Vg = Gate- oder Steuerspannung Vd = Drainspannung, und Vs = Sourcespannung Vg = gate or control voltage Vd = drain voltage, and Vs = source voltage

Daher wird, wie aus der Gleichung (3) ersichtlich, bei einer Versetzung des ß-Gliedes durch Verwendung einer Stromquelle (wie z.B. eines Stromspiegelschaltkreises) mit der gleichen Grössenordnung wie derjenigen der Stromquelle 11 zur Eliminierung des Offsetgliedes das quadratische Glied aus der Gleichung (1) eliminiert, so dass der resultierende Strom l einen Wert erhält, welcher sich im Verhältnis zum Produkt der Eingangsspannungen der Spannungsquellen Vg und Vds verhält, was in der für einen Vervielfacher benützbaren Basis resultiert. Therefore, as can be seen from equation (3), when the β element is displaced by using a current source (such as a current mirror circuit) of the same order of magnitude as that of current source 11 to eliminate the offset element, the quadratic element from equation (1 ) is eliminated, so that the resulting current I receives a value which is in relation to the product of the input voltages of the voltage sources Vg and Vds, which results in the basis which can be used by a multiplier.

Fig. 3 zeigt einen Schaltkreis eines MOSFET-Vervielfachers gemäss der vorliegenden Erfindung, wobei die Spannungsquelle Vx über einen MOSFET M4 mit einer mit dessen Drain-Elektrode verbundenen Steuerelektrode, einen MOSFET m1 mit der Spannung der Spannungsquelle Vg an dessen Steuerelektrode, und über einen MOSFET M5, dessen Steuerelektrode mit dessen Drainelektrode verbunden ist, mit der Spannungsquelle -Vx verbunden ist. Ausserdem ist die Spannungsquelle Vx über einen als Stromquelle für die Offsetsteuerung wirkenden MOSFET M5, einen Knoten A, d.h. einen besonderen Verbindungspunkt, und einen MOSFET M2, dessen Steuerelektrode zur Bildung eines Stromspiegelschaltkreises mit der Steuerelektrode des MOSFET M5 verbunden ist, mit der Spannungsquelle -Vx verbunden, und bildet dadurch ein lineares MOSFET-Glied 1 mit Eingangsanschlüssen die mit den ent(-V2ds) (1) 3 shows a circuit of a MOSFET multiplier according to the present invention, the voltage source Vx via a MOSFET M4 with a control electrode connected to its drain electrode, a MOSFET m1 with the voltage of the voltage source Vg at its control electrode, and via a MOSFET M5, whose control electrode is connected to its drain electrode, is connected to the voltage source -Vx. In addition, the voltage source Vx is connected via a MOSFET M5 which acts as a current source for the offset control, a node A, i. a special connection point, and a MOSFET M2, the control electrode of which is connected to the control electrode of the MOSFET M5 to form a current mirror circuit, is connected to the voltage source -Vx, and thereby forms a linear MOSFET element 1 with input connections which are connected to the ent (-V2ds) (1)

• (Vgs - Vt) (2) • (Vgs - Vt) (2)

3 3rd

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

CH 684 665 A5 CH 684 665 A5

sprechenden Spannungsquellen Vx und -Vx verbunden sind. Der Knoten A ist zur Abgabe einer Ausgangsspannung Vo verbunden und steht über ein Impedanzelement Z auch mit der Erde in Verbindung, wobei die Beschreibung der Arbeitsweise nachstehend folgt. speaking voltage sources Vx and -Vx are connected. The node A is connected to deliver an output voltage Vo and is also connected to the earth via an impedance element Z, the description of the mode of operation follows below.

Wie aus der Zeichnung ersichtlich, wird, da der Ausgangsstrom I linear fliesst infolge des Stromes 11, welcher äquivalent ist zum Strom der durch den MOSFET M1 fliesst, und der durch den als ein Strom-spiegelschaitkreis wirkenden MOSFET M2 fliesst, und infolge des Stromes 12, welcher als eine Stromquelle zur Offsetsteuerung wirkt und durch den MOSFET M3 fliesst, die Ausgangsspannung Vo mittels des Impedanzelementes abgegeben, wobei die Ausgangsspannung Vo einen Wert erhält, der im Verhältnis zum Produkt der Eingangsspannungen von den Spannungsquellen Vx und Vg ist. Eine solche Funktionsproduktfunktion kann durch Adoption eines erfindungsgemässen Schaltkreises nach Fig. 3 realisiert werden, in welchem die primäre lineare Beziehung im ungesättigten Bereich von MOSFETs dazu hervorgehoben ist. Es sei bemerkt, dass eine Referenzspannung Vr an die Steuerelektrode des MOSFET M3 angelegt wird, um den durch den MOSFET M2 fliessenden Strom gleich einzustellen wie den durch den MOSFET M1 fliessenden Strom. As can be seen from the drawing, since the output current I flows linearly due to the current 11, which is equivalent to the current flowing through the MOSFET M1 and flowing through the MOSFET M2 acting as a current mirror circuit, and due to the current 12 , which acts as a current source for offset control and flows through the MOSFET M3, outputs the output voltage Vo by means of the impedance element, the output voltage Vo receiving a value which is in relation to the product of the input voltages from the voltage sources Vx and Vg. Such a functional product function can be implemented by adopting a circuit according to the invention according to FIG. 3, in which the primary linear relationship in the unsaturated region of MOSFETs is emphasized. It should be noted that a reference voltage Vr is applied to the control electrode of the MOSFET M3 in order to set the current flowing through the MOSFET M2 to be the same as the current flowing through the MOSFET M1.

Fig. 4 zeigt eine zweite Ausführungsform gemäss der vorliegenden Erfindung, in welcher im Vergleich zu Fig. 3 ein MOSFET M8 zwischen dem Knoten A und dem Impedanzelement Z zwischengeschaltet ist, um so über dessen Steuerelektrode ein einem neuronalen Zustand entsprechendes Signal N zu empfangen und derart als ein neuronales Synapsenetzwerk zu wirken. Entsprechend der vorangehend beschriebenen Ausführungsform funktioniert bei Einstellung der Spannung von der Spannungsquelle Vx auf ein vorbestimmtes Niveau die Spannung der Spannungsquelle Vg als ein Synapsegewicht eines neuronalen Netzwerkes und das Impulssignal des neuronalen Zustandes N wird der Steuerelektrode des MOSFET M8 zugeleitet, wodurch ein Schaltkreis zur Realisation der Basisstruktur eines neuronalen Synapsenetzwerkes, welches den neuronalen Zustand unter Verwendung eines Integrationskondensators (nicht dargestellt) elektrisch speichert, erreicht werden kann. Es kann ebenfalls ein neuartiges neuronales Netzwerk ausgeführt werden, das, obwohl es einige wenige MOSFET verwendet, es ermöglicht, einen vollständig asynchronen Betrieb mit einer hohen Geschwindigkeit bezüglich der Verarbeitungszeit zu erhalten. FIG. 4 shows a second embodiment according to the present invention, in which, in comparison to FIG. 3, a MOSFET M8 is interposed between the node A and the impedance element Z, so as to receive a signal N corresponding to a neuronal state via the control electrode thereof and such to act as a neural synapse network. According to the above-described embodiment, when the voltage from the voltage source Vx is set to a predetermined level, the voltage of the voltage source Vg functions as a synapse weight of a neural network, and the pulse signal of the neural state N is supplied to the control electrode of the MOSFET M8, whereby a circuit for realizing the Basic structure of a neural synapse network that electrically stores the neuronal state using an integration capacitor (not shown) can be achieved. A novel neural network can also be implemented which, although using a few MOSFETs, enables completely asynchronous operation to be achieved at a high speed in processing time.

Fig. 5 zeigt eine dritte Ausführungsform gemäss der vorliegenden Erfindung, in welcher im Vergleich zu Fig. 4 an den Eingangsanschlüssen, d.h. zwischen der Spannungsquelle Vx und dem MOSFET M4 ein MOSFET M6 und zwischen der Stromquelle -Vx und dem MOSFET M5 ein MOSFET M7 angeordnet ist. Die Steuereiektroden der MOSFET M6 und M7 sind miteinander verbunden und ermöglichen dadurch, dass über diese gleichzeitig ein einem neuronalen Zustand entsprechendes Eingangssignal N zugeleitet werden kann. Dadurch kann bei Fehlen eines solchen Eingangssignales N der an den MOSFET M1 und M2 existierende Verbraucherstrom eliminiert werden. Fig. 5 shows a third embodiment according to the present invention, in which compared to Fig. 4 at the input terminals, i.e. A MOSFET M6 is arranged between the voltage source Vx and the MOSFET M4 and a MOSFET M7 is arranged between the current source -Vx and the MOSFET M5. The control electrodes of the MOSFETs M6 and M7 are connected to one another and thereby enable an input signal N corresponding to a neuronal state to be supplied via them at the same time. In the absence of such an input signal N, the consumer current existing at the MOSFET M1 and M2 can thereby be eliminated.

Entsprechend diesem dritten Ausführungsbeispiel gemäss der vorliegenden Erfindung ist somit ein weiteres neuartiges neuronales Netzwert dargestellt, welches den Leistungsbedarf für hochintegrierte Systeme minimalisiert. In accordance with this third exemplary embodiment in accordance with the present invention, a further novel neural network value is thus shown which minimizes the power requirement for highly integrated systems.

Wie vorangehend beschrieben, kann gemäss der Erfindung unter Verwendung der primären Linearcharakteristiken der MOSFET nicht nur ein einfaches und ein genaues Betriebsergebnis erreicht werden, sondern auch ein gemischter Analog-Digital-Typ eines künstlichen neuronalen Synapsenetzwerkes ausgeführt werden, das in der Realisierung des neuronalen Netzwerkes benutzbar ist, so dass das technische Prinzip gemäss der vorliegenden Erfindung vorteilhafterweise auch in der neuen Generation von Rechnersystemen Anwendung finden kann. As described above, according to the invention, using the primary linear characteristics of the MOSFET, not only a simple and an accurate operating result can be achieved, but also a mixed analog-digital type of an artificial neural synapse network that can be used in the implementation of the neural network is, so that the technical principle according to the present invention can advantageously also be used in the new generation of computer systems.

Obwohl diese Erfindung in ihrer bevorzugten Ausführungsform mit einem gewissen Genauigkeitsgrad beschrieben wurde, ist es für den Fachmann auf diesem Gebiet der Technik selbstverständlich, dass die vorliegende Offenbarung einer bevorzugten Ausführungsform des Erfindungsgegenstandes nur beispielsweise gemacht wurde, und dass zahlreiche Änderungen in den Details der Konstruktion, Kombination und Anordnung der Teile gemacht werden können ohne vom Erfindungsgedanken und Schutzbereich der Erfindung abzuweichen. Although this invention in its preferred embodiment has been described with some degree of accuracy, it will be understood by those skilled in the art that the present disclosure of a preferred embodiment of the subject matter was made by way of example only, and that numerous changes in the details of construction, The combination and arrangement of the parts can be made without departing from the inventive concept and scope of the invention.

Claims

1. MOSFET-controlled multiplier, characterized by: a linear MOSFET element (1) for linearly changing the output current I in a node A in accordance with an input voltage from an input voltage source Vg and a symmetrical input voltage from voltage sources Vx and -Vx, the Input voltage from the input voltage source Vg is operationally assigned to the symmetrical input voltage from the voltage sources Vx and -Vx; the linear MOSFET element includes the following elements:

a first resistance element (10) that is operatively connected to a voltage source Vx: a MOSFET M1 with a control electrode (G) that is connected to a voltage source Vg, with a drain electrode (D) that is operatively connected to the first resistance element (10), and with a source electrode (S); a second resistor element (20) connected to a voltage source -Vx and to the source electrode of MOSFET M1; a first quiescent current source (30) connected to voltage source Vx and node A, which functions as a current source for controlling the displacement; a second , operatively connected to node A and voltage source -Vx

4th

5

10th

15

20th

25th

30th

35

40

45

50

55

60

65

CH 684 665 A5

whose quiescent current source (40) for a current mirror circuit; and an impedance element Z for outputting a voltage Vo, this impedance element Z being connected to the node A of the linear MOSFET gate (1) and to earth.

2. MOSFET multiplier according to claim 1, characterized in that the first resistance element (10) is a MOSFET M4, whose control electrode and drain electrode are operatively connected to one another for common connection to the voltage source Vx, and whose source electrode with the drain -Electrode of the MOSFET M1 is connected.

3. MOSFET multiplier according to claim 1, characterized in that the second resistance element (20) is a MOSFET M5, the drain electrode and control electrode for common connection with the source electrode of the MOSFET M1 are operatively connected to each other, and the source Electrode is connected to the voltage source -Vx.

4. MOSFET multiplier according to claim 1, characterized in that the first current source (30) is formed by a MOSFET M3, the drain electrode with the voltage source Vx and the first resistance element (10), the source electrode with the node A , and the control electrode for receiving a reference voltage from a voltage source Vr is connected to the latter.

5. MOSFET multiplier according to claim 1, characterized in that the second current source (40) is a MOSFET M2, the drain electrode operational with the node A and the source electrode operational with the second resistance element (20) and the voltage source - Vx is connected.

6. MOSFET multiplier according to claim 1, characterized in that the second current source (40) is a MOSFET M2, which is operatively connected to the node A and the voltage source -Vx, and that the second resistance element (20) is a MOSFET M5 , with a drain electrode and a control electrode which are connected together to the source electrode of the MOSFET M1, with a source electrode which is connected to the voltage source -Vx and with a control electrode which are connected to a control electrode of the MOSFET M2.

7. MOSFET multiplier according to claim 1, characterized in that the second current source (40) is a MOSFET M2; and the second resistance element (20) is a MOSFET M5, in which a drain electrode with the source electrode of the MOSFET M1, a source electrode with the voltage source -Vx and a control electrode with a control electrode of the MOSFET M2 and with the source Electrode of the MOSFET M1 are connected; and that the second current source (20) is a MOSFET M2, which is operatively connected to the node A, and with a source electrode which is operatively connected to the source electrode of the MOSFET M5 and the voltage source -Vx (FIG. 3) .

8. MOSFET multiplier according to claim 1, characterized in that it is also provided with a MOSFET M8, which is operatively connected between the node (A) of the linear MOSFET element (1) and the impedance element Z, a control electrode (G) for receiving a signal (N) corresponding to a neuronal state, and thus acting as a neural synapse network (FIG. 4).

9. MOSFET multiplier according to claim 1, characterized in that it also receives a voltage from the voltage source -Vx with an operationally interposed between the voltage source Vx and the linear MOSFET element (1) MOSFET M6; and for receiving a voltage from the voltage source Vx with a MOSFET M7 operatively interposed between the voltage source -Vx and the linear MOSFET element (1), it is provided that each of the MOSFETs M6 and M7 is also provided with control electrodes which are used for common reception of a signal (N) signaling a neural state are connected to one another and thus acts as a neural synapse network (FIG. 5).

5