<Desc/Clms Page number 1>
EMI1.1
Calculatrlee i .8 tampon.
EMI1.2
ie% , .. # La présente invention concerne une cgl4*1&tyl(it numérique comportant une Mémoire tampon sarvant à e#aag$ia ateBent et à transmettre en temps voulu à oa orgone 4-Ç à4rUo, le*- #=poil de code (généralement appelés umte pravMMmt 40 la. calculatrice.
La but de xa présente Anveatitm 4-st Ai :ro=lr an< mémbiia tampon pouvant être fabriquée 3n de trait que le$ tampons connues qui sont pratiqueuent toutes constitué*# par une mésoire à tores aagnetiques équipée d'un cireuït de oumonat uobz ë<Hapliqu4t On atteint ce résultat en utilisant aomme mémrs on une ligne à retard supersonique recevant par l*iatër<e4di&irê 4'un registre
EMI1.3
décalage, les signaux qui doivent y aire emmagasiné. et .hransmettan%,1
<Desc/Clms Page number 2>
EMI2.1
dgalement par Í.iLt\t{a!1'.'Jd;Ùn.)4 -', :: .: {,.':?:1iP?,t! qui y $ont e!Mà$a9/<<E camanc18 est xàcb"ScmhÀi te, alors qu k , ç;J:;'.' ;.i'Í!; .1pl. et pou Cub, ,,\.' . . ""...,.: {.'\ ;:<f' .,. ';'jazz, Lj'ent1 est .:V: ,:::üj " ..' . l$,;ù;
chaque groupe de code foutÉi "µhp $à'g,>i élément de code dit tift ààoY1x= trice fournit signal , 4 ''y6u :Jt3 prêt ou non à être'tr ait4 1 4#' , , , ,) tan gn± "--! également bivalent indiquant il19 est à'@/#fi'µp" 4i]àé$é$er un- nouveau mot et de le traitée; .moia] à,lnpytq qÉ Mgi9" tre d'entrée conçu sous for= 44,; , dMagef- è wouel .; constituant une mémoire (apeiÇÉ',9à-µ+µ$.i%µpÉ; 'kÇqµ]#fi?) ' oiasre-6 nant un transducteur dàentr4e,' Ún6 l1n"}.' éta que , ,(,O ayant une capacité de 410 oddo 'gé$ t anC4ùéiàùé]/µ# ,so#àe - µil et une porte, ainsi qu'un reg1at . a égaletaen flon,ù slu# É( forme de registre à décalage, le registre d'entré*. ,îoowvé$p'/g un groupe de code en parallèle, de la ealaulatricé oÉ %rmgmatkro celui-ci série, par 1,t1nt-e1'IJU3dia1l'G 4-'uae ;pQrt.è':t, boUcle..
! celui-ci en série, par i'intetdùKaire g'Yné porter bouel ' mémoire, le registre de sortie pouvant phn4P un groupe de code
EMI2.2
EMI2.3
en série, de la Douelo-mémo11'e, et trastrA celQj-1Ú en parallèle & l'organe de sortieJ 1. ca$SJbr* 4'Q%r'h % mima% un )i:.
EMI2.4
''
EMI2.5
signal bivalent qui indique s,611 peut cau, '.t>.c-,vq4r -gn niveau- : groupe de code, de la câleul4ty lerrt tort," ($( :>" ;', .. flw " 1:1'" 'f f,1..] un signal bivalent qui indique 1$à $00% #hC#gt*1 9µ !?? u&ue<M.
*- - ; . ô , , ' , ' 1.t groupe de code de la boucleoig>1:rês 14 aeaoij?e taapéh ish à#ka8n. !... dée par un organe de commande daal lequel éo>t engendpé loD
EMI2.6
signaux suivants!
<Desc/Clms Page number 3>
1, un signal fourni par un multivibrateur monostable déterminant la capacité de la boucle-mémoire; ce multivibrateur monostable passe à l'état "1" lorsqu'un élément de démarrage du signal circulant dans la boucle-mémoire passe par un point déterminé de cette boucle, après quoi le multivibrateur monostable reste à l'état "1" pour une durée de chaque fois environ n- 1/2 grou- pe de code;
2. un signal de compensation de tolérances fourni par un deuxième multivibrateur monostable, qui passe à l'état "1" lorsqu'il se produit une transition 1 - dans le signal déterminant la ca- pacité, après quoi le multivibrateur monostable reste'dans cet état pour une durée d'environ un groupe de code; 3. un train d'impulsions engendré par un générateur d'impulsions d'horloge, qui détermine la fréquence des éléments de code de signal circulant dans la boucle-mémoire; ce générateur d'impul- sions d'horloge ne fournit des impulsions que lorsque le signal déterminant la capacité ou le signal de compensation de toléran- ce a la valeur "1";
4. un deuxième train d'impulsions ayant une fréquence égale à celle des éléments de démarrage du signal circulant dans la boucle-mémoire, train déduit du train d'impulsions précité par un diviseur de fréquence qui n'agit que lorsque le signal déterminant la capacité a la valeur "1"; 5. un signal engendré par un multivibrateur bistable (ou flip-flop);, ce signal indique si la boucle-mémoire est remplie ou non, le multivibrateur bistable étant amené à l'état "1" par la coïn- cidence d'une impulsion du signal fourni par le diviseur de fréquence avec l'absence d'un élément de démarrage au point cité sous 1., de la boucle-mémoire;
<Desc/Clms Page number 4>
6. une impulsion de confirmation renvoyée à la calculatrice, cette impulsion indique qu'une demande de transfert d'un groupe de code vers l'organe de sortie est acceptée, et ramène le multi- vibrateur bistable à l'état "0"; 7. un signal qui n'a la valeur "1" que si le signal fourni par le registre d'entrée indique que celui-ci peut accepter un nouveau groupe de code et si le multivibrateur bistable se trouve à l'état "1" (k = mf); ce signal commande à la fois la porte située entre le registre d'entrée et la boucle-mémoire, et une autre porte qui transmet les impulsions fournies par le générateur d'Impulsions d'horloge comme impulsions de décalage au registre d'entrée, les deux portes n'étant ouvertes que lorsque le signal en question a la valeur "1";
8, une impulsion d'effacement pour le registre de sortie, impul- sion qui est engendrée par une transition 1 2 dans le signal de compensation de tolérance, et ce uniquement si cette transi- tion 1 0 se produit à un instant où le signal déterminant la capacité a la valeur "0" et où le signal fourni par l'organe de sortie indique que celui-ci peut accepter un nouveau groupe de code ;
9. un signal n'a la valeur "0" que si le signal déterminant la capacité a la valeur "1" et si, simultanément, le signal fourni par le registre de sortie indique que celui-ci peut accepter un groupe de code, signal qui, lorsqu'il a la valour 'toit, ferme la porte située dans la boucle-mémoire et ouvre une autre porte, de sorte que les impulsions fournies par le générateur d'impul- sions d'horloge sont transmises comme impulsions de décalage au registre de sortie.
La description du dessin annexé, donnée à titre d'exemple non limitatif, fera bien comprendre comment l'invention peut être
<Desc/Clms Page number 5>
réalisée.
La fige 1 est un schéma synoptique d'une calculatrice conforme à l'invention.
La fig. 2 représente la composition générale d'un mot, qui, dans l'exemple envisagé, comprend neuf éléments de code bi- , valents.
La fig. 3 représente le signal circulant dans la boucle- mémoire et les principaux signaux auxiliaires engendrés par l'or- gane de commande dans trois cas particuliers.
La fige 4 représente les valeurs des signaux qui se manifestent lorsqu'une demande de transfert d'un mot parvient de la calculatrice, alors que la boucle-mémoire en contient déjà, '
La fige 5 représente la configuration des signaux dans le cas où un mot est introduit dans la boucle-mémoire alors que celle-ci est vide.
La fig. 6 représente la valeur des signaux qui se mani- festent lorsque l'organe de sortie annonce qu'il est à même d'ac- cepter un nouveau mot.
La fige 7 représente la configuration des signaux lors- qu'une demande de transfert provient de l'organe de sortie, alors que la boucle-mémoire est vide, et que cette demande de transfert est suivie d'une demande de transfert provenant de la calculatrice.
La fige 8 est le schéma synoptique d'une forme de réali- sation possible de l'organe de commande.
La ±le. 9 représente la façon dont le signal de confir- mation peut être formé à l'aide d'une porte ET.
Sur la fig. 1 la référence 1 indique une calculatrice électronique et la référence 2 un organe de sortie, par exemple une perforatrice de bande. On suppose que la calculatrice fournit son information de sortie sous forme de groupe de code (mots)
<Desc/Clms Page number 6>
renfermant chacun huit éléments de code bivalents.
Un mot qui se trouve dans la calculatrice, prêt à être transfère, peut être transmis en parallèle par l'intermédiaire des portes 31, 32, ....,, 38 à un registre d'entrée 4 conçu sous forme de registre à décalage. Le registre d'entrée comporte une cellule pour chaque position d'éléments de code, (sur la fig, 1 les cellules 41, 42...., 4g) ainsi qu'une cellule de commande 40.
Un mot emmagasiné dans le registre d'entrée 4 peut être transféré, élément de code par élément de code, par l'intermédiaire de la porte 5, dans la boucle-mémoire constituée par un transducteur d'entrée 6, une ligne à retard supersonique 7, un transducteur de sortie 8 et une porte 9'
Un des mots circulant dans la boucle-mémoire (6, 7, 8, 9) peut être transféré, élément de code par élément de code, dans un registre de sortie 10 également conçu sous forme de registre à décalage. A cet effet, ce registre de sortie comporte huit cellules 101, 102, ..., 108 (une pour chaque position d'élément de code) et une cellule de commande 100). Pendant l'intervalle de temps au cours duquel un mot est transféré dans le registre de sortis, la porte 9 est fermée, de sorte que ce mot disparaît de la bouclemémoire.
Un mot emmagasiné dans le registre de sortie 10 peut être transmis en parallèle à l'organe de sortie 2.
Le tout est commandé par un organe de commande 11, dans lequel sont engendrés des signaux auxiliaires et des signaux de commande indiqués par la suite, par les lettres a, b, ..., t et ayant les significations et les fonctions suivantes: a = signal circulant dans la boucle-mémoire (6, 7, 8, 9), iden- tifié avec les mots emmagasinés dans cette boucle-mémoire; b = signal déterminant la capacité = signal qui détermine le nombre maximal de mots pouvant être emmagasinés dans la boucle- mémoire.
Ce signal fait en sorte qu'il existe toujours un
<Desc/Clms Page number 7>
intervalle de temps d'une certaine durée minimale entre l'instant auquel la dernier élément de code du dernier mot de la file des mots circulant dans la boucle-mémoire passe par un point déterminé de celle-ci et l'instant auquel le premier élément de code du premier mot de cette file passe à nouveau à ce point.
Cet intervalle de temps, servant de marge de sécurité, peut être appelé "intervalle de temps mort", de sorte que le signal b peut également être dénommé "signal de temps mort"; c = signal de compensation de tolérance = signal qui rend inoffen- sives de petites fluctuations de temps dans le signal b déterminant la capacité; d = train d'impulsions qui détermine la fréquence des éléments de code des mots circulant dans la boucle-mémoire; e - train d'impulsions dont chaque impulsion correspond au pre- mier élément de code d'un mot circulant dans la boucle-mémoire et inversement (dans le cas où la boucle-mémoire contient le nombre maximal de mots;
f = signal indiquant si oui ou non des mots peuvent encore être ajoutés à la file des mots circulant déjà dans la boucle- mémoire, c'est-à-dire signal indiquant si la boucle-mémoire est remplie ou non; a signal fourni par la calculatrice, indiquant si dans celle-ci un mot se trouve ou non prêt à être transféré; h = signal de confirmation qui est renvoyé par l'organe de commande 1 à la calculatrice si une demande de transfert d'un mot est acceptée; k = signal commandant la porte 5; l = impulsions de décalage transmises au registre d'entrée 4; m = signal fourni par le registre d'entrée 4 qui indique si celui-ci est déjà complètement vidé ou ne l'est pas encore;
<Desc/Clms Page number 8>
p = signal fourni par l'organe de sortie 2 indiquant si celui-ci se trouve ou non à même d'accepter un nouveau mot; q = impulsion d'effacement transmise au registre de sortie; r = signal commandant la porte 9; s = Impulsions de décalage transmises au signal de sortie; t = signal fourni par le registre de sortie 10, qui indique si dans ce registre un mot se trouve prêt au non au transfert.
Pour autant.qu'il ne s'agisse pas uniquement de signaux auxiliaires engendrés dans l'organe de commande 11 (les signaux b, c, d, e, f) les trajets suivis par les signaux précités sont indiqués sur la fig. 1.
La fig. 2 représente la composition générale d'un mot circulant dans la boucle-mémoire qui dans l'exemple envisagé ren-' ferme neuf éléments de code bivalents,
Le premier de ces neuf éléments de code, appelé élément de démarrage, a toujours la valeur "l". Les huit autres élément,' de code déterminent la signification du groupe de code et peuvent donc avoir soit la valeur "1", soit la valeur "0". Si la calcula- trice comporte plusieurs organes de sortie, il faut ajouter à chaque mot un certain nombre d'éléments de codé additionnels qui indiquent ensemble l'organe de sortie vers lequel le mot doit être dirigé. Ces éléments de code additionnels forment donc en- semble l'adresse d'un organe de sortie.
La fig. 3 représente le signal µ et les prinoipaux signaux auxiliaires engendrés par l'organe de commande 11 dans les cas suivants :
1. cas où il ne circule aucun mot dans la boucle-mémoire;
11. cas où cinq mots circulent dans la boucle-mémoire;
111. cas où huit mots circulent dans la boucle-mémoire, celle-ci étant alors remplie.
<Desc/Clms Page number 9>
Dans le cas envisagé tous 1, les signaux a, b, c, d et e un% en permanence la valeur "0" et le signal 1 a en permanence la valeur "1".
Dans le cas envisagé sous 11, aucun des signaux a, b, c, d et e n'a en permanence la valeur "0" mais la signal r a lui, en permanence la valeur "1" Les cinq mots circulant dans la boucla mémoire sont représentés schématiquement par cinq carrés. Le signal b déterminant la capacité de la boucle-mémoire prend la valeur "1" chaque fois que l'élément de démarrage du premier des cinq mots circulant dans la boucle-mémoire passe par la l'orbe 9, , conserve cette valeur pendant un intervalle de temps correspondant à la durée d'environ sept mots et demi et reprend ensuite la va- leur "0".
Le signal peut être engendré à l'aide d'uh multivibra- teur monostable qui réagit lorsqu'il se produit une transition 0 1 dans le signal , et qui, une fois qu'il se trouve à l'état actif est insensible à d'autres variations dans le signal a.
Le signal de compensation de tolérance c prend pour chaque transition 1 0 du signal b la valeur "1" et conserve ensuite chaque fois cette valeur pour une durée correspondant à un mot ou très légèrement supérieure.
Le train d'impulsions 4 est constitué par des groupes renfermant chacun au moins 8 x 9 = 72 impulsions qui correspondent aux éléments de code des mots circulant dans la boucle-mémoire.
Ce train d'impulsions est engendré par un générateur d'impulsions d'norloge stable qui n'agit cependant que si soit le signal , soit le signal ± a la valeur "1" et est donc chaque fois remis en fonctionnement. Cela garantit une synchronisation permanente avec les mots circulant dans la boucle-mémoire.
Le train d'impulsions peut être déduit du train d'im- pulsions à a l'aide d'un diviseur de fréquence. Chaque impulsion
<Desc/Clms Page number 10>
du train d'impulsions e correspond à l'élément de démarrage d'un mot circulant dans la boucle-mémoire. Le train d'impulisons e doit donc être constitué de groupes renfermant chacun huit impul- sions ce qui peut être réalisé en concevant 1'ensemble de telle façon que le diviseur de fréquence naisse que pendant les in- tervalles de temps au cours desquels le signal b. a la valeur "1".
Dans ce cas le signal ± a également en permanence la valeur "1".
Le cas visé sous 111, ne se distingue du cas envisage sous Il que par le fait que le signal ± a en permanence la valeur noise
Le signal de compensation de tolérance rend inoffensives de petites variations des intervalles de temps au cours desquels le signal b a la valeur "1". En effet, tant que l'écart de durée de ces intervalles de temps ne dépasse pas la moitié de la durée d'un mot, le signal à reste constitué de groupes renfermant chacun au moins 72 impulsions et le signala reste constitué de groupes contenant chacun exactement huit impulsions. Si l'on supprimait le signal c, le signal b devrait prendre la valeur "1" chaque fois pour une durée correspondant exactement à 72 éléments de code (huit mots) avec une tolérance beaucoup plus petite que la durée d'un élément de code.
Cette exigence n'aurait pas d'autre effet que de rendre le dispositif plus coûteux et plus vulnérable.
Le signal 1 est fourni par un multivibrateur bistable (ou flip-flop) qui dans les caa envisagea sous 1 et Il se trouve dans un état appelé état "1" et qui dans le cas visé sous 111 se trouve dans l'autre état appelé état "0".
La fig. 4 représente les valeurs des signaux qui se manifestent lorsqu'une demande de transfert d'un mot est reçue de la calculatrice. On supposera que quatre mots circulent initiale-
<Desc/Clms Page number 11>
ment dans la boucle-armoire. La présence d'une demande de transfert ressort du fait que la singal g prend la valeur "1". La transition 0 1 du signal g peut se produire à n'importe quel instant.
Lors de la première transition 1 0 suivante du signal , c, les signaux g et f ont tous deux la valeur "1" et ce fait est mis à profit pour engendrer une impulsions h. Cette impulsion est renvoyée comme signal de confirmation à la calculatrice et est également utilisée pour ouvrir pendant un instant les portes 3 31,....., 38 et pour amener le multivibrateur bistable qui fournit le signal 1 à l'état "0", de sorte que le signal ± reprend la valeur "0".
Une autre conséquence est que le mot qui se trouve prêt dans la calculatrice pour le transport est transféré dans le registre d'entrée 4 alors que la calculatrice fait en sorte que le signal g prend la valeur "0" (bien qu'il puisse se présenter,' directement après, une nouvelle demande de transfert d'un mot).
Du fait que le registre d'entrée 4 est alors rempli, le signal m prend la valeur "1".
Lors de la coïncidence suivante entre une impulsion du signal $ et l'absence d'un élément de démarrage dans le signal a., c'est-à-dire lorsque le dernier not de la file des mots circulant, dans la boucle-mémoire vient juste de passer par la porte 9, le multivibrateur bistable qui fournit le signal,± est ramené à l'état "1", de sorte que le signal,± reprend la valeur "1". Les signaux.± et m ort alors tous deux la valeur "1" ce qui est mis à profit pour engendrer les signaux k et 1. De ce fait, le mot emma- gasiné dans le registre d'entrée 4 est transférée élément de code par élément de code, dans la boucle-mémoire.
Au moment où le registre d'entrée 4 est complètement yidé, le signal m reprend la valeur "0", de aorte que le signal k prend également la valeur "0" (la porte 5 est fermée) et les impulsions de décalage 1 disparais-
<Desc/Clms Page number 12>
sent. Un mot est donc ajouté à la file des mots circulant dans la boucle-mémoire.
'Lorsque la boucle-mémoire renferme huit mots c'est-à-dire lorsqu'elle est remplie, il ne peut plua se produire de coïncidence entre une impulsion de signal et l'absence d'un élément de démar- rage dans le signal a. De ce fait, le signal f ne peut plus pren- dre la valeur "1", c'est-à-dir e qu'il conserve en permanence la valeur "0". 11 s'ensuit qu'il n'apparaît aucune impulison h et qu'aucun nouveau mot n'est transféré dans la boucle-mémoire.
La fig. 5 représente la configuration légèrement diffé- rente des signaux, dans le cas où un mot est introduit dans la boucle-mémoire alors que celle-ci est vide. On suppose qu'à un instant donné, le signal g prend la valeur "1" (début du premier.' cycle). Le signal fa, à cet instant, la valeur "1". La transition 0 1 du signal & (donc en fait du signal f g) est mise à profit pour donner la valeur "1" aux signaux b et c.
La transition 1 0 du signal c. provoque l'apparition d'une impulsion h ce qui, comme on l'a décrit précédemment, a pour effet que les signaux g, et f prennent la valeur "0", que le mot, qui, dans la calculatrice, se trouve prêt au transfert est transporté dans le registre d'en- trée 4 et que le signal m prend la valeur "1",
Lors de la première coïncidence suivante entre une impulsion du signal µ et l'absence d'un élément de démarrage dans le signal a, c'est-à-dire à la troisième (dans dès appareils très râpées éventuellement la deuxième) impulsion du signal e, le signal k prehd la valeur "1" et des impulsions de décalage sont transmises au registre d'entrée 4 (signal "1")
. Des que le registre d'entrée 4 est complètement vidé, le signal m prend de nouveau la valeur "0", de sorte que le signal à prend également la valeur "0"'et que les impulsions de décalage disparaissent* On en revient
<Desc/Clms Page number 13>
alors à la situation déjà décrite en regard de la fig. 4.
La fig. 6 représente la valeur des signaux qui se manifestent lorsque l'organe de sortie 2 annonce qu'il est à même d'accepter un nouveau mot. Le signal p prend alors la valeur "0", la transtion 1 0 de ce signal pouvant se produire à n'importe quel instant. A la première transition 1 0 suivante du signal c, une impulsion g est engendrée et renvoyée à l'organe de sortie 2 comme signal de confirmation ainsi qu'au registre de sortie 10 commex impulsion d'effacement. De ce fait, le signal 1 prend la valeur "0" alors que l'organe de sortie réagit en ramenant à la réception de l'impulsion g qe nouveau le sinal p à la valeur "1".
Ce n'est qu'âpres que l'organe de sortie a inscrit un nouveau mot sur la bande perforée, que le signal p peut reprendre la valeur "0". La ' , première transition 0 1 suivante du signal b a pour effet que le signal r prend la valeur non (la porte 9 est fermée) et que des impulsions de décalage sont transmises au registre de sortie .
(signal s). 11 s'ensuit que la premier mot de la file des mots cir- culant dans la boucle-mémoire est transféré, élément de code par élément de code, dans le registre de sortie 10 et non plus trans- mis au transducteur d'entrée 9, c'est-à-dire qu'il disparaît de la boucle-mémoire. Dès que le registre de sortie 10 contient un mot complet, le signal t reprend la valeur "1", de sorte que le signal r reprend également la valeur "1" (la porte 9 est fermée) elles impulsions de décalage (signal s) disparaissent* Le signal! est non seulement transmis à l'organe de commande 11 mais également à l'organe de sortie 2, et de ce fait, celui-ci inscrit sur la bande perforée, le mot emmagasiné.
Si le signal prend la valeur "0" à un instant où la boucle-mémoire est vide, aucune impulsior s q ne peut être engen- drée du fait que le isgnal c a alors en permanence la valeur "0"
<Desc/Clms Page number 14>
et qu'il ne se produit donc aucune transition 1 0 dans ce signal. Dans ce cas, il ne se produit donc momentanément rien.
Toutefois, il peut arriver qu'après un certain temps, une demande de transfert d'un mot parvienne de la calculatrice. Le signal g prend alors la valeur "1" (début du premier cycle). Du fait que le signal ±. a la valeur "1", la transition 0 1 dans le signal g a pour effet que les signaux b et c prennent la valeur "l".
A la première transition 1 0 suivante dans le signal c, une impulsion h est engendrée; cette impulsion a pour effet que le signal f prend là valeur "0", que le signal g prend la valeur "0" et que le signal m prend la valeur "1". Cette transition 1 0 du signal c ne provqque toutefois pas l'apparition d'une impul- sion q, du fait qu'elle se manifeste à un instant auquel b = 1.
En conséquence, pendant le premier cycle, un mot est inscrit dans la poucle-mémoire (voir fig. 7).
La transition 1 0 du signal provoque toutefois de, façon normale une transition 0 1 du signal c et la transition 1 0 suivante provoque à son tour, de façon normale, l'apparition d'une impulsion a qui amorce de façon normale le transfert du mot emmagasiné dans la boucle-mémoire, vers l'organe de sortie 2. Ce transport se fait alors au cours du cycle suivant c'est-à-dire durant le deuxième cycle. Une Impulsion, .4 a également pu se manifester en même temps que l'impulsion q; cette impulsion h amorce alors l'emmagasinage d'un deuxième mot dans la boucle- mémoire.
Dans ce cas, il se produit, au cours du deuxième cycle, à la fois un transfert d'un mot, de la calculatrice dans la bou- cle-mémoire et un transfert d'un mot de la boucle-mémoire dans l'organe de sortie, ces deux sortes de transfert se produisant indépendamment l'une de l'autre.
<Desc/Clms Page number 15>
La tige 8 est un schéma synoptique d'une forme de réalisation possible de l'organe de commande 11.
Le signal est engendré par un multivibrateur monostable 12qui reçoit à son entrée le signal aVfg et réagit lorsque se produit une transition 0 1 dans ce signal. Le signal fg est déduit des signaux 1 et g par une porte ET (20). On utilise les diodes 30 et 31 pour que les signaux a et fg ne soient pas confondus; elles forment donc ensemble une porte OU.
Le signal est formé par un multivibrateur monostable 13 comportant une première entrée qui reçoit le signal b engendré par le multivibrateur monostable 12 et une deuxième entrée qui reçoit le signal fg formé par la porte ET (20). Le multivibrateur monostable 13 réagit à une transition 1 0 dans le signal à transmis à sa première entrée et à une transition 0 1 dans le signal fg transmis à sa deuxième entrée, ceci.. toutefois, uniquement lorsque le signal b a la valeur "0". Le multivibrateur monostable 13 est donc insensible aux modifications qui se produi- sent à sa'deuxième entrée lorsque le signal b a la valeur "1".
Le signal d est fourni par un générateur d'impulsions d'horloge 14 qui. cependant, n'agit, c'est-à-dire ne fournit d'impulsions d'horloge, que lorsque le signal . transmis son entrée a la valeur "1". Le signal b e est déduit des signaux µ et c, par les diodes 28 et 29 (qui forment ensemble une porte OU). Le générateur d'impulsions d'horloge 14 doit présenter suffisamment d'effet de volant pour compenser l'irrégularité qui se produit lors du passage du signal b au signal c.
Le signal e est déduit du signal d au moyen d'un diviseur de fréquence 15. Le diviseur de fréquence 15 reçoit également le signalbet est conçude telle façon qu'il n'agit, c'est-à-dire
<Desc/Clms Page number 16>
qu'il ne fournit d'impulsions de sortie, que lorsque le signal b a la valeur "1".
Le signal f est fourni par la sortie "1" d'un multivibra- teur bistable ou'flip-flop 16. Celui-ci reçoit à son entrée "1" la signal ae (qui est déduit des signaux a et e par le circuit de négatio ou porte NON 24 et par la perte ET 29)et à son entrée "0" le signal h, Lorsqu'il reçoit une impulsion à l'une de ces deux entrées, il passe à l'état déterminé par cette entrée et reste ensuite dans cet état jusqu'à la réception d'une impulsion à son autre entrée.
Les organes décrits ci-dessus forment ensemble la partie générale de l'organe de commande.
Le signal h est fourni par un multivibrateur monostable 17-comportant une première entrée qui reçoit le signal c fourni par le multivibrateur monostable 13 et une deuxième entrée qui reçpit le signal fg fourni par la porte ET 20. Le multivibrateur monostable 17 réagit à une transition 1 0 dans le signal c, toutefois cela ne se produit que si cette transition 1 0 se main- reste à un instant où le signal fg a la valeur "1".
Le signal k est déduit des signaux m et ! par une porte ET 21.
Le 1 est déduit des signaux et 4 par une porte ET 22.
La partie (17, 21, 22) se rapporte plusparticulièrement aux-transfertsde la calculatrice vers la boucle-mémoure.
Le signal g est fourni par une bascule monostable 18 comportant une première entrée qui reçoit le signal . fourni par le multivibrateur monostable 13 et une deuxième entrée qui reçoit le signal bp formé par le circuit de négation ou porte NON (25) et les diodes 32 et 33 forment ensemble une porte OU. Le multivibra-
<Desc/Clms Page number 17>
teur monostable 28 réagit à une transitop 1 0 dans le signal c transmis à sa première entrée, mais cela ne se produit que lorsque cette transition 1 0 se manifeste à un instant où le s signal bp transmis à sa deuxième entrée a la valeur "1".
Le signal r est déduit des signaux t et par la diode 34 et la porte NON ou circuit de négation 26.
Le signal s est déduit des signaux r et par la porte
NON ou circuit de négation 27 et par la porte ET 23.
La partie (18, 23, 25, 26, 27, 34) se rapporte plus particulièrement aux transferts de la boucle-mémoire vers l'organe de sortie.
Au lieu d'être engendré par un multivibrateur monostable, le signal h peut être fourni de la façon représentée sur la fig.9,par une porte ET.Cette porte ET ne fournit un signal ayant la valeur "1" que si les signaux ± et c ont tous deux la valeur "0" et les signaux f et g ont tous deux la valeur "l".Dès que se produit cette situation, le signal h présente une 'transition 0 1. La calculatrice réagit à cette transition par une transition 1 0 dans le signal &, ce qui a pour effet de ramener le signal h à la valeur "0". Cette forme de réalisation fournit donc un contrôle sur la bonne réception et interprétation du signal h par la calculatrice.
Un tel mode de formation n'est possible pour le signal o que si dans l'organe de commande est engendré un signal qui indique si la boucle-mémoire est déjà vide .ou ne l'est pas encore.
Le signal L ne peut servira cet effet, du fait qu'il indique uniquement que la boucle -mémoire est déjà remplie ou ne l'est pas encore, ce qui n'est pas la même chose que d'indiquer si elle est vide ou non..
<Desc / Clms Page number 1>
EMI1.1
Calculatrlee i .8 buffer.
EMI1.2
ie%, .. # The present invention relates to a digital cgl4 * 1 & tyl (it comprising a buffer memory sarvant to e # aag $ ia ateBent and to be transmitted in due time to oa orgone 4-Ç à4rUo, the * - # = hair of code (usually called umte pravMMmt 40 la. calculator.
The goal of xa presents Anveatitm 4-st Ai: ro = lr an <membiia buffer that can be manufactured 3n of line that the $ known buffers which are practically all constituted * # by a mesorium with aagnetic tori equipped with a cireuït of oumonat uobz ë <Hapliqu4t This result is achieved by using a supersonic delay line as well as receiving through the iatër <e4di & irê 4'a register
EMI1.3
offset, the signals that must be stored there. and .hransmettan%, 1
<Desc / Clms Page number 2>
EMI2.1
also by Í.iLt \ t {a! 1 '.' Jd; Ùn.) 4 - ', ::.: {,.':?: 1iP?, t! which y $ have e! Mà $ a9 / << E camanc18 is xàcb "ScmhÀi te, while qu k, ç; J :; '.' ; .i'Í !; .1pl. and pou Cub, ,, \. ' . "" ...,.: {. '\;: <f'.,. ';' jazz, Lj'ent1 est.: V:, ::: üj ".. '. l $ ,; ù;
each group of code foutÉi "µhp $ à'g,> i element of code called tift ààoY1x = trice provides signal, 4 '' y6u: Jt3 ready or not to be'tr ay4 1 4 # ',,,,) tan gn ± "-! also bivalent indicating il19 is at '@ / # fi'µp "4i] àé $ é $ er a new word and processed; .moia] at, lnpytq qÉ Mgi9" input designed under for = 44 ,; , dMagef- è wouel.; constituting a memory (apeiÇÉ ', 9à-µ + µ $ .i% µpÉ;' kÇqµ] #fi?) 'oiasre-6 ning an input transducer,' Ún6 l1n "}. ' state,, (, O having a capacity of 410 oddo 'gé $ t anC4ùéiàùé] / µ #, so # àe - µil and a gate, as well as a reg1at. has equaletaen flon, ù slu # É (register form shift, the input register *., îoowvé $ p '/ g a group of code in parallel, of the ealaulatricé oÉ% rmgmatkro this one series, by 1, t1nt-e1'IJU3dia1l'G 4-'uae; pQrt.è ': t, boUcle ..
! this one in series, for the sake of Kaire g'Yné to carry memory, the output register being able to phn4P a group of code
EMI2.2
EMI2.3
in series, of the Douelo-memo11'e, and trastrA celQj-1Ú in parallel & the output organJ 1. ca $ SJbr * 4'Q% r'h% mima% un) i :.
EMI2.4
''
EMI2.5
bivalent signal that indicates s, 611 can cau, '.t> .c-, vq4r -gn level-: group of code, of the wrong lerrt, "($ (:>";', .. flw "1: 1 '"' ff, 1 ..] a bivalent signal which indicates 1 $ to $ 00% # hC # gt * 1 9µ! ?? u & ue <M.
* - -; . ô,, ',' 1.t group of code of the loop oig> 1: rés 14 aeaoij? e taapéh ish at # ka8n. ! ... determined by a daal control unit which is generated loD
EMI2.6
following signals!
<Desc / Clms Page number 3>
1, a signal supplied by a monostable multivibrator determining the capacity of the memory loop; this monostable multivibrator goes to state "1" when a starting element of the signal circulating in the memory loop passes through a determined point of this loop, after which the monostable multivibrator remains in state "1" for a period of time each time about n- 1/2 code group;
2. a tolerance compensation signal supplied by a second monostable multivibrator, which changes to state "1" when a 1 - transition occurs in the capacitance determining signal, after which the monostable multivibrator remains in this state for a period of approximately one code group; 3. a pulse train generated by a clock pulse generator, which determines the frequency of the signal code elements circulating in the memory loop; this clock pulse generator only supplies pulses when the signal determining the capacitance or the tolerance compensation signal has the value "1";
4.a second train of pulses having a frequency equal to that of the starting elements of the signal circulating in the memory loop, train deduced from the aforementioned train of pulses by a frequency divider which acts only when the signal determining the capacity has the value "1"; 5. a signal generated by a bistable multivibrator (or flip-flop) ;, this signal indicates whether the memory loop is filled or not, the bistable multivibrator being brought to state "1" by the coincidence of a pulse of the signal supplied by the frequency divider with the absence of a starting element at the point mentioned under 1., of the memory loop;
<Desc / Clms Page number 4>
6. a confirmation pulse sent back to the calculator, this pulse indicates that a request to transfer a code group to the output device is accepted, and returns the bistable multivibrator to state "0"; 7. a signal which has the value "1" only if the signal supplied by the input register indicates that the latter can accept a new group of code and if the bistable multivibrator is in state "1" (k = mf); this signal controls both the gate located between the input register and the memory loop, and another gate which transmits the pulses supplied by the clock pulse generator as shift pulses to the input register, two doors being open only when the signal in question has the value "1";
8, an erase pulse for the output register, which pulse is generated by a 1 2 transition in the tolerance compensation signal, and only if this 1 0 transition occurs at a time when the signal determining the capacity has the value "0" and where the signal supplied by the output device indicates that this one can accept a new group of code;
9. a signal has the value "0" only if the signal determining the capacitance has the value "1" and if, simultaneously, the signal supplied by the output register indicates that this one can accept a group of codes, signal which, when set to roof, closes the door in the memory loop and opens another door, so that the pulses supplied by the clock pulse generator are transmitted as offset pulses to the output register.
The description of the appended drawing, given by way of non-limiting example, will make it clear how the invention can be
<Desc / Clms Page number 5>
carried out.
Fig 1 is a block diagram of a calculator according to the invention.
Fig. 2 represents the general composition of a word, which, in the example considered, comprises nine bi-, valid code elements.
Fig. 3 represents the signal circulating in the memory loop and the main auxiliary signals generated by the control unit in three particular cases.
Fig. 4 represents the values of the signals which appear when a request to transfer a word comes from the calculator, when the memory loop already contains some, '
Fig. 5 represents the configuration of the signals in the case where a word is introduced into the memory loop while the latter is empty.
Fig. 6 represents the value of the signals which appear when the output device announces that it is able to accept a new word.
Fig. 7 shows the configuration of the signals when a transfer request comes from the output device, while the memory loop is empty, and this transfer request is followed by a transfer request from the output device. calculator.
Fig. 8 is the block diagram of one possible embodiment of the controller.
The ± the. 9 shows how the confirmation signal can be formed using an AND gate.
In fig. 1 the reference 1 indicates an electronic calculator and the reference 2 an output member, for example a tape punch. It is assumed that the calculator provides its output information as a group of codes (words)
<Desc / Clms Page number 6>
each containing eight bivalent code elements.
A word which is in the calculator, ready to be transferred, can be transmitted in parallel via the gates 31, 32, .... ,, 38 to an input register 4 designed as a shift register . The input register comprises a cell for each position of code elements, (in fig, 1 cells 41, 42 ...., 4g) as well as a control cell 40.
A word stored in input register 4 can be transferred, code element by code element, via gate 5, into the memory loop formed by an input transducer 6, a supersonic delay line 7, an output transducer 8 and a gate 9 '
One of the words circulating in the memory loop (6, 7, 8, 9) can be transferred, code element by code element, in an output register 10 also designed as a shift register. For this purpose, this output register comprises eight cells 101, 102, ..., 108 (one for each code element position) and a control cell 100). During the time interval during which a word is transferred to the output register, gate 9 is closed, so that this word disappears from the memory loop.
A word stored in the output register 10 can be transmitted in parallel to the output device 2.
The whole is controlled by a control member 11, in which are generated auxiliary signals and control signals indicated subsequently, by the letters a, b, ..., t and having the following meanings and functions: a = signal circulating in the memory loop (6, 7, 8, 9), identified with the words stored in this memory loop; b = signal determining the capacity = signal which determines the maximum number of words that can be stored in the memory loop.
This signal ensures that there is always a
<Desc / Clms Page number 7>
time interval of a certain minimum duration between the instant at which the last code element of the last word in the queue of words circulating in the memory loop passes through a determined point thereof and the instant at which the first element code of the first word in this queue passes again at this point.
This time interval, serving as a safety margin, can be called "dead time interval", so that the signal b can also be called "dead time signal"; c = tolerance compensation signal = signal which renders small time fluctuations in the capacitance-determining signal harmless; d = pulse train which determines the frequency of the code elements of the words circulating in the memory loop; e - pulse train in which each pulse corresponds to the first code element of a word circulating in the memory loop and vice versa (in the case where the memory loop contains the maximum number of words;
f = signal indicating whether or not words can still be added to the queue of words already circulating in the memory loop, ie signal indicating whether the memory loop is full or not; a signal supplied by the calculator, indicating whether or not a word is ready to be transferred therein; h = confirmation signal which is returned by the control unit 1 to the calculator if a request to transfer a word is accepted; k = signal controlling gate 5; l = shift pulses transmitted to input register 4; m = signal supplied by the input register 4 which indicates whether it is already completely emptied or not yet;
<Desc / Clms Page number 8>
p = signal supplied by output device 2 indicating whether or not it is able to accept a new word; q = erase pulse transmitted to the output register; r = signal controlling gate 9; s = Offset pulses transmitted to the output signal; t = signal supplied by the output register 10, which indicates whether in this register a word is ready or not for transfer.
Provided that it is not only a question of auxiliary signals generated in the control member 11 (the signals b, c, d, e, f) the paths followed by the aforementioned signals are indicated in FIG. 1.
Fig. 2 represents the general composition of a word circulating in the memory loop which in the example considered contains nine bivalent code elements,
The first of these nine pieces of code, called a startup element, always has the value "l". The other eight code elements determine the meaning of the code group and can therefore have either the value "1" or the value "0". If the computer has several output devices, it is necessary to add to each word a certain number of additional code elements which together indicate the output device to which the word is to be directed. These additional code elements therefore together form the address of an output device.
Fig. 3 represents the signal µ and the main auxiliary signals generated by the control unit 11 in the following cases:
1. case where no word circulates in the memory loop;
11. case where five words circulate in the memory loop;
111. case where eight words circulate in the memory loop, the latter then being filled.
<Desc / Clms Page number 9>
In the case considered all 1, the signals a, b, c, d and e permanently have the value "0" and the signal 1 has the value "1" permanently.
In the case considered under 11, none of the signals a, b, c, d and e has permanently the value "0" but the signal ra him, permanently the value "1" The five words circulating in the memory loop are represented schematically by five squares. The signal b determining the capacity of the memory loop takes the value "1" each time the starting element of the first of the five words circulating in the memory loop passes through the orb 9,, keeps this value for a period of time. time interval corresponding to the duration of approximately seven and a half words and then resumes the value "0".
The signal can be generated using a monostable multivibrator which reacts when a 0 1 transition occurs in the signal, and which, once in the active state, is insensitive to d 'other variations in signal a.
The tolerance compensation signal c takes for each transition 1 0 of the signal b the value "1" and then keeps this value each time for a duration corresponding to one word or very slightly longer.
The pulse train 4 is formed by groups each containing at least 8 x 9 = 72 pulses which correspond to the code elements of the words circulating in the memory loop.
This pulse train is generated by a stable clock pulse generator which, however, only acts if either the signal or the signal ± has the value "1" and is therefore restarted each time. This guarantees permanent synchronization with the words circulating in the memory loop.
The pulse train can be deduced from the pulse train using a frequency divider. Every impulse
<Desc / Clms Page number 10>
of the pulse train e corresponds to the starting element of a word circulating in the memory loop. The pulse train e must therefore be made up of groups each containing eight pulses which can be achieved by designing the assembly in such a way that the frequency divider arises only during the time intervals during which the signal b. has the value "1".
In this case the ± signal also has the value "1" at all times.
The case referred to under 111, differs from the case considered under Il only by the fact that the signal ± has permanently the value noise
The tolerance compensation signal renders harmless small variations in the time intervals during which the signal b has the value "1". In fact, as long as the difference in duration of these time intervals does not exceed half the duration of a word, the signal to remains made up of groups each containing at least 72 pulses and the signal a remains made up of groups each containing exactly eight pulses. If the signal c were removed, the signal b would have to take the value "1" each time for a duration corresponding exactly to 72 code elements (eight words) with a tolerance much smaller than the duration of a code element. .
This requirement would have no other effect than to make the device more expensive and more vulnerable.
Signal 1 is supplied by a bistable multivibrator (or flip-flop) which in the caa considered under 1 and It is in a state called state "1" and which in the case referred to under 111 is in the other called state state "0".
Fig. 4 represents the values of the signals which appear when a request to transfer a word is received from the calculator. We will assume that four words circulate initial-
<Desc / Clms Page number 11>
ment in the cabinet loop. The presence of a transfer request emerges from the fact that the singal g takes the value "1". The 0 1 transition of signal g can occur at any time.
During the next first transition 10 of the signal, c, the signals g and f both have the value "1" and this fact is taken advantage of to generate a pulse h. This pulse is returned as a confirmation signal to the calculator and is also used to temporarily open gates 3 31, ....., 38 and to bring the bistable multivibrator which supplies signal 1 to state "0" , so that the ± signal takes on the value "0".
Another consequence is that the word which is ready in the calculator for transport is transferred to the input register 4 while the calculator causes the signal g to take the value "0" (although it may be submit, 'immediately after, a new request to transfer a word).
Because the input register 4 is then full, the signal m takes the value "1".
During the next coincidence between a pulse of the signal $ and the absence of a starting element in the signal a., That is to say when the last not of the queue of words circulating, in the memory loop has just passed through gate 9, the bistable multivibrator which supplies the signal, ± is brought back to state "1", so that the signal, ± takes on the value "1". Signals. ± and then both die to the value "1" which is used to generate signals k and 1. As a result, the word stored in input register 4 is transferred code element by element of code, in the memory loop.
When the input register 4 is completely yidated, the signal m takes the value "0", so that the signal k also takes the value "0" (gate 5 is closed) and the offset pulses 1 disappear -
<Desc / Clms Page number 12>
feels. A word is therefore added to the queue of words circulating in the memory loop.
'When the memory loop contains eight words, that is to say when it is full, no coincidence can occur between a signal pulse and the absence of a starting element in the signal. at. As a result, the signal f can no longer take the value "1", that is to say that it permanently keeps the value "0". It follows that no pulse h appears and that no new word is transferred into the memory loop.
Fig. 5 shows the slightly different configuration of the signals, in the case where a word is introduced into the memory loop while the latter is empty. It is assumed that at a given instant, the signal g takes the value "1" (start of the first cycle). The signal fa, at this moment, the value "1". The transition 0 1 of the signal & (therefore in fact of the signal f g) is used to give the value "1" to the signals b and c.
The 1 0 transition of signal c. causes the appearance of a pulse h which, as described previously, causes the signals g, and f to take the value "0", so that the word, which, in the calculator, is ready on transfer is transported to input register 4 and signal m takes the value "1",
At the first subsequent coincidence between a pulse of signal µ and the absence of a starting element in signal a, i.e. at the third (in very grated devices possibly the second) pulse of the signal e, signal k prehd the value "1" and shift pulses are transmitted to input register 4 (signal "1")
. As soon as the input register 4 is completely emptied, the signal m takes again the value "0", so that the signal to also takes the value "0" 'and that the offset pulses disappear.
<Desc / Clms Page number 13>
then to the situation already described with reference to FIG. 4.
Fig. 6 represents the value of the signals which appear when the output device 2 announces that it is able to accept a new word. The signal p then takes the value "0", the 1 0 transition of this signal can occur at any time. At the next first transition 10 of signal c, a pulse g is generated and returned to output device 2 as confirmation signal and to output register 10 as erase pulse. Therefore, the signal 1 takes the value "0" while the output device reacts by reducing the reception of the pulse g qe again the signal p to the value "1".
It is only after the output device has written a new word on the perforated strip that the signal p can resume the value "0". The following ', first transition 0 1 of signal b causes signal r to take the value no (gate 9 is closed) and that shift pulses are transmitted to the output register.
(signal s). It follows that the first word of the queue of words circulating in the memory loop is transferred, code element by code element, in the output register 10 and no longer transmitted to the input transducer 9 , that is, it disappears from the memory loop. As soon as the output register 10 contains a complete word, the signal t assumes the value "1", so that the signal r also assumes the value "1" (gate 9 is closed) they shift pulses (signal s) disappear * The signal! is not only transmitted to the control member 11 but also to the output member 2, and therefore the latter inscribes the word stored on the perforated strip.
If the signal takes the value "0" at an instant when the memory loop is empty, no impulses q can be generated because the signal c then has the value "0" permanently.
<Desc / Clms Page number 14>
and therefore no transition 1 0 occurs in this signal. In this case, therefore, momentarily nothing occurs.
However, it may happen that after some time, a request to transfer a word comes from the calculator. The signal g then takes the value "1" (start of the first cycle). Because the signal ±. at the value "1", the transition 0 1 in the signal g causes the signals b and c to take the value "l".
At the first following transition 1 0 in signal c, a pulse h is generated; this pulse has the effect that the signal f takes the value "0", that the signal g takes the value "0" and that the signal m takes the value "1". This transition 1 0 of signal c does not, however, cause the appearance of a pulse q, since it occurs at an instant at which b = 1.
As a result, during the first cycle, a word is entered in the memory thumb (see fig. 7).
However, the 1 0 transition of the signal normally causes a 0 1 transition of the c signal and the following 1 0 transition in turn causes, in a normal way, the appearance of a pulse a which normally initiates the transfer of the signal. word stored in the memory loop, towards the output device 2. This transport then takes place during the following cycle, that is to say during the second cycle. An Impulse, .4 could also appear at the same time as the impulse q; this pulse h then initiates the storage of a second word in the memory loop.
In this case, during the second cycle, both a transfer of a word from the calculator into the memory loop and a transfer of a word from the memory loop into the device occurs. output, these two kinds of transfer occurring independently of each other.
<Desc / Clms Page number 15>
The rod 8 is a block diagram of a possible embodiment of the control member 11.
The signal is generated by a monostable multivibrator 12 which receives the signal aVfg at its input and reacts when a 0 1 transition occurs in this signal. The signal fg is deduced from the signals 1 and g by an AND gate (20). The diodes 30 and 31 are used so that the signals a and fg are not confused; they therefore together form an OR gate.
The signal is formed by a monostable multivibrator 13 comprising a first input which receives the signal b generated by the monostable multivibrator 12 and a second input which receives the signal fg formed by the AND gate (20). The monostable multivibrator 13 reacts to a transition 1 0 in the signal to be transmitted to its first input and to a transition 0 1 in the signal fg transmitted to its second input, this .. however, only when the signal has the value "0" . The monostable multivibrator 13 is therefore insensitive to the modifications which occur at its second input when the signal b has the value "1".
The signal d is supplied by a clock pulse generator 14 which. however, acts, i.e. provides clock pulses, only when the signal. transmitted its entry has the value "1". The signal b e is deduced from the signals µ and c, by the diodes 28 and 29 (which together form an OR gate). The clock pulse generator 14 must have sufficient flywheel effect to compensate for the irregularity which occurs when passing from signal b to signal c.
The signal e is deduced from the signal d by means of a frequency divider 15. The frequency divider 15 also receives the signal and is designed in such a way that it does not act, that is to say
<Desc / Clms Page number 16>
that it provides output pulses only when the signal b has the value "1".
The signal f is supplied by the output "1" of a bistable or flip-flop 16 multivibrator. This receives at its input "1" the signal ae (which is deduced from the signals a and e by the circuit of negatio or NOT gate 24 and by the loss AND 29) and at its input "0" the signal h, When it receives an impulse at one of these two inputs, it passes to the state determined by this input and then remains in this state until a pulse is received at its other input.
The members described above together form the general part of the control member.
The signal h is supplied by a monostable multivibrator 17 comprising a first input which receives the signal c supplied by the monostable multivibrator 13 and a second input which receives the signal fg supplied by the AND gate 20. The monostable multivibrator 17 reacts to a transition 1 0 in signal c, however this only occurs if this transition 1 0 remains at a time when signal fg has the value "1".
The signal k is deduced from the signals m and! by an AND gate 21.
The 1 is deduced from the signals and 4 by an AND gate 22.
Part (17, 21, 22) relates more particularly to transfers from the calculator to the memory loop.
The signal g is supplied by a monostable flip-flop 18 comprising a first input which receives the signal. supplied by the monostable multivibrator 13 and a second input which receives the signal bp formed by the negation circuit or NOT gate (25) and the diodes 32 and 33 together form an OR gate. The multivibra-
<Desc / Clms Page number 17>
monostable tor 28 reacts to a transitop 1 0 in the signal c transmitted to its first input, but this only occurs when this transition 1 0 occurs at an instant when the signal bp transmitted to its second input has the value "1 ".
The signal r is deduced from the signals t and by the diode 34 and the NOT gate or negation circuit 26.
The signal s is deduced from the signals r and by the gate
NOT or negation circuit 27 and through AND gate 23.
Part (18, 23, 25, 26, 27, 34) relates more particularly to transfers from the memory loop to the output device.
Instead of being generated by a monostable multivibrator, the signal h can be supplied as shown in fig. 9, by an AND gate. This AND gate only supplies a signal having the value "1" if the signals ± and c both have the value "0" and the signals f and g both have the value "l". As soon as this situation occurs, the signal h exhibits a '0 1 transition. The calculator responds to this transition with a transition 1 0 in signal &, which has the effect of reducing signal h to the value "0". This embodiment therefore provides control over the correct reception and interpretation of the signal h by the calculator.
Such a training mode is only possible for the signal o if a signal is generated in the control unit which indicates whether the memory loop is already empty. Or is not yet empty.
The signal L cannot serve this effect, since it only indicates that the memory loop is already full or is not yet full, which is not the same as indicating whether it is empty or not. no..